CN102332908B - 具有可变电阻电路的半导体集成电路 - Google Patents

具有可变电阻电路的半导体集成电路 Download PDF

Info

Publication number
CN102332908B
CN102332908B CN201110153796.0A CN201110153796A CN102332908B CN 102332908 B CN102332908 B CN 102332908B CN 201110153796 A CN201110153796 A CN 201110153796A CN 102332908 B CN102332908 B CN 102332908B
Authority
CN
China
Prior art keywords
resistance
circuit
lead
out terminal
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110153796.0A
Other languages
English (en)
Other versions
CN102332908A (zh
Inventor
宇都宫文靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN102332908A publication Critical patent/CN102332908A/zh
Application granted granted Critical
Publication of CN102332908B publication Critical patent/CN102332908B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/16—Resistor networks not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C10/00—Adjustable resistors
    • H01C10/50—Adjustable resistors structurally combined with switching arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本发明提供一种具有可变电阻电路的半导体集成电路，其不会因微调用的开关元件的导通电阻而在电阻值中产生误差，且不存在电源电压依赖性和温度依赖性，布局面积小。作为解决手段，采用了如下结构，即，具有：电阻电路，其串联连接有多个电阻；选择电路，其具有选择多个电阻的串联连接数量的多个开关元件；以及控制电路，其控制开关元件的导通电阻值，其中，控制电路控制为，使得开关元件的导通电阻值与电阻电路的电阻的电阻值成为预定比例。

Description

具有可变电阻电路的半导体集成电路
技术领域
本发明涉及具有可变电阻电路的半导体集成电路。
背景技术
图3示出了现有的具有可变电阻电路的半导体集成电路。如图3所示，微调电路351具有：PMOS晶体管310、311、312；NPN晶体管313、314、315；恒流源316、317、318；控制信号输入用焊盘321、322、323；以及配线D、E、F。PMOS晶体管310、311、312的源极均与VDD端子连接，栅极均与控制端子VG连接。NPN晶体管313的基极与恒流源316及控制信号输入用焊盘321连接，发射极与VSS端子连接，集电极与配线D及PMOS晶体管310的漏极连接。NPN晶体管314的基极与恒流源317及控制信号输入用焊盘322连接，发射极与VSS端子连接，集电极与配线E及PMOS晶体管311的漏极连接。NPN晶体管315的基极与恒流源318及控制信号输入用焊盘323连接，发射极与VSS端子连接，集电极与配线F及PMOS晶体管312的漏极连接。
恒压电路341具有放大器301、构成输出分压电路的电阻302～306、源极和漏极分别与电阻303～305并联连接的NMOS晶体管307、308、309。NMOS晶体管307的源极和漏极与电阻303的两端连接，栅极与配线D连接。NMOS晶体管308的源极和漏极与电阻304的两端连接，栅极与配线E连接。NMOS晶体管309的源极和漏极与电阻305的两端连接，栅极与配线F连接。放大器301的同相输入端子与Vref端子连接。电阻302的一端与放大器301的输出及VR端子连接，另一端与放大器301的反相输入端子及电阻303连接。电阻302～306串联连接。
现有的具有可变电阻电路的半导体集成电路是能够通过对所具有的可变电阻电路的电阻值进行微调来对从输出端子VR输出的输出电压进行微调的电路。电阻303～305是微调的对象。在控制信号输入用焊盘321、322、323断开时，NPN晶体管313、314、315的集电极电压为低电平，NMOS晶体管307、308、309为截止状态。在该状态下，电阻303～305不被短接而是与前后的其他元件连接。在向控制信号输入用焊盘321、322、323施加0V时，NPN晶体管313、314、315成为截止状态，因此集电极电压为高电平，NMOS晶体管307、308、309成为导通状态。在该状态下，电阻303～305被短接。能够以这样的方式进行微调。(例如，参照专利文献1)
【专利文献1】日本特开平10-335593号公报(图1)
在上述结构的现有的具有可变电阻电路的半导体集成电路中，由于作为开关元件的NMOS晶体管的导通电阻的作用，使得微调量存在误差，因此，很难高精度地对电阻进行微调。此外，即使考虑了导通电阻而进行微调，仍存在如下问题，即：由于导通电阻所具有的电源电压依赖性和温度依赖性，导致电阻值产生误差。并且，当为了降低导通电阻的影响而减小导通电阻时，需要增大NMOS晶体管的尺寸，存在布局面积变大的问题。
发明内容
本发明是鉴于上述课题而完成的，其目的在于提供一种具有可变电阻电路的半导体集成电路，其能够高精度地对电阻进行微调，且不存在电源电压依赖性和温度依赖性，能够减小布局面积。
本发明为了解决上述课题而提供一种具有可变电阻电路的半导体集成电路，其特征在于，具有：电阻电路，其串联连接有多个电阻；选择电路，其具有选择多个电阻的串联连接数量的多个开关元件；以及控制电路，其控制开关元件的导通电阻值，控制电路控制为，使得开关元件的导通电阻值与电阻电路的电阻的电阻值成为预定比例。
由此，在本发明的具有可变电阻电路的半导体集成电路中，能够控制电阻值可变的开关元件的导通电阻，因此能够消除因开关元件的导通电阻造成的微调量误差。此外，还具有能够消除电源电压依赖性和温度依赖性、减小布局面积的效果。
附图说明
图1是示出第1实施方式的可变电阻电路的电路图。
图2是示出第2实施方式的可变电阻电路的电路图。
图3是示出现有的具有可变电阻电路的半导体集成电路的电路图。
图4是示出具有第1实施方式的可变电阻电路的半导体集成电路的电路图。
图5是示出具有第2实施方式的可变电阻电路的半导体集成电路的电路图。
符号说明
110、301：放大器；115：寄存器电路；116～120：切换电路；111、112、316、317、318：恒流电路；180、280：可变电阻电路；341：恒压电路；351：微调电路。
具体实施方式
下面参照附图来说明本发明的实施方式。
图1是示出第1实施方式的可变电阻电路的电路图。可变电阻电路180是与现有例的电阻303～305及微调电路351相当的电路。第1实施方式的可变电阻电路180具有：构成电阻电路的电阻101～101n、作为基准电阻的电阻113、反相器103～103n+1、NMOS晶体管102～102n+1和114、切换开关116～120、放大器110、恒流电路111、112以及寄存器电路115。
放大器110的同相输入端子与恒流电路111及NMOS晶体管114的漏极连接，反相输入端子与恒流电路112及电阻113的一个端子连接，输出端与NMOS晶体管114的栅极连接。电阻113的另一个端子与VSS端子153连接。NMOS晶体管114的源极与VSS端子153连接。电阻101～101n这n个电阻串联连接，其一端与输出端子151连接，另一端与NMOS晶体管102n+1的漏极连接。NMOS晶体管102n+1的栅极与反相器103n+1的输出端连接，源极与输出端子154连接。NMOS晶体管102n的栅极与反相器103n的输出端连接，漏极与电阻101n和电阻101n-1之间的连接点连接，源极与输出端子154连接。NMOS晶体管102n-1的栅极与反相器103n-1的输出端连接，漏极与电阻101n-1的另一端连接，源极与输出端子154连接。NMOS晶体管102a的栅极与反相器103a的输出端连接，漏极与电阻101和电阻101a之间的连接点连接，源极与输出端子154连接。NMOS晶体管102的栅极与反相器103的输出端连接，漏极与输出端子151连接，源极与输出端子154连接。寄存器电路115被输入切换开关116～120的输出信号，输出端子130与反相器103的输入端子连接，输出端子130a与反相器103a的输入端子连接，输出端子130n-1与反相器103n-1的输入端子连接，输出端子130n与反相器103n的输入端子连接，输出端子130n+1与反相器103n+1的输入端子连接。反相器103～103n+1的电源端子与放大器110的输出端连接。输出端子154与VSS端子153连接。
接着，对如上构成的第1实施方式的可变电阻电路180的动作进行说明。
切换开关116～120根据与期望电阻值对应的外部信号进行切换，将该信号输出到寄存器电路115。寄存器电路115根据所输入的信号确定输出端子130～130n+1的信号。
当从寄存器电路115的输出端子130输出Hi(高电平)时，反相器103的输出为Lo(低电平)，NMOS晶体管102截止。当从寄存器电路115的输出端子130输出Lo时，反相器103的输出为Hi，NMOS晶体管102导通。其他输出端子与NMOS晶体管之间的关系也是如此。
例如，当从输出端子130输出Lo、且从其他所有输出端子输出Hi时，仅NMOS晶体管102导通，因此输出端子151与154之间的电阻为NMOS晶体管102的导通电阻。
此外，例如当从输出端子130a输出Lo、且从其他所有输出端子输出Hi时，仅NMOS晶体管102a导通，因此输出端子151与154之间的电阻为电阻101与NMOS晶体管102a的导通电阻的串联。
此外，例如当从输出端子130n输出Lo、且从其他所有输出端子输出Hi时，仅NMOS晶体管102n导通，因此输出端子151与154之间的电阻为从电阻101到电阻101n-1与NMOS晶体管102n的导通电阻的串联。
此外，例如当从输出端子130n+1输出Lo、且从其他所有输出端子输出Hi时，仅NMOS晶体管102n+1导通，因此输出端子151与154之间的电阻为从电阻101到电阻101n与NMOS晶体管102n+1的导通电阻的串联。
在输出端子151与154之间连接了电路或外部设备时，恒流电路111和112流出与在输出端子151与154之间流过的电流I大致相同的电流I。电阻101～101n与电阻113彼此具有相同的电阻值R。NMOS晶体管102～102n+1与NMOS晶体管104彼此为相同的尺寸。
放大器110的反相输入端子的电压由恒流电路112的电流I和电阻113的电阻值R决定，为电压I×R。关于放大器110的同相输入端子的电压，通过放大器110的输出对NMOS晶体管114进行控制，使得该同相输入端子的电压与反相输入端子的电压相同，因此为电压I×R。即，NMOS晶体管104工作在非饱和区，其导通电阻的值被控制为与电阻113相同的电阻值R。
放大器110的输出端子被连接到反相器103～103n+1的电源端子，因此，反相器103～103n+1的Hi输出的电压为I×R。NMOS晶体管102～102n与NMOS晶体管114尺寸相同，因此在反相器103～103n+1的输出为Hi时，NMOS晶体管102～102n以非饱和方式工作，且它们的导通电阻的值被控制为电阻值R。
由此，例如当寄存器电路115的输出端子130为Lo时，输出端子151与154之间的电阻值为NMOS晶体管102的导通电阻的电阻值R。并且，例如当寄存器电路115的输出端子130a为Lo时，输出端子151与154之间的电阻值为电阻101与NMOS晶体管102a的导通电阻的串联电阻值2R。
如以上所说明的那样，在本实施方式的可变电阻电路180中，作为微调开关的NMOS晶体管的导通电阻也被设为电阻值R而使用。由此，不会像现有的可变电阻电路那样因NMOS晶体管的导通电阻而产生误差，从而能够准确地控制电阻值。此外，NMOS晶体管的导通电阻由恒流电路的电流和电阻控制，因此能够降低电源电压依赖性和温度依赖性。此外，不需要减小导通电阻，因此能够减小布局面积。
图2是示出第2实施方式的可变电阻电路的电路图。可变电阻电路280是与现有例的电阻303～305及微调电路351相当的电路。第2实施方式的可变电阻电路280具有：构成电阻电路的电阻101～101n、作为基准电阻的电阻113、反相器103～103n+1、PMOS晶体管201～201n+1和204、切换开关116～120、放大器110、恒流电路111、112以及寄存器电路115。
放大器110的同相输入端子与恒流电路111及PMOS晶体管204的漏极连接，反相输入端子与恒流电路112及电阻113的一个端子连接，输出端与PMOS晶体管204的栅极连接。电阻113的另一个端子与VDD端子152连接。PMOS晶体管204的源极与VDD端子152连接。电阻101～101n这n个电阻串联连接，其一端与输出端子251连接，另一端与PMOS晶体管201n+1的漏极连接。PMOS晶体管201n+1的栅极与反相器103n+1的输出连接，源极与输出端子252连接。PMOS晶体管201n的栅极与反相器103n的输出端连接，漏极与电阻101n和电阻101n-1之间的连接点连接，源极与输出端子252连接。PMOS晶体管201n-1的栅极与反相器103n-1的输出端连接，漏极与电阻101n-1的另一端连接，源极与输出端子252连接。PMOS晶体管201a的栅极与反相器103a的输出端连接，漏极与电阻101和电阻101a之间的连接点连接，源极与输出端子252连接。PMOS晶体管201的栅极与反相器103的输出端连接，漏极与输出端子251连接，源极与输出端子252连接。寄存器电路115被输入切换开关116～120的输出信号，输出端子130与反相器103的输入端子连接，输出端子130a与反相器103a的输入端子连接，输出端子130n-1与反相器103n-1的输入端子连接，输出端子130n与反相器103n的输入端子连接，输出端子130n+1与反相器103n+1的输入端子连接。反相器103～103n+1的VSS端子与放大器110的输出连接。输出端子252与VDD端子152连接。即，第2实施方式的可变电阻电路以VDD端子152的电压为基准进行工作。
接着，对如上构成的第2实施方式的可变电阻电路280的动作进行说明。
切换开关116～120根据与期望电阻值对应的外部信号进行切换，将该信号输出到寄存器电路115。寄存器电路115根据所输入的信号确定输出端子130～130n+1的信号。
当从寄存器电路115的输出端子130输出Hi时，反相器103的输出为Lo，PMOS晶体管201导通。当从寄存器电路115的输出端子130输出Lo时，反相器103的输出为Hi，PMOS晶体管201截止。其他输出端子与PMOS晶体管之间的关系也是如此。
例如，当从输出端子130输出Hi、且从其他所有输出端子输出Lo时，仅PMOS晶体管201导通，因此输出端子252与251之间的电阻为PMOS晶体管201的导通电阻。
此外，例如当从输出端子130a输出Hi、且从其他所有输出端子输出Lo时，仅PMOS晶体管201a导通，因此，输出端子252与251之间的电阻为电阻101与PMOS晶体管201a的导通电阻的串联。
此外，例如当从输出端子130n输出Hi、且从其他所有输出端子输出Lo时，仅PMOS晶体管201n导通，因此，输出端子252与251之间的电阻为从电阻101到电阻101n-1与PMOS晶体管201n的导通电阻的串联。
此外，例如当从输出端子130n+1输出Hi、且从其他所有输出端子输出Lo时，仅PMOS晶体管201n+1导通，因此，输出端子252与251之间的电阻为从电阻101到电阻101n与PMOS晶体管201n+1的导通电阻的串联。
在输出端子252与251之间连接了电路或外部设备时，恒流电路111和112流出与在输出端子252与251之间流过的电流I大致相同的电流I。电阻101～101n与电阻113彼此具有相同的电阻值R。PMOS晶体管201～201n+1与PMOS晶体管204彼此为相同的尺寸。
放大器110的反相输入端子的电压由恒流电路112的电流I和电阻113的电阻值R决定，以VDD端子为基准而成为电压-I×R。关于放大器110的同相输入端子的电压，通过放大器110的输出对PMOS晶体管204进行控制，使得该同相输入端子的电压与反相输入端子的电压相同，因此为电压-I×R。即，PMOS晶体管204工作在非饱和区，其导通电阻的值被控制为与电阻113相同的电阻值R。
放大器110的输出端子连接到反相器103～103n+1的VSS端子，因此，反相器103～103n+1的Lo输出的电压为-I×R。PMOS晶体管201～201n+1与PMOS晶体管204尺寸相同，因此，在反相器103～103n+1的输出为Lo时，PMOS晶体管201～201n+1以非饱和方式工作且它们的导通电阻的值被控制为电阻值R。
由此，例如当寄存器电路115的输出端子130为Hi时，输出端子251与252之间的电阻值为PMOS晶体管201的导通电阻的电阻值R。此外，例如当寄存器电路115的输出端子130a为Hi时，输出端子251与252之间的电阻值为电阻101与PMOS晶体管201a的导通电阻的串联电阻值2R。
如以上所说明的那样，在本实施方式的可变电阻电路280中，作为微调开关的PMOS晶体管的导通电阻也被设为电阻值R而使用。由此，不会像现有的可变电阻电路那样因PMOS晶体管的导通电阻而产生误差，从而能够准确地控制电阻值。此外，PMOS晶体管的导通电阻由恒流电路的电流和电阻控制，因此，能够降低电源电压依赖性和温度依赖性。而且，不需要减小导通电阻，因此能够减小布局面积。
以上说明了将作为微调开关的MOS晶体管的导通电阻设为与构成电阻电路的电阻相同的电阻值的方式，但不限于此，也可以为其2倍或1/2等的电阻值。
图4是示出具有第1实施方式的可变电阻电路的半导体集成电路的电路图。图4的半导体集成电路具有放大器301、电阻302以及可变电阻电路180，从而构成恒压电路。
放大器301的同相输入端子与Vref端子连接。电阻302的一个端子与放大器301的输出端及VR端子连接，另一个端子与放大器301的反相输入端子及可变电阻电路180的输出端子151连接。可变电阻电路180的输出端子154与VSS端子153连接。
如上所述，通过在恒压电路中采用本发明的可变电阻电路，能够得到微调精度良好的输出电压，能够降低电源电压依赖性和温度依赖性，减小布局面积。
此外，即使如图5所示，使用可变电阻电路280构成恒压电路，也同样能够得到精度良好的输出电压。
另外，作为具有可变电阻电路的半导体集成电路的一例，对恒压电路进行了说明，不过，对于具有电阻电路的任何半导体集成电路而言，只要使用了本发明的可变电阻电路，即可得到相同的效果。

Claims (2)

1.一种具有可变电阻电路的半导体集成电路，其特征在于，具有：
电阻电路，其在第1输出端子与第2输出端子之间串联连接有多个电阻；
选择电路，其具有连接在所述多个电阻的各个中间端子与所述第2输出端子之间的多个开关元件，选择所述多个电阻的串联连接数量；以及
控制电路，其控制所述开关元件的导通电阻值，
所述控制电路控制为，使得所述开关元件的导通电阻值与所述电阻电路的所述第1输出端子和所述第2输出端子之间的电阻值成为预定比例，
所述控制电路具有与所述电阻电路的电阻相同特性的基准电阻，根据所述基准电阻的电阻值控制所述开关元件的导通电阻值，
所述开关元件为MOS晶体管，
所述控制电路为如下结构：具有与所述开关元件相同导电型的基准用MOS晶体管，控制所述基准用MOS晶体管的栅极电压，使得所述基准用MOS晶体管的导通电阻值与所述基准电阻的电阻值成为期望比例，
所述控制电路将所述基准用MOS晶体管的栅极电压提供给所述开关元件的MOS晶体管的栅极。
2.根据权利要求1所述的具有可变电阻电路的半导体集成电路，其特征在于，
所述控制电路具有：
串联连接的第1电流源与所述基准电阻；
串联连接的第2电流源与所述基准用MOS晶体管；以及
放大器，其输入所述基准电阻的电压和所述基准用MOS晶体管的电压，通过输出电压控制所述基准用MOS晶体管的栅极，
并且，所述控制电路将所述放大器的输出电压提供给所述开关元件的MOS晶体管的栅极。
CN201110153796.0A 2010-06-10 2011-06-09 具有可变电阻电路的半导体集成电路 Active CN102332908B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010133266A JP5546361B2 (ja) 2010-06-10 2010-06-10 可変抵抗回路を備えた半導体集積回路
JP2010-133266 2010-06-10

Publications (2)

Publication Number Publication Date
CN102332908A CN102332908A (zh) 2012-01-25
CN102332908B true CN102332908B (zh) 2015-10-28

Family

ID=45095744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110153796.0A Active CN102332908B (zh) 2010-06-10 2011-06-09 具有可变电阻电路的半导体集成电路

Country Status (5)

Country Link
US (1) US8587358B2 (zh)
JP (1) JP5546361B2 (zh)
KR (1) KR101783484B1 (zh)
CN (1) CN102332908B (zh)
TW (1) TWI535218B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8847655B2 (en) * 2012-05-22 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Binary control arrangement and method of making and using the same
US9608586B2 (en) * 2014-09-25 2017-03-28 Qualcomm Incorporated Voltage-to-current converter
JP6900832B2 (ja) * 2017-08-09 2021-07-07 富士電機株式会社 調光装置および電力変換装置
JP2019149395A (ja) * 2018-02-26 2019-09-05 セイコーエプソン株式会社 可変抵抗回路、発振回路、及び、半導体装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235282A (ja) * 1992-02-26 1993-09-10 Fujitsu Ltd 半導体集積回路
US5703588A (en) * 1996-10-15 1997-12-30 Atmel Corporation Digital to analog converter with dual resistor string
JPH10335593A (ja) * 1997-06-05 1998-12-18 Nec Ic Microcomput Syst Ltd 半導体集積回路
US6504417B1 (en) * 2001-08-15 2003-01-07 International Business Machines Corporation Active trim circuit for CMOS on-chip resistors
US6728940B2 (en) * 2000-03-31 2004-04-27 Agere Systems Inc. Apparatus and method for determining process width variations in integrated circuits
JP2004515931A (ja) * 1999-06-22 2004-05-27 バー−ブラウン・コーポレーション Ｄａｃ用ラダー・スイッチ回路
JP2005107627A (ja) * 2003-09-29 2005-04-21 Seiko Epson Corp アナログ値調整回路、表示駆動回路及びアナログ値調整方法
JP2008299716A (ja) * 2007-06-01 2008-12-11 Panasonic Corp 電圧発生回路、アナログ・デジタル変換回路、イメージセンサシステム
US7619488B2 (en) * 2007-06-11 2009-11-17 Kabushiki Kaisha Toshiba Resistance adjusting circuit and semiconductor integrated circuit
US7659765B2 (en) * 2005-06-07 2010-02-09 Sony Corporation Resistor circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008123586A (ja) * 2006-11-09 2008-05-29 Toshiba Corp 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235282A (ja) * 1992-02-26 1993-09-10 Fujitsu Ltd 半導体集積回路
US5703588A (en) * 1996-10-15 1997-12-30 Atmel Corporation Digital to analog converter with dual resistor string
JPH10335593A (ja) * 1997-06-05 1998-12-18 Nec Ic Microcomput Syst Ltd 半導体集積回路
JP2004515931A (ja) * 1999-06-22 2004-05-27 バー−ブラウン・コーポレーション Ｄａｃ用ラダー・スイッチ回路
US6728940B2 (en) * 2000-03-31 2004-04-27 Agere Systems Inc. Apparatus and method for determining process width variations in integrated circuits
US6504417B1 (en) * 2001-08-15 2003-01-07 International Business Machines Corporation Active trim circuit for CMOS on-chip resistors
JP2005107627A (ja) * 2003-09-29 2005-04-21 Seiko Epson Corp アナログ値調整回路、表示駆動回路及びアナログ値調整方法
US7659765B2 (en) * 2005-06-07 2010-02-09 Sony Corporation Resistor circuit
JP2008299716A (ja) * 2007-06-01 2008-12-11 Panasonic Corp 電圧発生回路、アナログ・デジタル変換回路、イメージセンサシステム
US7619488B2 (en) * 2007-06-11 2009-11-17 Kabushiki Kaisha Toshiba Resistance adjusting circuit and semiconductor integrated circuit

Also Published As

Publication number Publication date
US8587358B2 (en) 2013-11-19
US20110304376A1 (en) 2011-12-15
KR20110135347A (ko) 2011-12-16
TWI535218B (zh) 2016-05-21
JP5546361B2 (ja) 2014-07-09
KR101783484B1 (ko) 2017-09-29
CN102332908A (zh) 2012-01-25
TW201214980A (en) 2012-04-01
JP2011258827A (ja) 2011-12-22

Similar Documents

Publication Publication Date Title
US6803680B2 (en) Apparatus, methods, and articles of manufacture for a switch having sharpened control voltage
CN102478875B (zh) 负荷驱动装置
CN105850044B (zh) 电压控制型器件的驱动电路
CN102332908B (zh) 具有可变电阻电路的半导体集成电路
CN102577062B (zh) 驱动电路、具有驱动电路的半导体器件以及采用驱动电路和半导体器件的开关调节器和电子设备
EP0232969A1 (en) Level conversion circuit
CN106165095B (zh) 具有两个辅助发射极导体路径的半导体模块
CN202404471U (zh) 一种带隙基准源
US7330056B1 (en) Low power CMOS LVDS driver
CN104348473A (zh) 具有振幅伺服环的高速电平移位器
CN101208861A (zh) 由低压vcc供电的差分晶体管对电流开关
CN109119418A (zh) 半导体集成装置及其栅极筛查试验方法
TWI470394B (zh) 電壓產生器
US6784720B2 (en) Current switching circuit
US5160857A (en) Integratable transistor switch unit of the ntl logic family
CN105814507A (zh) 用于浮置电流源的方法和装置
CN104579306A (zh) 低功率反相器电路
CN207301852U (zh) 电流镜电路
US8427129B2 (en) High current drive bandgap based voltage regulator
KR950015208B1 (ko) 쇼트키 전류 모우드 논리 회로
JPS59221A (ja) 双安定マルチバイブレ−タ回路
JP4238106B2 (ja) 論理回路
CN216390503U (zh) 一种限流采样电路与电器设备
US20030076144A1 (en) Schmitt trigger circuit consuming low power
CN220323802U (zh) 微调电路和半导体元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160322

Address after: Chiba County, Japan

Patentee after: DynaFine Semiconductor Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Seiko Instruments Inc.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: DynaFine Semiconductor Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP02 Change in the address of a patent holder

Address after: Nagano

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: ABLIC Inc.

CP02 Change in the address of a patent holder