CN101208861A

CN101208861A - 由低压vcc供电的差分晶体管对电流开关

Info

Publication number: CN101208861A
Application number: CNA2006800233452A
Authority: CN
Inventors: R·莫里松
Original assignee: e2v Semiconductors SAS
Current assignee: Teledyne e2v Semiconductors SAS
Priority date: 2005-06-28
Filing date: 2006-06-06
Publication date: 2008-06-25
Also published as: EP1925079B1; JP2008544714A; DE602006011342D1; CA2612745A1; US7671637B2; US20090140777A1; EP1925079A1; WO2007000387A1; FR2887710B1; FR2887710A1

Abstract

本发明涉及使用晶体管差分对并且可以在低的电压Vcc下工作的电流开关。根据本发明，提供一种电流开关，包括两个差分对，每个所述差分对包括两个晶体管(T1、T1b；T2、T2b)，所述两个差分对级联连接，第二差分对(T2、T2b)具有互补电流输出(H、Hb)，其根据输入(E、Eb)的状态切换。所述第一差分对(T1、T1b)通过提供电流值Io的电流源连接到地(GND)，所述源(Ts1、Re1)包括晶体管(Ts1)，所述晶体管由偏置电压Vbias偏置，所述第一差分对由等于N·Vbe+Vbias的电压供电，其中N是整数(优选地等于1)，Vbe是晶体管(Ts1)的基极－发射极电压，所述第二差分对(T2、T2b)通过电阻(R2)直接连接到地。本发明可用于采样保持电路、复用器、快速低压逻辑电路等的开关控制。

Description

由低压VCC供电的差分晶体管对电流开关

技术领域

本发明涉及模拟和逻辑集成电路，具体涉及使用提供非常低的电压(小于或等于3伏特)的电压源。

背景技术

在一些应用中，希望通过一对以差分方式工作的控制电流控制开关模拟或逻辑电路；为此目的而使用电流开关，该电流开关的形式是如图1所示的由共同恒定电流源供电的两个并联分支上的一对晶体管T1和T1b。通常，电流源由NPN晶体管Ts1和其发射极电阻Re1构成，该晶体管的基极由恒定偏置电压Vbias控制。晶体管T1和T1b的发射极相连并且都连接到该电流源，这两个晶体管由它们的基极B1和B1b以差分方式控制，给一个晶体管的基极提供高电压电平，同时，给另一个晶体管的基极提供低电压电平。来自电流源的电流通过一个晶体管，即通过其基极处于高电平的晶体管。两个晶体管的集电极用于以差分方式向模拟或者逻辑电路CC的两个互补控制输入H和Hb提供电流。电路CC的工作由所选择的接收电流的输入确定，因此，由两个晶体管的基极B1和B1b之间施加的差分电压的符号确定。模拟或逻辑电路的控制输入可以简单地为互补时钟输入，其使得电路在一个状态和另外一个状态之间切换。例如，如果电路是采样保持电路，时钟使得电路在采样模式(H处于高电平，Hb处于低电平)和保持模式(Hb处于高电平，H处于低电平)之间切换。

下面，将发射极连接在一起、基极由两个互补逻辑信号控制的一组两个晶体管称为差分晶体管对。

这里，晶体管术语基极、发射极和集电极参考图1所示的双极晶体管。同样的阐述也适用于MOS晶体管，将基极、发射极和集电极用栅极、源极和漏极代替；简单起见，针对双极晶体管的阐述并不将本发明限于双极晶体管技术，本专利申请中，认为术语基极、发射极和集电极是通用的。

差分对形式的电流开关级可用于集成电路中的级联结构，具体用于要求相对高的输出电流而不希望之前的电路级输出过载的情况。然而，因为不能随意选择基极控制电压围绕其变化的电平，所以在电压源很低时会出现问题；高电平和低电平必须足够不同，以使差分对可以严格地从一个状态切换到另一个状态；而且高电平和低电平的平均电平不能太高或者太低。如果平均电平太低，晶体管不能导通，而且通常给两个晶体管供电的恒定电流源不能正确偏置；如果平均电压太高，由于饱和，差分对的输出电平对于有效控制模拟或者逻辑电路而言太高。因为差分对输出的电压电平必须比输入的电压电平高(对高输出状态而言)，可能还需要提供两个级联差分对之间的电平转换，以在连接后面的级之前降低输出电压电平。如果为了使被控制的电路正确工作要求输入H和Hb保持在相对低的电压电平，这些将更为必要。

因此，可以理解，由级联差分对形成的电流源的各种工作限制为：

-被迫使用比所期望的供电电压Vcc高的供电电压(对于由低压电池供电的电路而言很重要，便携式设备大多属于这种情况)，

-或者在开关的输出端不能具有足够低的电压，从而不能正确控制要控制的电路。

图2示出了在先技术控制电路中使用级联差分对的典型例子。该例子使用两个差分对T1、T1b和T2、T2b。

第一差分对形成电流开关电路的输入；该差分对具有两个晶体管T1和T1b，两个晶体管的发射极连接到由晶体管Ts1及其发射极电阻Re1形成的恒定电流源，晶体管Ts1的基极连接到偏置电压Vbias。电流源提供恒定电流Io，该电流是温度调节电流，优选的，在电路的工作范围内与温度无关。晶体管T1和T1b的集电极分别连接到集电极电阻R1和Rb1。第一晶体管对的基极连接到电流开关电路的两个输入E和Eb。第一差分对的输出来自晶体管T1和T1b的集电极。

图2中，依然用方块CC表示待控制的模拟或逻辑电路。该电路可以为例如采样保持电路、乘法器或者复用器。该电路连接到电压Vcc和地GND之间的电源。该电路具有两个互补的逻辑控制电流输入H和Hb。这两个控制输入由第二差分对T2、T2b的输出形成，第二差分对T2、T2b的输出为晶体管T2、T2b的集电极。第二差分对由晶体管Ts2及其发射极电阻Re2构成的电流源提供电流，晶体管Ts2的基极接收同一个恒定偏置电压Vbias。电流源Ts2提供电流Io或者与Io成比例的电流。接下来，简单起见，考虑值为Io的电流。但是应该理解，利用相同的偏置电压Vbias，如果Ts2的有效发射极表面积是Ts1的k倍，而且发射极电阻Re2的是Re1的k分之一，可以用Ts2产生k·Io的电流。

通过向输入E和Eb提供交替变化的互补信号，可以使控制待控制电路CC的输入H和Hb发生切换。

为此，第一差分对的输出直接或者间接连接到第一差分对的输入。这种情况下，在两对之间提供电平转换级以在将第一差分对的输出输入到第二差分对的输入之前将该输出电压降低。该转换级的输出施加到晶体管T1和T2b的基极。

该结构中的电平转换级由两个相同的支路构成，一个放置在第一差分对的第一输出(T1的集电极)和第二差分对的第一输入(T2的基极)之间，另一个放置在第一差分对的第二输出(T1b的集电极)和第二差分对的第二输入(T2b的基极)之间。这样，转换级的每个支路包括三个串联的晶体管：对第一支路为T3、T4、Ts3和发射极电阻Re3，对第二支路为T3b、T4b、Ts3b和Re3b。晶体管T3的集电极连接到Vcc，发射极连接到T4的集电极，基极连接到第一差分对的输出(T1的集电极输出)。晶体管T4作为二极管(其集电极连接到其基极)，其发射极连接到Ts3的集电极，Ts3的集电极连接到T4的发射极。最后，晶体管Ts3的发射极通过电阻Re3连接到地，其基极由偏置电势Vbias供电。计算晶体管Ts3和电阻Re3的大小以使该源提供电流Io或者与Io成所选择比例的电流。作为二极管的晶体管T4的发射极形成该转换级的该支路的级输出，将其连接到第二差分对的晶体管T2的基极。该级通过晶体管的基极-发射极电压值Vbe(通常约为0.8伏特)降低第一差分对的输出电势，然后将其施加到第二差分对。期望将电平降低2Vbe或者3Vbe，其他作为二极管的晶体管插入在T4和Ts3之间。

转换级的另一条支路是相同的，连接在晶体管T1b的集电极和晶体管T2b的基极之间。

该电路设计限制了使电路正确工作的电压Vcc的最小值。该最小值实质上依赖于由该电路的各个晶体管的基极-发射极电压引入的电压降。

期望得到允许使用比在先技术的电路较低的电源电压Vcc的电路(而不降低切换速度)。

发明内容

为此，本发明提出了电流开关，其包括两个差分对，每个差分对包括两个晶体管，这两个差分对级联连接，第二差分对具有互补电流输出，取决于施加在第一差分对的两个晶体管的基极间的差分信号，一个电流输出提供电流，另一个电流输出被隔断，或者是相反的模式；第一差分对通过提供电流值Io的恒定电流源连接到地，该源包括晶体管，该晶体管的基极保持在偏置电压Vbias，其特征在于，一方面，第二差分对通过电阻直接连接到地，另一方面，第一差分对由等于N·Vbe+Vbias的电压供电，其中N是整数(优选地等于1)，Vbe是提供电流Io的电流源的晶体管的基极-发射极电压。

利用该结构，如下所详述的，可以向第二差分对的晶体管的基极施加等于Vbias的电压，这使该晶体管导通(传导等于Io或者和Io成比例的电流)；因此，第二差分对的晶体管的基极可以接受比在先技术低的电平控制电压(在先技术中通常为Vbias+Vbe)，由此，整个电路可以用比在先技术所要求的主电源电压低的主电源电压Vcc供电。

优选地，由串联在主电源电压和差分对之间的供电晶体管为第一差分对供应电压，供电晶体管的基极由结节点控制，该结节点位于连接到电源电压Vcc和串联连接的作为二极管的几个晶体管(连接到地)与电阻之间的低电压降电流源之间，电压Vbias是作为二极管的几个晶体管之一的基极处的电压。

因而，该供电晶体管的基极接收等于Vbias+(N+1)Vbe的电压，该晶体管的发射极向第一差分对提供等于Vbias+N·Vbe的电压。

优选地，该电流源是温度调节和/或电压控制的，优选地，该电流源是带隙类源；原则上讲，该电流源使用PNP或者PMOS晶体管。

在另一个不需要PNP或者PMOS晶体管的实施例中(可用于仅采用NPN双极晶体管的快速技术)，第一差分对由所述主电源电压Vcc通过简单电阻供电；该电阻上流过的电流(原则上为2Io)使得其两端的电压降等于Vcc-(Vbias+N·Vbe)，为此，该电阻与NPN或者NMOS晶体管串联，该晶体管将一定的发射极电流(原则上为Io)分流到地。

在另一个变型中，温度调节Wilson电流源用于提供偏置电压Vbias和等于Vbias+N·Vbe的供电电压。

附图说明

通过阅读下面参考附图的详细说明，将更清楚地了解本发明的其他特征和益处，其中：

已经描述的图1和图2代表在先技术的电流开关电路；

图3是根据本发明第一个实施例的电路；

图4是可以用于本发明第一实施例的带隙类电流源的示例；

图5是根据本发明第二实施例的电路；

图6的参考电压源不使用PMOS或者PNP晶体管，用于建立第一晶体管对的供电电压；

图7是用于建立电压Vbias和电压Vbias+N·Vbe的电压和电流源。

具体实施方式

图3中，依然用CC表示要控制的模拟或者逻辑电子功能块，该块位于Vcc和地之间，由互补输入H和Hb控制，互补输入H和Hb同时也是根据本发明的电流开关的互补输出。

作为示例，假定电路CC是采样保持电路，对端子H和Hb的基于电流的控制是时钟的控制动作，其互补的基于电流的输出交替变换以使采样保持电路在采样模式和保持模式之间切换。

首先，电流开关包括下列主要组件：

-由两个晶体管T1和T1b构成的第一差分对，该第一差分对的输入E和Eb接收互补控制信号；

-由两个晶体管T2和T2b构成的第二差分对，该第二差分对的输出连接到电路CC的基于电流的控制端子H和Hb，该第二差分对的输入直接连接到第一差分对的输出，或者通过电平转换级连接到第一差分对的输出(图3中，有一个电平转换级)；

-第一差分对T1、T1b的电压源电路ALP1，第一差分对不是直接由主电源电压Vcc供电的。

第一差分对包括两个相同的晶体管T1和T1b；这两个晶体管通过它们的发射极连接到恒定电流源，该恒定电流源串联在两个发射极和地GND之间；该电流源提供电流Io；第一差分对还包括集电极电阻R1和Rb1，这两个电阻相同，连接在每个晶体管的集电极和共同点A之间，点A是电压源电路ALP1的输出。晶体管T1和T1b的基极连接到电路的输入E和Eb。

该第一差分对T1、T1b的电流源由串联的晶体管Ts1和发射极电阻Re1构成；晶体管Ts1的基极由固定偏置电压Vbias控制，依照常规根据在先技术中期望的晶体管的大小、电阻Re1的值和电流Io的值选择电压Vbias。原则上，晶体管T1、T1b和Ts1的大小是相同的。

第一差分对T1、T1b的输出是晶体管T1和T1b的集电极处的电压。

在图3的优选快速电路例子中(时钟可以达到几个GHz)，在第一差分对的输出和第二差分对的输入之间插入电平转换级。转换级的目的是在将第一差分对的输出施加到第二差分对的输入之前，降低第一差分对的输出电势电平。

对于和对T2、T2b的相应输入相关的对T1、T1b的各个输出，转换级包括相应的跟随器半级。跟随器半级包括与相应电流源串联的跟随器晶体管TR1(对另一个半级为TR1b)。电流源由晶体管TRs1(或TRs1b)和发射极电阻Res1或Res1b构成。该晶体管的基极接收和图中其他晶体管源相同的电压Vbias。原则上，晶体管TR1、TR1b、TRs1、TRs1b大小相同。此外，晶体管TRs1和TRs1b和晶体管Ts1相同，电阻Res1和Res1b和电阻Re1相同。然而，传统地，可以使各个电流源具有成比例但是不相同的大小，比例关系通常控制各个支路上的电流间的关系(电阻和晶体管的大小成反比)。因而，如果必须流将晶体管的额定电流电平流经晶体管(对Ts1和T1或者T1b为Io，或者对于TRs1和TR1或者TR1b为与Io成正比的电流)，那么所有这些晶体管的发射极-基极电压具有相同的值Vbe。图3中，简单地假定各个电流源的晶体管中流过的电流都为Io。

第一跟随器半级的跟随器晶体管TR1的集电极连接到主电源Vcc，其发射极连接到电流源TRs1，并且连接到晶体管T2b的基极(形成第二差分对的另一个输入)。

第二差分对不是由常规的恒定电流源(由电压Vbias偏置的晶体管构成，其发射极电阻为Re，Re的值和其他电阻相同)供电。这种情况下，根据本发明，第二差分对的晶体管T2和T2b的发射极通过电阻R2e连接到地。然而，如果晶体管T2和T2b的大小和Ts1相同，将该电阻选为其中流过的电流为Io，或者晶体管T2和T2b的大小为Ts1的k倍，使该电阻中流过的电流为k·Io。这里，晶体管的大小为有效的发射极表面积，因为该大小决定基极-发射极电压和发射极电流之间的关系。

为了使电阻Re2中流过的电流为k·Io，电阻Re2的值为Re1/k。

这样，为了使晶体管T2中流过的电流为k·Io同时另一个晶体管T2b被隔断，需要向晶体管T2的基极(图3中的节点C)施加等于k·Io·Re2+Vbe的电压。现在，该电压是Io·Re1+Vbe，因为Re2＝Re1/k，而且该电压是Vbias，因为Vbias是晶体管Ts1的电压Vbe和Re1的电压降之和。

因而，必须向节点C或者Cb施加电压Vbias，以使晶体管T2或者晶体管T2b传导期望的电流k·Io。如果确定高状态是T2导通，在晶体管T1b被隔断而晶体管T1导通时处于高状态。

为了在高状态在节点C施加电压Vbias(例如)，已确定当后者隔断时，需要在T1b的集电极处具有Vbias+Vbe的电压。现在T1b被隔断，使其集电极处于第一差分对T1、T1b的供电电压，即，为图3中节点A的电压，节点A是第一差分对的电压源电路ALP1的输出。

因而，提供根据本发明的结构，用于向第一差分对提供Vbias+Vbe的电压。

然而，计算电压Vbias+Vbe时考虑了电平转换级执行等于Vbe的转换这一实事。可能会没有电平转换级，或者电平转换级执行的转换为N·Vbe，其中N是若干单位的整数。

因而，更普遍地，向第一差分对提供等于Vbias+N·Vbe的供电电压。

因而，根据本发明的电流开关电路具有两个特殊方面：第二差分对通过简单的电阻连接到地，第一差分对由电压Vbias+N·Vbe供电，其中Vbias是基极-发射极电压为Vbe的晶体管的偏置电压，其形成第一差分对的电流源。

在图3示出的实施例中，为第一差分对T1、T1b供电的电流源电路ALP1包括下面组件：

-作为二极管的晶体管D1(发射极和基极连在一起)和发射极电阻Re构成的组，该组流过的电流为固定电流Io(如果晶体管D1和Ts1相同而且电阻Re等于Re1)或者为与Io成比例的电流(如果晶体管D1和Ts1成正比例而电阻Re和Re1成反比)；电阻Re连接到地GND，那么，在D1的基极出现期望的电压Vbias，并且该电压施加到晶体管Ts1、TRs1和TRs1b；当然，这是假定可以使期望的电流Io流经晶体管D1；

-作为二极管且和晶体管D1相同的N+1个晶体管(这里N＝1)D2、D3，与晶体管D1和电阻Re串联，组Re、D1、D2、D3中流过的电流为Io，其与地GND串联，其上的节点B处的电压为Vbias+(N+1)·Vbe

-温度调节电流源CBG，其对串联到节点的一组元件施加电流Io(或与Io成比例的电流)；将该电流源的设计选择为在主电源Vcc和节点B之间表现出最小的可能电压降；电压降例如为200mV；和节点B处的电压值Vbias+(N+1)·Vbe相关的低电压值保证Vcc的低值(对于给定的整数N)。例如，如果N＝1，如果电压Vbias约为0.9伏特，Vcc可以约为2.7伏特；

-和Ts1相同的供电晶体管TA，其基极连接到点B，其集电极连接到Vcc，其发射极连接到第一差分对T1、T1b的供电节点A。

优选地，电流源CBG是公知的“电流带隙电路”CBG，其功能是产生选定的输出电流，该输出电流是温度调节的(原则上独立于温度和电源)。

电流带隙带路可以用各种公知的电压带隙电路构成，即，提供温度调节电压的电路，通常，电压尽可能与温度无关。这些电路可以确定输出电流，通常要求至少一个PMOS或者PNP晶体管。简言之，众所周知的带隙电路是依赖于已知关系的电流或者电压源，该关系为流经具有给定基极-发射极电压的晶体管和给定晶体管表面积的电流以及温度之间的指数形式。这些电路依赖于电压和电流之间的平衡，(大部分情况下)与温度无关，或者随温度而变化，在包括晶体管的支路中，在温度变化时对其动作进行补偿。

图4示出了向节点B提供输出电流的电流带隙电路，此外，晶体管TA的基极连接到节点B。该电路包括六个晶体管和两个电阻，它们分布在三个支路上。第一支路串联在电源Vcc和地之间，顺序包括：集电极电阻、作为二极管的NPN晶体管Q1(集电极连接到基极)，其集电极连接到集电极电阻，以及NPN晶体管Q2，其集电极连接到Q1的发射极，其发射极连接到地。第二支路包括在电源Vcc和地之间顺序串联的：作为二极管的PMOS晶体管Q3(漏极连接到栅极)，其源极连接到Vcc，NPN晶体管Q4，其集电极连接到Q3的漏极，NPN晶体管Q5，其集电极连接到Q4的发射极，其发射极通过发射极电阻连接到地。Q1的基极连接到Q4的基极；Q2的基极连接到Q4的发射极。Q5的基极连接到Q1的发射极。第三支路包括作为Q3的电流镜像的PMOS晶体管Q6，即这两个晶体管的源极都连接到Vcc，它们的栅极连在一起。向Q6的漏极施加恒定电流Io，其为温度的函数，也可以是与温度无关的；该电流的值由晶体管的大小、电阻的值和Vcc的值决定。该恒定电流用作图3中串联的晶体管D1、D2、D3的电源。在相对于Vcc具有非常低的电压降(约200mV或更低)的输出B提供该电流。

从图3的点B向晶体管TA的基极提供电压。在点B和点A之间引入基极-发射极电压降Vbe，该电压降施加于第一差分对T1、T1b。该电压降的值和电路中其他基极-发射极电压相同，因为晶体管TA和Ts1相同，而且其中流过的电流与Ts1相同。

因而，节点A处的电压为所期望的Vbias+N·Vbe。

电流带隙电流可以采用PNP晶体管替代PMOS晶体管。

如果在所用的技术中PNP晶体管和PMOS晶体管都不可用，可以将不同的实施例用于差分对T1、T1b的电源电路ALP1。

图5示出该不同的实施例：电源电路ALP1包括串联的一组元件，包括集电极电阻R8、NPN晶体管T8和发射极电阻Re8，该组元件放置在电源Vcc和地之间。晶体管T8的基极由可以产生任何期望电压值VrefA的参考电压电路CRV供电。该电压参考电路的特殊方面在于其提供值与电源Vcc的值无关的电压VrefA。晶体管T8和晶体管Ts1相同(或者，这里再重复一遍，与Ts1成已知的比例，但是简单起见，假定它们相同)，而且其中流过相同的电流Io。

该电源电路ALP1以和图3所示相同的方式向第一差分对供电，电流开关包括的组件和图3相同：转换级和第二差分对，它们在图5中未示出。

为了使节点A的电压为Vbias+N·Vbe，T8的集电极电阻R8可以作为Vcc的函数计算：

2·Io·R8＝Vcc-Vbias-N·Vbe

期望对于小的Vcc，电阻上的电压降也比较小，例如为200mV，因而，必须相应地选择R8。

将电阻Re8选择为使其两端上的电压降对于电流Io大约为Vbias+(N-1)·Vbe。这确定了Re8。因而，可以得到施加到T8的基极的电压VrefA(VrefA＝Vbias+N·Vbe)，电路CRV可以提供该电压。

通常，图6示出了该参考电压电路CRV。其包括四个电阻和晶体管T9，电阻值之间的比使得对于给定的Vbias和N可以得到该参考电压值。电阻和它们的值用Ra1、Ra2、Ra3和Ra4表示。电阻Ra1和Ra2作为Vcc和地之间的分压桥，晶体管的基极由分压桥的中间抽头供电。电阻Ra3是晶体管T9的发射极电阻，连接到地。电阻Ra4是集电极电阻，连接到Vcc。如果进行化简VrefA＝N’·Vbe，那么Ra3/Ra4必须等于N’，(Ra1+Ra2)/Ra2也等于N’。

因而，产生了独立于值Vcc的电压VrefA，使得电路ALP1的晶体管T8上建立确定的电流，因而，在电阻R8得到低且受控的电压降，而且无需利用PMOS或者NMOS晶体管。

可以进一步完整图6的电路，使得其不仅能提供参考电压VrefA，而且可以提供所期望的偏置电压自身，以给第一差分对供电(图3中，第一差分对由晶体管D1的集电极供电)。为此，向图6的电路增加如图7所示的额外组件。

这些额外组件包括：

-NPN晶体管T10，其集电极接收电压VrefA，其发射极通过发射极电阻Re10连接到地，

-NPN晶体管T11，其集电极连接到Vcc，其基极连接到T10(因而连接到VrefA)的集电极，

-至少一个作为二极管的晶体管T12，其发射极通过发射极电阻Re12连接到地，其集电极和其基极连接到T10的基极，该节点上出现的电压为电压Vbias，该电压用于控制形成为电流开关电路提供值为Io或者与Io成比例的电流的电流源的所有晶体管的基极，

-如果必需，包括其他作为二极管的晶体管，串联在T12的集电极和T11的发射极之间；作为二极管的串联晶体管的总数为N。

因而，描述的几个实施例提供了根据本发明的优点尽可能降低电流开关正确工作所需的主电源电压Vcc的益处。如前所述，电路的所有NPN晶体管可以用NMOS晶体管代替。

Claims

1.一种电流开关，包括两个差分对，每个所述差分对包括两个晶体管(T1、T1b；T2、T2b)，所述两个差分对级联连接，第二差分对(T2、T2b)具有互补电流输出(H、Hb)，取决于施加在所述第一差分对的两个晶体管的基极(E、Eb)间的差分信号的状态，一个所述互补电流输出提供电流，另一个所述互补电流输出被隔断，或者是相反的模式；所述第一差分对(T1、T1b)通过提供电流值Io的恒定电流源连接到地(GND)，所述源(Ts1、Re1)包括晶体管(Ts1)，所述晶体管(Ts1)的基极保持在偏置电压Vbias，其特征在于，一方面，所述第二差分对(T2、T2b)通过电阻(R2e)直接连接到地，另一方面，所述第一差分对由等于N·Vbe+Vbias的电压供电，其中N是整数，Vbe是提供所述电流Io的所述电流源的所述晶体管(Ts1)的基极-发射极电压。

2.根据权利要求1所述的电流开关，其特征在于，由串联在主电压源Vcc和所述差分对之间的供电晶体管(TA)为所述第一差分对(T1、T1b)供应电压，所述供电晶体管的基极由结节点(B)控制，所述结节点(B)位于连接到所述电源电压Vcc的低电压降电流源(CBG)和串联连接且连接到地的作为二极管的几个晶体管(D1、D2、D3)与电阻(Re)构成的组之间，所述电压Vbias是作为二极管的所述几个晶体管之一(D1)的基极处的电压。

3.根据权利要求2所述的电流开关，其特征在于，所述低电压降电流源(CBG)是提供温度调节电流的带隙类型的源。

4.根据权利要求1-3中任意一项所述的电流开关，其特征在于，N等于1。

5.根据权利要求1所述的电流开关，其特征在于，所述第一差分对由所述主电源电压Vcc通过一端连接到所述对而另一端连接到Vcc的简单电阻(R8)供电，其特征还在于，提供确定所述电阻上的电流的装置(CRV、T8)，该电流使得所述电阻两端上的电压降等于Vcc-(Vbias+N·Vbe)。

6.根据权利要求5所述的电流开关，其特征在于，用于确定为所述第一差分对供电的所述电阻上的电流的所述装置(CRV、T8)还包括确定所述偏置电压Vbias的装置(T10、T11、T12、Re10、Re12)。