CN100468275C - 采用沟道长度调制的电流镜补偿 - Google Patents
采用沟道长度调制的电流镜补偿 Download PDFInfo
- Publication number
- CN100468275C CN100468275C CNB2004800276637A CN200480027663A CN100468275C CN 100468275 C CN100468275 C CN 100468275C CN B2004800276637 A CNB2004800276637 A CN B2004800276637A CN 200480027663 A CN200480027663 A CN 200480027663A CN 100468275 C CN100468275 C CN 100468275C
- Authority
- CN
- China
- Prior art keywords
- current
- current mirror
- channel length
- programmable
- fan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
Abstract
本发明公开了一种与电流镜电路一起使用的电流补偿电路。该电流镜电路具有用于驱动第一扇出电流镜级的第一可编程电流镜级确定的电流通路。该第一可编程电流镜级至少包括一个其沟道长度为第一沟道长度调制因数λ1的晶体管。该第一扇出电流镜级连接到电压源。该电流补偿电路包括连接到电压源,而且具有连接到电流通路的电流输出端的电源电压电流镜。该电流补偿电路进一步包括与电源电压电流镜串联,而且至少具有一个其沟道长度为沟道长度调制因数λ2的晶体管的第二可编程电流镜。第二沟道长度调制因数λ2大于第一沟道长度调制因数λ1。因此,第一可编程电流镜和第二可编程电流镜配合,以使通过第一扇出电流镜级的偏置电流基本上保持与电源电压的变化无关。
Description
技术领域
在此描述的电路系统一般地涉及自动测试设备,更具体地说,涉及用于自动测试设备应用的低抖动定时信号发生电路。
背景技术
对于高性能半导体测试器,定时信号边沿的设置通常是关键参数。能够在要求点的几微微秒内及时设置测试信号的上升沿和/或下降沿,意味着大量合格在测试半导体器件的数量或者大量不合格在测试半导体器件的数量不同。
产生高精度定时信号的传统定时信号发生器通常用于CMOS集成电路中。CMOS技术以非常低的成本提供较好的性能。然而,CMOS IC通常易受温度以及其它影响电路性能的条件的影响。为了克服该情况,许多CMOS定时信号发生器采用复杂的补偿技术使延迟的变化降低到最小。
参考图1,用于实现温度补偿的传统CMOS定时信号发生器10通常包括多个连接在一起构成延迟线路的延迟单元D1—DN。每个延迟单元的输出用作定时信号选择器(未示出)的定时选择输入。该输出还用于延迟补偿解决方案。采用补偿复用器12,它接收延迟输出,而将输出送到检相器14,在该检相器14,将它与基准信号Vref进行比较,以确定任意相位差。然后,响应任意相位差的大小,产生补偿电压,然后,将它馈送到电荷泵或电压—电流转换器16。将该转换器产生的电流作为基准偏置电流送到偏置电流扇出电路18,偏置电流扇出电路18复制偏置电流,并对该延迟单元分配偏置电流,以控制该延迟。
为了扇出,或者为了对各种延迟单元分配偏置电流,通常采用电流镜电路解决方案。如图2所示,传统的电流镜包括基准电流源19,它连接到电流源晶体管QS,以通过第一镜像晶体管QFM产生相同的电流。该镜像晶体管的栅极连接到其漏极,同时,其源极端连接到电源电压VDD。并联设置多个镜像晶体管QFM2—QFMN,每个镜像晶体管的栅极都连接到第一镜像晶体管的栅极,而源极端连接到VDD。
尽管这种配置对于预定的应用工作良好,但是,通过每个镜像晶体管的电流易受作用在VDD总线上的噪音分量的影响。甚至100毫伏的较小改变也可能引起通过每个镜像晶体管的偏置电流的发生相应变化,相应影响由其提供的电流水平。随着集成电路上的电压水平不断降低,这个问题变得更加明显。
需要一种当前不存在的补偿电路,该补偿电路与电流镜电路一起工作,以将因为电源电压噪音引起的电流变化降低到最小。在此描述的电流镜补偿电路满足该需要。
发明内容
在此描述的电流镜补偿电路提供了一种利用一个或者多个电流镜产生偏置电流的低抖动解决方案。通过将因为电源电压的噪声引起的误差降低到最小,可以在电流镜电路系统几乎不产生误差的情况下,在集成电路上采用降低的电源电压电平。
为了实现上述优点,一种形式的电路包括与电流镜电路一起使用的电流补偿电路。该电流镜电路具有用于驱动第一扇出电流镜级的、与第一扇出电流镜级串联的第一可编程电流镜级和第一扇出电流镜级确定的电流通路。该第一可编程电流镜级至少包括一个其沟道长度为第一沟道长度调制因数λ1的晶体管。该第一扇出电流镜级连接到电压源,第一可编程电流镜级的栅极由接收片外电流的基准电流源输入晶体管驱动。该电流补偿电路包括连接到电压源,而且具有连接到电流通路的电流输出端的电源电压电流镜。该电流补偿电路进一步包括与电源电压电流镜串联,而且至少包括一个其沟道长度为沟道长度调制因数λ2的晶体管的第二可编程电流镜,第二可编程电流镜的栅极由基准电流源输入晶体管驱动。第二沟道长度调制因数λ2大于第一沟道长度调制因数λ1。因此,第一可编程电流镜和第二可编程电流镜配合,以使通过第一扇出电流镜级的偏置电流保持与电源电压的变化无关。
在另一种形式中,该电路包括一种用于半导体测试器的定时信号发生器。该定时信号发生器包括:延迟线,具有多个延迟单元,该延迟单元具有相应相移输出端和偏置电流输入端。具有多个输入端的选择器接收相移输出,而且包括一个输出端。检相电路系统检测选择器输出与基准信号之间的相移,并产生偏置电流。该定时信号发生器进一步包括用于对多个延迟单元分配偏置电流的装置。
在结合附图阅读时,根据下面所做的详细说明,本发明的其他特征和优点显而易见。
附图说明
通过参考下面的更详细描述和附图,可以更好地理解在此描述的电路,其中
图1是传统定时信号发生器的高级方框图;
图2是在图1所示定时信号发生器中使用的传统偏置电流扇出电路系统的部分原理图;
图3是根据此处描述的一种形式的电路的定时信号发生器的高级方框图;以及
图4是用于图3所示定时信号发生器的偏置电流源的高级方框图。
具体实施方式
在此描述的、通常利用50表示的电流镜补偿电路提供了一种用于解决高性能CMOS定时信号发生器中改变电源电压产生的不希望影响的唯一解决解决方案。这是通过对扇出电路系统30产生的偏置电流馈送补偿电流实现的。补偿电流抵消因为噪音或抖动引起VDD的改变而导致的偏置电流的改变。通过使改变VDD的影响降低到最小,也相应地将单元延迟特性的改变降低到最小。
现在参考图3,图3示出了通常利用20表示的、采用电流镜补偿电路的定时信号发生器。该定时信号发生器是提供偏置电流补偿以控制延迟类型的。该发生器包括延迟线路22,它包括一组N个延迟单元D1—DN,每个延迟单元相对于输入时钟CLK提供1/N相位偏差。在2003年2月28日提交的、转让给本申请的申请人的、标题为“Low JitterDelay Cell”的序号为10/376,664的未决专利申请中描述了用于保证低抖动延迟的优选延迟单元的构造,在此仅引用该未决专利申请供参考。
再参考图3,将延迟单元的输出馈送到选择器,或者复用器M1。该复用器的输出馈送到检相器24,该检测器24确定选择的延迟信号(复用器提供的)与基准信号Vref之间的相位差。电荷泵和电压—电流转换器26接收来自检相器的差信号,以产生基准偏置电流IREF。然后,扇出电路系统30复制并分配该基准偏置电流,以对延迟单元提供偏置电流。改变偏置电流用于将通过每个组件的延迟控制到要求的水平。
现在参考图4,扇出电路系统30通常包括基准电流源输入晶体管QIN1,该晶体管QIN1接收片外电流IOC,以对第一可编程电流镜PCM1产生偏压。第一可编程电流镜是包括晶体管QM1A—QM1N的电流DAC或IDAC形式的。每个晶体管有较长的沟道长度,大约720纳米。在本技术领域内已知,电流DAC包括选择地激活以实现要求的特性的一系列晶体管。
继续参考图4,与包括晶体管QM1的第一扇出电流镜CM1串连设置第一可编程电流镜PCM1(晶体管IDAC QM1A—QM1N),在40,该晶体管QM1与第一可编程电流镜形成节点。尽管图4中没有明确示出,但是,电压—电流转换器的输出(图3)连接到节点40。第一扇出电流镜像晶体管QM1的栅极又与镜像晶体管QM2至QMN的栅极相连。由于每个晶体管的相应栅极—源极的连接,所以通过晶体管QM2—QMN一起复制通过QM1的电流。然后,将复制的电流作为偏置电流馈送到延迟单元,或延迟单元组。
为了最佳控制偏置电流,并将电源电压VDD的不希望改变引起的影响降低到最小,在节点40,扇出电路系统30包括用于接收来自电流镜补偿电路50的补偿电流输入。
再参考图4,电流镜补偿电路50包括电源电压检测器,该电源电压检测器具有与第二可编程电流镜PCM2相连的电源电压电流镜CM2。在总体优选实现中,整个扇出和补偿电路系统设置在一个CMOS集成电路上。
电源电压电流镜CM2包括二极管连接的P沟道MOSFET QP1,它的源极端连接到VDD电源线。晶体管QP1的漏极端串联连接到第二可编程电流镜PCM2。配置第二P沟道MOSFET QP2,以具有复制QP1的栅极—源极电压的栅极—源极电压,从而形成镜像电流,该电流包括流向节点40的补偿电流。
第二可编程电流镜PCM2的构造与第一可编程电流镜PCM1相似,但是每个晶体管的沟道长度较短(例如,大约120纳米)。相对地说,PCM2晶体管的沟道长度约为PCM1晶体管的沟道长度的1/5。还可以利用沟道长度调制因数λ表示该关系,对于较长的晶体管沟道长度,该沟道长度调制因数较大。下面更具体说明调制因数的这种相对差异产生的影响。
在运行过程中,定时信号发生器20(图3)的精度取决于与每个延迟单元DN相关的单独延迟的精度。流经每个单元DN的偏置电流对单独延迟分别进行调节。偏置电流通过每个单元,然后,被用户编程,以对该单元实现要求的延迟。通常,较高的偏置电流产生较短的延迟,而较低的偏置电流增加延迟。通过VDD总线提供该单元的偏压,它通常是1.2伏特。然而,噪音通常影响VDD的值,有时使电平增加或者减小+/-0.10伏特。
如果有噪音的VDD影响扇出电路系统30产生的偏置电流,则通过使适当电平的电流从输入节点40吸出(sink)或者输入(source)输入节点40,补偿电流电路50抵消该影响(图4)。在由于因为噪音产生较高电源电压VDD而使得过大的电流流过第一扇出电流镜CM1的情况下,补偿电路50(因为短沟道的影响)向节点40输入较多的电流,使晶体管QM1相应地提供较小的电流,而第一可编程电流镜PCM1(晶体管QM1)仍流过其要求的电流。在晶体管QM1流过过小电流的情况下,补偿电路输入较小的电流,迫使QM1提供附加电流,通过镜像晶体管QM2至QMN复制该附加电流。需要时,电流镜补偿电路的可编程性方面允许对补偿电流进行微调。
在运行期间,补偿电路50提供的补偿电流电平随用户控制的各可编程电流镜PCM1和PCM2的设置而变化。如果要求例如100微安的恒偏置电流通过扇出电流镜CM1,则可以对第二可编程电流源编程,以响应检测到的电源电压VDD的变化,产生400毫安电流。电源电压电流镜CM2上的栅极—源极电压的变化产生该检测值。然后,对第一可编程电流源PCM1编程,以吸入500毫安,从而导致100毫安的净要求电流通过位于节点40的扇出镜CM1。电源电压VDD的动态变化导致来自相应可编程电流源PCM1和PCM2的电流产生相应动态变化,从而保持固定相对差值,供扇出电路系统30复制。
本技术领域内的技术人员明白,在此描述的电路产生的好处和优势。非常重要的是电流的补偿特性,它抵消作用于电源电压上的不希望的噪音引起的偏置电流偏差。此外,考虑到可以微调补偿电流,电路的可编程性质保证灵活性和精确性。此外,由于电路的实用构造,它可以轻而易举地作为标准单元模块。
还应该明白,在此描述的电流镜补偿电路不仅仅局限于自动测试设备(ATE)领域。尽管ATE需要这种电路提供显著有益影响的挑战性环境,但是采用电流镜像技术的任何应用都可以从采用该电路获益。例如,使用模数转换技术或者在其上电流产生基准电压的电路可以采用该补偿电路。这些应用很可能采用具有降低电源电压的电流镜像技术。
尽管具体示出本发明,而且参考本发明的优选实施例对本发明进行了描述,但是本技术领域内的技术人员明白,在不脱离本发明实质范围的情况下,可以在形式和细节方面进行各种修改。
Claims (6)
1.一种与电流镜电路一起使用的电流补偿电路,该电流镜电路具有用于驱动第一扇出电流镜级的与第一扇出电流镜级串联的第一可编程电流镜级和第一扇出电流镜级确定的电流通路,该第一可编程电流镜级至少具有一个其沟道长度为第一沟道长度调制因数λ1的晶体管,该第一扇出电流镜级连接到电压源,第一可编程电流镜级的栅极由接收片外电流的基准电流源输入晶体管驱动,该电流补偿电路包括:
电源电压电流镜,连接到电压源,而且具有连接到电流通路的电流输出端;以及
第二可编程电流镜,与电源电压电流镜串联,而且至少具有一个其沟道长度为沟道长度调制因数λ2的晶体管,第二可编程电流镜的栅极由基准电流源输入晶体管驱动,其中第二沟道长度调制因数λ2大于第一沟道长度调制因数λ1,第一可编程电流镜和第二可编程电流镜配合,以使通过第一扇出电流镜级的偏置电流保持与电源电压的变化无关。
2.根据权利要求1所述的电流补偿电路,其中每个可编程电流镜级包括:
可编程晶体管的并联阵列,用于确定电流的预定范围。
3.根据权利要求1所述的电流补偿电路,其中该电流补偿电路形成在一个集成电路器件上。
4.根据权利要求3所述的电流补偿电路,其中该电流补偿电路形成在CMOS上。
5.一种用于通过权利要求1的电流补偿电路对通过扇出电流镜的要求电流的电源电压导致的变化进行补偿的方法,该方法包括步骤:
检测来自电压源的电源电压;
对电流通路节点,产生补偿电流,该补偿电流表示电压源的电压变化,该补偿电流取决于第二可编程电流源的沟道长度调制因数λ2;以及
利用第一可编程电流源吸入来自电流通路节点的电流,该第一可编程电流源的第一沟道长度调制因数λ1小于λ2的沟道长度调制因数,其中吸入的电流电平等于补偿电流与通过该扇出电流镜的要求电流之间的差值。
6.一种用于半导体测试器的定时信号发生器,该定时信号发生器包括:
延迟线,具有多个延迟单元,该延迟单元具有相应相移输出端和偏置电流输入端;
选择器,具有多个用于接收相移输出的输入端和一个输出端;
检相电路系统,用于检测选择器输出与基准信号之间的相移,并产生偏置电流;以及
扇出电路系统,用于对多个延迟单元分配偏置电流,该扇出电路系统包括其栅极由接收片外电流的基准电流源输入晶体管驱动的第一可编程电流镜电路和连接到电源电压的第一扇出电流镜电路,第一可编程电流镜电路和第一扇出电流镜电路配合以确定电流通路,其中该第一可编程电流镜级至少具有一个其沟道长度为第一沟道长度调制因数λ1的晶体管;以及
电流补偿电路,连接到扇出电路系统,该电流补偿电路包括:
电源电压电流镜,连接到电压源,而且具有连接到电流通路的电流输出端;以及
第二可编程电流镜,与电源电压电流镜串联,而且至少具有一个其沟道长度为沟道长度调制因数λ2的晶体管,第二可编程电流镜的栅极由基准电流源输入晶体管驱动,其中第二沟道长度调制因数λ2大于第一沟道长度调制因数λ1,第一可编程电流镜和第二可编程电流镜配合,以使通过第一扇出电流镜级的偏置电流保持与电源电压的变化无关。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/671,754 US7123075B2 (en) | 2003-09-26 | 2003-09-26 | Current mirror compensation using channel length modulation |
US10/671,754 | 2003-09-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1856756A CN1856756A (zh) | 2006-11-01 |
CN100468275C true CN100468275C (zh) | 2009-03-11 |
Family
ID=34376181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004800276637A Active CN100468275C (zh) | 2003-09-26 | 2004-09-25 | 采用沟道长度调制的电流镜补偿 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7123075B2 (zh) |
EP (1) | EP1664967A2 (zh) |
JP (1) | JP4575382B2 (zh) |
CN (1) | CN100468275C (zh) |
WO (1) | WO2005031489A2 (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4914219B2 (ja) | 2003-12-11 | 2012-04-11 | モサイド・テクノロジーズ・インコーポレーテッド | Pll/dll用の高出力インピーダンスチャージポンプを備えたロックループ |
US7386773B2 (en) * | 2004-12-28 | 2008-06-10 | Intel Corporation | Method and system for testing distributed logic circuitry |
US7548699B2 (en) * | 2005-12-22 | 2009-06-16 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Channel-length modulation (CLM) compensation method and apparatus |
US7474130B1 (en) * | 2007-02-06 | 2009-01-06 | Iwatt Inc. | Compensation of voltage-to-current converter |
CN101626221B (zh) * | 2008-07-11 | 2012-03-28 | 盛群半导体股份有限公司 | 数字可编程转导放大器及使用该放大器的混合信号电路 |
KR101003151B1 (ko) * | 2009-05-14 | 2010-12-21 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 파워 업 신호 생성 회로 |
WO2011004457A1 (ja) | 2009-07-07 | 2011-01-13 | 富士通株式会社 | 定電流回路、および半導体集積回路 |
US8373491B2 (en) * | 2010-09-30 | 2013-02-12 | St-Ericsson Sa | Switched current mirror with good matching |
US9146574B2 (en) * | 2013-03-04 | 2015-09-29 | Stmicroelectronics International N.V. | Noise canceling current mirror circuit for improved PSR |
CN112256082B (zh) * | 2020-12-23 | 2021-03-09 | 上海灵动微电子股份有限公司 | 一种电流镜 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR910001293B1 (ko) | 1986-03-31 | 1991-02-28 | 가부시키가이샤 도시바 | 전원전압검출회로 |
DE3715214A1 (de) | 1987-05-07 | 1988-11-17 | Flaekt Ab | Verfahren und vorrichtung zum pruefen von filtern |
US4990864A (en) * | 1990-02-07 | 1991-02-05 | Texas Instruments Incorporated | Current amplifier circuit |
US5045772A (en) * | 1990-10-01 | 1991-09-03 | Altera Corporation | Reference voltage generator |
JP3156447B2 (ja) * | 1993-06-17 | 2001-04-16 | 富士通株式会社 | 半導体集積回路 |
US5691658A (en) * | 1994-05-24 | 1997-11-25 | Imp, Inc. | Current mode amplifier, rectifier and multi-function circuit |
US6023185A (en) * | 1996-04-19 | 2000-02-08 | Cherry Semiconductor Corporation | Temperature compensated current reference |
US5873053A (en) * | 1997-04-08 | 1999-02-16 | International Business Machines Corporation | On-chip thermometry for control of chip operating temperature |
US6051999A (en) * | 1998-01-14 | 2000-04-18 | Intel Corporation | Low voltage programmable complementary input stage sense amplifier |
US5939933A (en) * | 1998-02-13 | 1999-08-17 | Adaptec, Inc. | Intentionally mismatched mirror process inverse current source |
JP3147079B2 (ja) * | 1998-04-14 | 2001-03-19 | 日本電気株式会社 | 半導体回路 |
US6107868A (en) * | 1998-08-11 | 2000-08-22 | Analog Devices, Inc. | Temperature, supply and process-insensitive CMOS reference structures |
DE19841718C2 (de) * | 1998-09-11 | 2001-01-25 | St Microelectronics Gmbh | Komparator |
US6133749A (en) * | 1999-01-04 | 2000-10-17 | International Business Machines Corporation | Variable impedance output driver circuit using analog biases to match driver output impedance to load input impedance |
US6066944A (en) * | 1999-02-18 | 2000-05-23 | National Semiconductor Corporation | High speed current mirror circuit and method |
US6201435B1 (en) * | 1999-08-26 | 2001-03-13 | Taiwan Semiconductor Manufacturing Company | Low-power start-up circuit for a reference voltage generator |
CH697322B1 (fr) * | 2000-06-13 | 2008-08-15 | Em Microelectronic Marin Sa | Procédé de génération d'un courant sensiblement indépendent de la température et dispositif permettant de mettre en oeuvre ce procédé. |
US6566851B1 (en) * | 2000-08-10 | 2003-05-20 | Applied Micro Circuits, Corporation | Output conductance correction circuit for high compliance short-channel MOS switched current mirror |
EP1187331A1 (de) | 2000-09-06 | 2002-03-13 | Infineon Technologies AG | Verzögerungsglied |
US6388507B1 (en) * | 2001-01-10 | 2002-05-14 | Hitachi America, Ltd. | Voltage to current converter with variation-free MOS resistor |
WO2002061946A1 (en) * | 2001-01-26 | 2002-08-08 | True Circuits, Inc. | Phase-locked with composite feedback signal formed from phased-shifted variants of output signal |
US6448811B1 (en) * | 2001-04-02 | 2002-09-10 | Intel Corporation | Integrated circuit current reference |
US6472921B1 (en) * | 2001-05-31 | 2002-10-29 | Siemens Aktiengesellschaft | Delivering a fine delay stage for a delay locked loop |
US6731136B2 (en) * | 2001-11-01 | 2004-05-04 | Hewlett-Packard Development Company, L.P. | Differential CMOS logic with dynamic bias |
US6737909B2 (en) * | 2001-11-26 | 2004-05-18 | Intel Corporation | Integrated circuit current reference |
EP1372265A1 (en) * | 2002-06-10 | 2003-12-17 | STMicroelectronics S.r.l. | Digital system with an output buffer with a switching current settable to load-independent constant values |
JP2004259951A (ja) * | 2003-02-26 | 2004-09-16 | Renesas Technology Corp | 半導体装置 |
-
2003
- 2003-09-26 US US10/671,754 patent/US7123075B2/en not_active Expired - Lifetime
-
2004
- 2004-09-25 CN CNB2004800276637A patent/CN100468275C/zh active Active
- 2004-09-25 JP JP2006528215A patent/JP4575382B2/ja active Active
- 2004-09-25 WO PCT/US2004/031391 patent/WO2005031489A2/en active Application Filing
- 2004-09-25 EP EP04784986A patent/EP1664967A2/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
CN1856756A (zh) | 2006-11-01 |
US20050068072A1 (en) | 2005-03-31 |
WO2005031489A3 (en) | 2005-06-23 |
US7123075B2 (en) | 2006-10-17 |
JP4575382B2 (ja) | 2010-11-04 |
JP2007507044A (ja) | 2007-03-22 |
EP1664967A2 (en) | 2006-06-07 |
WO2005031489A2 (en) | 2005-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7205682B2 (en) | Internal power supply circuit | |
KR950004858B1 (ko) | 내부전원전압 발생회로 | |
EP0291062B1 (en) | Reference potential generating circuit | |
US7449873B2 (en) | Voltage controlled current source device | |
US7061307B2 (en) | Current mirror compensation circuit and method | |
CN100468275C (zh) | 采用沟道长度调制的电流镜补偿 | |
US7750703B2 (en) | Duty cycle correcting circuit | |
KR20100047226A (ko) | 저전력을 제공하는 바이어스 발생기, 셀프 바이어스된 지연 소자 및 지연 라인 | |
US7737721B2 (en) | Latch circuit and semiconductor integrated circuit device that has it | |
US6992472B2 (en) | Circuit and method for setting the operation point of a BGR circuit | |
EP0451870B1 (en) | Reference voltage generating circuit | |
US7969253B2 (en) | VCO with stabilized reference current source module | |
CN101208861A (zh) | 由低压vcc供电的差分晶体管对电流开关 | |
US20070046337A1 (en) | Comparator circuit and semiconductor apparatus | |
US6894552B2 (en) | Low-jitter delay cell | |
US8058854B2 (en) | Drive circuit | |
KR100387192B1 (ko) | 내부 전원 회로를 가진 반도체장치 | |
US6462598B1 (en) | Delay time control circuit | |
US7183865B2 (en) | Oscillator circuit operating with a variable driving voltage | |
KR100855274B1 (ko) | 유닛 딜레이 셀 및 이를 포함하는 지연 고정 루프 | |
JP3297361B2 (ja) | ヒステリシスを有する半導体集積回路 | |
JPH0668521B2 (ja) | 電源電圧検出回路 | |
JP2669296B2 (ja) | サンプルホールド回路 | |
JP3260673B2 (ja) | 半導体集積回路装置 | |
CN111381654A (zh) | 负载探测电路、soc系统、及负载探测电路的配置方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |