CN112256082B - 一种电流镜 - Google Patents
一种电流镜 Download PDFInfo
- Publication number
- CN112256082B CN112256082B CN202011535967.1A CN202011535967A CN112256082B CN 112256082 B CN112256082 B CN 112256082B CN 202011535967 A CN202011535967 A CN 202011535967A CN 112256082 B CN112256082 B CN 112256082B
- Authority
- CN
- China
- Prior art keywords
- type transistor
- current
- gate
- transistor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本发明提供了一种电流镜,包括,放电电流补偿单元和充电电流补偿单元中的至少一个,补偿单元通过对电流采样并利用宽和长相同的晶体管组合来复制由于晶体管宽或长不同而非相同晶体管并联产生的宽长比不同而导致的电流失配,并将生成的电流作为补偿电流来升高或拉低充电或放电电流,来实施电流补偿,降低失配。
Description
技术领域
本发明涉及集成电路设计领域,尤其涉及一种电流镜。
背景技术
电流镜是一种常见的集成电路模块,用于对电流进行镜像的倍数复制。附图1所示是现有技术中一种电流镜的电路图,包括基准晶体管PM0、第一P型晶体管PM1、第二P型晶体管PM2、第一N型晶体管NM1、以及第二N型晶体管NM2。所述基准晶体管PM0将基准电流I0转化成PMOS栅极基准电压VBP。第一P型晶体管PM1的漏极与栅极均分别共连接至基准晶体管PM0的源极和栅极,以获取所述基准电压VBP,并且第一P型晶体管PM1与基准晶体管PM0具有相同的宽和长,因此可以等值镜像基准晶体管PM0的基准电流。第二P型晶体管PM2的源极与栅极均分别共连接至第一P型晶体管PM1的源极和栅极,并且第一P型晶体管PM1和第二P型晶体管PM2之间的宽长比具有差异,第二P型晶体管PM2的漏极输出P端镜像电流IP,以实现对基准电流I0的镜像放大。
类似的,第一N型晶体管NM1与P型晶体管PM1串接,以导入基准电流,并转化成NMOS栅极基准电压VBN,第二N型晶体管NM2通的源极与栅极均分别共连接至第一N型晶体管NM1的源极和栅极,并且第一N型晶体管NM1和第二N型晶体管NM2之间的宽长比具有差异,第二N型晶体管NM2的漏极输出N端镜像电流IN,以实现对基准电流I0的镜像放大。
在某些情况下,第二P型晶体管PM2会采用与第一P型晶体管PM1或基准晶体管PM0不同的栅长,或者他们的栅宽不成整数倍比例关系,同样第一N型晶体管NM1与第二N型晶体管NM2也是如此。比如在将一个nA级的电流放大,这时的基准晶体管PM0和第一P型晶体管PM1的栅长都是很大的值(比如是四个栅长为10um的相同PMOS串联,从而得到一个等效栅长40um的PMOS器件),而如果想将这个电流放大8倍,如果按照正常的电流镜匹配要求,则第二P型晶体管需要占用很大面积,所以为了节省芯片面积,这时可能变通采用2个栅长为10um器件并联得到理想原理公式计算下相同的电流,但这时因为没有满足正常的电流镜匹配要求,势必会在第二P型晶体管PM2和基准晶体管PM0之间产生比较明显的失配电流。
同理,第二N型晶体管NM2采用与第一N型晶体管NM1不同的栅长,或者他们的栅宽不成整数倍比例关系,同样第一N型晶体管NM1与第二N型晶体管NM2之间产生比较明显的失配电流。
在某些应用条件下,我们并不关心P端镜像电流IP,即充电电流,和基准电流I0之间的比例NP是否是预设的确定的比例,比如是8倍,而是关心其与N端镜像电流IN,即放电电流,和基准电流I0之间的比例NN是否存在明显偏差。比如NP=8而NN=8.5,这种情况不理想的,相对而言NP=NN=8.5是我们所需要的。而实际情况是NP和NN都会偏离8而且不会相等,因此如何解决这一问题是现有技术需要解决的问题。
发明内容
本发明所要解决的技术问题是,提供一种电流镜,可以降低充电电流和放电电流之间的失配。
为了解决上述问题,本发明提供了一种电流镜,包括基准晶体管、第一P型晶体管、第二P型晶体管、第一N型晶体管、以及第二N型晶体管:所述基准晶体管将基准电流转化成PMOS栅极基准电压;第一P型晶体管的源极与栅极均分别共连接至基准晶体管的源极和栅极,以获取所述基准电压;第二P型晶体管的源极与栅极均分别共连接至第一P型晶体管的源极和栅极,且第二P型晶体管与第一P型晶体管的宽长比不同,以实现对基准电流的P端镜像放大;第一N型晶体管与第一P型晶体管串接,以导入基准电流,并转化成NMOS栅极基准电压;第二N型晶体管的源极与栅极均分别共连接至第一N型晶体管的源极和栅极,且第二N型晶体管与第一N型晶体管的宽长比不同,以实现对基准电流的N端镜像放大;所述电流镜还包括放电电流补偿单元和充电电流补偿单元中的至少一个;所述放电电流补偿单元包括:与第一P型晶体管和第一N型晶体管对称设置的第三P型晶体管和第三N型晶体管,用于采集第二P型晶体管和第二N型晶体管内流过的电流;串接、且与第三N型晶体管对称设置的第四N型晶体管和第六N型晶体管,用于采样第三P型晶体管和第三N型晶体管的电流差;串接、且与第四N型晶体管和第六N型晶体管镜像设置的第五N型晶体管和第七N型晶体管,第五N型晶体管与第四N型晶体管、第七N型晶体管与第六N型晶体管之间的宽长比的比例设置为与第二N型晶体管与第三N型晶体管的宽长比的比例相同,以对采集到的电流差做等比例放大,以输出补偿电流用于拉高放电电流或降低充电电流。所述充电电流补偿单元包括:与第一P型晶体管和第一N型晶体管对称设置的第三P型晶体管和第三N型晶体管,用于采集第二P型晶体管和第二N型晶体管内流过的电流;串接、且与第三P型晶体管对称设置的第四P型晶体管和第六P型晶体管,用于采样第三P型晶体管和第三N型晶体管的电流差;串接、且与第四P型晶体管和第六P型晶体管镜像设置的第五P型晶体管和第七P型晶体管,第五P型晶体管与第四P型晶体管、第七P型晶体管与第六P型晶体管之间的宽长比的比例设置为与第二P型晶体管与第三P型晶体管的宽长比的比例相同,以对采集到的电流差做等比例放大,以输出补偿电流用于降低放电电流或拉高充电电流。
上述技术方案通过对电流采样并利用宽和长相同的晶体管组合来复制由于宽或长不同而非相同晶体管并联产生的宽长比不同而导致的电流失配,并将生成的电流作为补偿电流来升高或拉低充电或放电电流,来实施电流补偿,降低失配。
附图说明
图1所示是现有技术中一种电流镜的电路图。
图2所示是本发明一具体实施方式所述的电流镜的电路图。
图3所示是本发明一具体实施方式所述的电流镜的电路图。
图4所示是本发明一具体实施方式所述的电流镜的电路图。
图5所示是本发明一具体实施方式所述的电流镜的电路图。
图6所示是本发明一具体实施方式所述的电流镜的电路图。
具体实施方式
下面结合附图对本发明提供的电流镜的具体实施方式做详细说明。
图2所示是本发明一具体实施方式所述的电流镜的电路图。该电路图用于补偿NP>NN,即充电大于放电电流的情况。参考附图2所示上述电路包括基本的电流镜结构,即基准晶体管PM0、第一P型晶体管PM1、第二P型晶体管PM2、第一N型晶体管NM1、以及第二N型晶体管NM2。所述基准晶体管PM0将基准电流I0转化成PMOS栅极基准电压VBP。第一P型晶体管PM1的源极与栅极均分别共连接至基准晶体管PM0的源极和栅极,以获取所述基准电压VBP,并且第一P型晶体管PM1与基准晶体管PM0具有相同的宽和长,因此可以等值镜像基准晶体管PM0的基准电流。第二P型晶体管PM2的源极与栅极均分别共连接至第一P型晶体管PM1的源极和栅极,并且第一P型晶体管PM1和第二P型晶体管PM2之间的宽长比具有差异,第二P型晶体管PM2的漏极输出P端镜像电流IP,以实现对基准电流I0的镜像放大。第一N型晶体管NM1与第一P型晶体管PM1串接,以导入基准电流,并转化成N端基准电压VBN,第二N型晶体管NM2通的源极与栅极均共分别连接至第一N型晶体管NM1的源极和栅极,并且第一N型晶体管NM1和第二N型晶体管NM2之间的宽长比具有差异,第二N型晶体管NM2的漏极输出N端镜像电流IN,以实现对基准电流I0的镜像放大。
为了补偿放电电流,本具体实施方式还包括了放电电流补偿单元N_COMP,包括:与第一P型晶体管PM1和第一N型晶体管NM1对称设置的第三P型晶体管PM3和第三N型晶体管NM3;串接、且与第三N型晶体管NM3对称设置的第四N型晶体管NM4和第六N型晶体管NM6;串接、且与第四N型晶体管NM4和第六N型晶体管NM6镜像设置的第五N型晶体管NM5和第七N型晶体管NM7。
第三P型晶体管PM3和第三N型晶体管NM3与第一P型晶体管PM1和第一N型晶体管M1对称设置,具体可以设置为第三P型晶体管PM3的源极与第一P型晶体管PM1的源极连接,所述第三P型晶体管PM3的栅极与第一P型晶体管PM1的栅极连接,所述第三P型晶体管与所述第二P型晶体管为都由一个或多个栅宽和栅长相同的晶体管组成,用以采集第二P型晶体管PM2流过的电流。所述第三N型晶体管NM3的源极与第一N型晶体管NM1的源极连接,所述第三N型晶体管NM3的栅极与第一N型晶体管NM1的栅极连接,且所述第三N型晶体管与所述第二N型晶体管为都由一个或多个栅宽和栅长相同的晶体管组成,用以采集第二N型晶体管NM2流过的电流。并且,在本发明的一个具体实施方式中,所述第三P型晶体管与所述第二P型晶体管进一步各自独立的由一个或多个栅宽和栅长相同的晶体管组成;所述第三N型晶体管与所述第二N型晶体管进一步各自独立的由一个或多个栅宽和栅长相同的晶体管组成。多个晶体管的阵列组合可以起到调节宽长比的作用,也可以达到同样的技术效果。
第四N型晶体管NM4和第六N型晶体管NM6串接。所述第四N型晶体管NM4和第六N型晶体管NM6串接,且NM4漏极与栅极均连接至第三P型晶体管PM3和第三N型晶体管NM3的连接处,用以采集第三P型晶体管PM3和第三N型晶体管NM3的电流差。且第六N型晶体管漏极与栅极接在一起。
第五N型晶体管NM5和第七N型晶体管NM7串接,且与第四N型晶体管NM4和第六N型晶体管NM6镜像设置,即所述第五N型晶体管NM5的栅极和第四N型晶体管NM4的栅极连接;所述第七N晶体管NM7的栅极和第六N型晶体管NM6的栅极连接。第五N型晶体管NM5与第四N型晶体管NM4、第七N型晶体管NM7与第六N型晶体管NM6之间的宽长比的比例设置为与第二N型晶体管NM2与第三N型晶体管NM3的宽长比的比例相同,即第五N型晶体管NM5的W/L的值与第四N型晶体管NM4的W/L的值之间的比例与第二N型晶体管NM2的W/L的值与第三N型晶体管NM3的W/L的值的比例是相同的。第七N型晶体管NM7的W/L的值与第六N型晶体管NM6的W/L的值之间的比例与第二N型晶体管NM2的W/L的值与第三N型晶体管NM3的W/L的值的比例是相同的。上述设置可以对采集到的电流差做等比例放大,以输出补偿电流,本具体实施方式中,该输出电流连接至充电电流输出端,用于减小充电电流。
图3所示是本发明一具体实施方式所述的电流镜的电路图。该电路图用于补偿NP<NN,即充电小于放电电流的情况。参考附图3所示上述电路包括基本的电流镜结构,即基准晶体管PM0、第一P型晶体管PM1、第二P型晶体管PM2、第一N型晶体管NM1、以及第二N型晶体管NM2。上述元件的连接关系请参考前一个具体实施方式的论述,此处从略。
为了补偿充电电流,本具体实施方式还包括了充电电流补偿单元P_COMP,包括:与第一P型晶体管PM1和第一N型晶体管NM1对称设置的第三P型晶体管PM3和第三N型晶体管NM3;串接、且与第三P型晶体管PM3对称设置的第四P型晶体管PM4和第六P型晶体管PM6;串接、且与第四P型晶体管PM4和第六P型晶体管PM6镜像设置的第五P型晶体管PM5和第七P型晶体管PM7。
第三P型晶体管PM3和第三N型晶体管NM3与第一P型晶体管PM1和第一N型晶体管M1对称设置,具体可以设置为第三P型晶体管PM3的源极与第一P型晶体管PM1的源极连接,所述第三P型晶体管PM3的栅极与第一P型晶体管PM1的栅极连接,且所述第三P型晶体管与所述第二P型晶体管为都由一个或多个栅宽和栅长相同的晶体管组成,用以采集第二P型晶体管PM2流过的电流。所述第三N型晶体管NM3的源极与第一N型晶体管NM1的源极连接,所述第三N型晶体管NM3的栅极与第一N型晶体管NM1的栅极连接,且所述第三N型晶体管与所述第二N型晶体管为都由一个或多个栅宽和栅长相同的晶体管组成,用以采集第二N型晶体管NM2流过的电流。并且,在本发明的一个具体实施方式中,所述第三P型晶体管与所述第二P型晶体管进一步各自独立的由一个或多个栅宽和栅长相同的晶体管组成;所述第三N型晶体管与所述第二N型晶体管进一步各自独立的由一个或多个栅宽和栅长相同的晶体管组成。多个晶体管的阵列组合可以起到调节宽长比的作用,也可以达到同样的技术效果。
第四P型晶体管PM4和第六P型晶体管PM6串接。所述第四P型晶体管PM4和第六P型晶体管PM6串接,且PM4漏极与栅极均连接至第三P型晶体管PM3和第三N型晶体管NM3的连接处,用以采集第三P型晶体管PM3和第三N型晶体管NM3的电流差。且第六P型晶体管漏极与栅极接在一起。
第五P型晶体管PM5和第七P型晶体管PM7串接。且与第四P型晶体管PM4和第六P型晶体管PM6镜像设置,即所述第五P型晶体管PM5的栅极和第四P型晶体管PM4的栅极连接;所述第七P型晶体管PM7的栅极和第六P型晶体管PM6的栅极连接。第五P型晶体管PM5与第四P型晶体管PM4、第七P型晶体管PM7与第六P型晶体管PM6之间的宽长比的比例设置为与第二P型晶体管PM2与第三P型晶体管PM3的宽长比的比例相同,即第四P型晶体管PM4的W/L的值与第五P型晶体管PM5的W/L的值之间的比例与第二P型晶体管PM2的W/L的值与第三P型晶体管PM3的W/L的值的比例是相同的。第七P型晶体管PM7的W/L的值与第六P型晶体管PM6的W/L的值之间的比例与第二P型晶体管PM2的W/L的值与第三P型晶体管PM3的W/L的值的比例是相同的。上述设置可以对采集到的电流差做等比例放大,以输出补偿电流,本具体实施实方式中,该输出电流连接至放电电流输出端,用于减小放电电流。
图4所示是本发明一具体实施方式所述的电流镜的电路图。该电路图用于补偿NP<NN,即充电小于放电电流的情况。参考附图4所示上述电路包括基本的电流镜结构,即基准晶体管PM0、第一P型晶体管PM1、第二P型晶体管PM2、第一N型晶体管NM1、以及第二N型晶体管NM2。上述器件的具体连接方式参见附图2的叙述。本具体实施方式采用了附图3所示的充电电流补偿单元P_COMP,但输出端连接至充电电流输出端,用于增大充电电流,起到补偿作用。
图5所示是本发明一具体实施方式所述的电流镜的电路图。该电路图用于补偿NP>NN,即充电大于放电电流的情况。参考附图5所示上述电路包括基本的电流镜结构,即基准晶体管PM0、第一P型晶体管PM1、第二P型晶体管PM2、第一N型晶体管NM1、以及第二N型晶体管NM2。上述器件的具体连接方式参见附图2的叙述。本具体实施方式还采用了附图2所示的放电电流补偿单元N_COMP,但输出端连接至放电电流输出端,用于增大放电电流,起到补偿作用。
图6所示是本发明一具体实施方式所述的电流镜的电路图。该电路图用于补偿NP<NN,即充电小于放电电流的情况。与附图4所示电路的区别在于基准晶体管从P型晶体管PM0变为N型晶体管NM0,也可以达到同样的技术效果。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.一种电流镜,包括基准晶体管、第一P型晶体管、第二P型晶体管、第一N型晶体管、以及第二N型晶体管:
所述基准晶体管将基准电流转化成第一P型晶体管和第一N型晶体管的栅极的基准电压;
第一P型晶体管的源极与栅极分别连接至基准晶体管的源极和栅极,以获取所述基准电压;
第二P型晶体管的源极与栅极分别连接至第一P型晶体管的源极和栅极,且第二P型晶体管与第一P型晶体管的宽长比不同,以实现对基准电流的P端镜像放大;
第一N型晶体管与第一P型晶体管串接,以导入基准电流,并转化成第一N型晶体管栅极的基准电压;
第二N型晶体管的源极与栅极分别连接至第一N型晶体管的源极和栅极,且第二N型晶体管与第一N型晶体管的宽长比不同,以实现对基准电流的N端镜像放大;
其特征在于,所述电流镜还包括放电电流补偿单元和充电电流补偿单元中的至少一个;
所述放电电流补偿单元包括:
与第一P型晶体管和第一N型晶体管对称设置的第三P型晶体管和第三N型晶体管,用于采集第二P型晶体管和第二N型晶体管内流过的电流;
串接且与第三N型晶体管对称设置的第四N型晶体管和第六N型晶体管,用于采样第三P型晶体管和第三N型晶体管的电流差;
串接且与第四N型晶体管和第六N型晶体管镜像设置的第五N型晶体管和第七N型晶体管,第五N型晶体管与第四N型晶体管、第七N型晶体管与第六N型晶体管之间的宽长比的比例设置为与第二N型晶体管与第三N型晶体管的宽长比的比例相同,以对采集到的电流差做等比例放大,以输出补偿电流用于拉高放电电流或降低充电电流;
所述充电电流补偿单元包括:
与第一P型晶体管和第一N型晶体管对称设置的第三P型晶体管和第三N型晶体管,用于采集第二P型晶体管和第二N型晶体管内流过的电流;
串接、且与第三P型晶体管对称设置的第四P型晶体管和第六P型晶体管,用于采样第三P型晶体管和第三N型晶体管的电流差;
串接、且与第四P型晶体管和第六P型晶体管镜像设置的第五P型晶体管和第七P型晶体管,第五P型晶体管与第四P型晶体管、第七P型晶体管与第六P型晶体管之间的宽长比的比例设置为与第二P型晶体管与第三P型晶体管的宽长比的比例相同,以对采集到的电流差做等比例放大,以输出补偿电流用于降低放电电流或拉高充电电流。
2.根据权利要求1所述的电流镜,其特征在于,所述第三P型晶体管的源极与第一P型晶体管的源极连接,所述第三P型晶体管的栅极与第一P型晶体管的栅极连接,用以采集第二P型晶体管流过的电流;所述第三N型晶体管的源极与第一N型晶体管的源极连接,所述第三N型晶体管的栅极与第一N型晶体管的栅极连接,用以采集第二N型晶体管流过的电流。
3.根据权利要求1或2所述的电流镜,其特征在于,所述第三P型晶体管与所述第二P型晶体管进一步各自独立的由一个或多个栅宽和栅长相同的晶体管组成。
4.根据权利要求1或2所述的电流镜,其特征在于,所述第三N型晶体管与所述第二N型晶体管进一步各自独立的由一个或多个栅宽和栅长相同的晶体管组成。
5.根据权利要求1或2所述的电流镜,其特征在于,所述第四N型晶体管和第六N型晶体管串接,且第四N型晶体管漏极与栅极均连接至第三P型晶体管和第三N型晶体管的连接处,用以采集第三P型晶体管和第三N型晶体管的电流差,且第六N型晶体管漏极与栅极接在一起。
6.根据权利要求1或2所述的电流镜,其特征在于,所述第五N型晶体管和第七N型晶体管串接,且所述第五N型晶体管的栅极和第四N型晶体管的栅极连接;所述第七N型晶体管的栅极和第六N型晶体管的栅极连接,以按比例复制所述第四N型晶体管和第六N型晶体管上流过的电流。
7.根据权利要求1或2所述的电流镜,其特征在于,所述第四P型晶体管和第六P型晶体管串接,且第四P型晶体管漏极与栅极均连接至第三P型晶体管和第三N型晶体管的连接处,用以采集第三P型晶体管和第三N型晶体管的电流差,且第六P型晶体管漏极与栅极接在一起。
8.根据权利要求1或2所述的电流镜,其特征在于,所述第五P型晶体管和第七P型晶体管串接,且所述第五P型晶体管的栅极和第四P型晶体管的栅极连接;所述第七P型晶体管的栅极和第六P型晶体管的栅极连接,以按比例复制所述第四P型晶体管和第六P型晶体管上流过的电流。
9.根据权利要求1所述的电流镜,其特征在于,所述基准晶体管可以是P型晶体管或N型晶体管,N型基准晶体管将基准电流转化成N型晶体管基准电压,第一N型晶体管的源极与栅极分别连接至N型基准晶体管的源极和栅极,以获取所述基准电压;
第一P型晶体管与第一N型晶体管串接,以导入基准电流,并转化成第一P型晶体管栅极的基准电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011535967.1A CN112256082B (zh) | 2020-12-23 | 2020-12-23 | 一种电流镜 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011535967.1A CN112256082B (zh) | 2020-12-23 | 2020-12-23 | 一种电流镜 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112256082A CN112256082A (zh) | 2021-01-22 |
CN112256082B true CN112256082B (zh) | 2021-03-09 |
Family
ID=74225223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011535967.1A Active CN112256082B (zh) | 2020-12-23 | 2020-12-23 | 一种电流镜 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112256082B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6844774B1 (en) * | 2003-09-15 | 2005-01-18 | Agilent Technologies, Inc. | Method and apparatus for providing well-matched source and sink currents |
CN1856756A (zh) * | 2003-09-26 | 2006-11-01 | 泰拉丁公司 | 采用沟道长度调制的电流镜补偿 |
CN101558557A (zh) * | 2006-04-19 | 2009-10-14 | 德克萨斯仪器股份有限公司 | 对栅极泄漏不敏感的电流镜电路 |
CN103163933A (zh) * | 2011-12-16 | 2013-06-19 | 上海华虹Nec电子有限公司 | 一种电流镜像电路 |
CN103455067A (zh) * | 2012-06-04 | 2013-12-18 | 创杰科技股份有限公司 | 稳流电路与其电子装置 |
-
2020
- 2020-12-23 CN CN202011535967.1A patent/CN112256082B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6844774B1 (en) * | 2003-09-15 | 2005-01-18 | Agilent Technologies, Inc. | Method and apparatus for providing well-matched source and sink currents |
CN1856756A (zh) * | 2003-09-26 | 2006-11-01 | 泰拉丁公司 | 采用沟道长度调制的电流镜补偿 |
CN101558557A (zh) * | 2006-04-19 | 2009-10-14 | 德克萨斯仪器股份有限公司 | 对栅极泄漏不敏感的电流镜电路 |
CN103163933A (zh) * | 2011-12-16 | 2013-06-19 | 上海华虹Nec电子有限公司 | 一种电流镜像电路 |
CN103455067A (zh) * | 2012-06-04 | 2013-12-18 | 创杰科技股份有限公司 | 稳流电路与其电子装置 |
Also Published As
Publication number | Publication date |
---|---|
CN112256082A (zh) | 2021-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW523648B (en) | Cascode circuits in dual-VT BiCMOS and DTMOS technologies | |
JP4324202B2 (ja) | A/d変換器 | |
EP3736978A1 (en) | Operational amplifier and chip | |
CN109088537B (zh) | 电荷泵 | |
CN102331809A (zh) | 一种具有栅极漏电补偿的电流镜电路 | |
US4253033A (en) | Wide bandwidth CMOS class A amplifier | |
KR101163457B1 (ko) | 저전압 레귤레이티드 캐스코드 회로 및 이를 이용한 시모스아날로그 회로 | |
CN110729995A (zh) | 一种电平转换电路及电平转换方法 | |
JP5275462B2 (ja) | サブスレッショルド集積回路におけるプロセスばらつき防止方法を実現するボディ電位変調回路及びプロセスばらつきを防止するc型インバータ | |
CN104881070A (zh) | 一种适用于mems应用的超低功耗ldo电路 | |
US11894817B2 (en) | Slew boost circuit for an operational amplifier | |
JPH04352508A (ja) | 浮遊動作点を有するcmosトランスコンダクタンス増幅器 | |
US20100321094A1 (en) | Method and circuit implementation for reducing the parameter fluctuations in integrated circuits | |
CN112256082B (zh) | 一种电流镜 | |
US6518816B2 (en) | Voltage translator, particularly of the CMOS type | |
US20100289563A1 (en) | Method and Mechanism to Reduce Current Variation in a Current Reference Branch Circuit | |
US20230327621A1 (en) | Device for copying a current | |
CN116388763A (zh) | 一种兼容电压/电流输出的dac | |
US9755588B2 (en) | Signal output circuit | |
CN111510090B (zh) | 一种高压摆率和宽输出范围的运算放大器 | |
KR100280492B1 (ko) | 적분기 입력회로 | |
US7642860B2 (en) | Current pre-amplifier and associated current comparator | |
CN108628379B (zh) | 偏压电路 | |
CN115333203B (zh) | 用于供电的装置和电池组的充电控制装置 | |
CN101483410B (zh) | 信号放大装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |