CN115333203B - 用于供电的装置和电池组的充电控制装置 - Google Patents
用于供电的装置和电池组的充电控制装置 Download PDFInfo
- Publication number
- CN115333203B CN115333203B CN202211058952.XA CN202211058952A CN115333203B CN 115333203 B CN115333203 B CN 115333203B CN 202211058952 A CN202211058952 A CN 202211058952A CN 115333203 B CN115333203 B CN 115333203B
- Authority
- CN
- China
- Prior art keywords
- tube
- nmos
- pmos
- electrically connected
- pmos tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0063—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with circuits adapted for supplying loads from the battery
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45026—One or more current sources are added to the amplifying transistors in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45051—Two or more differential amplifiers cascade coupled
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Amplifiers (AREA)
Abstract
本公开的实施例涉及一种用于供电的装置和电池组的充电控制装置。该用于供电的装置包括运算放大单元,用于对所接收的输入信号进行运算放大后输出,运算放大单元包括:第一端,第一端与电源电连接;第二端,第二端与电流源的一端电连接,第一端的电平高于第二端的电平;以及多个支路,多个支路设置于第一端与第二端之间,多个支路被配置为包括多个电流镜结构,并且多个支路具有预定阻抗比例,以便根据预定阻抗比例分配电流源所提供的电流以使得多个支路分别获得对应目标比例的偏置电流。本公开无需额外设置电流偏置电路,即可彼此实现电流偏置,因而节省了面积资源,并且明显降低了功耗。
Description
技术领域
本公开的实施例总体涉及供电领域,并且更具体地涉及一种用于供电的装置和电池组的充电控制装置。
背景技术
太阳能是一种重要的清洁能源。太阳能电池是光伏发电系统的重要组成部分。对太阳能电池进行充电控制需要多种复杂的电路单元,其中往往涉及运算放大器。
传统的包括运算放大器的用于供电的装置中还需要额外设置电流偏置电路,以使得运算放大器中的每个晶体管通过所需的电流并且维持所需的端电压。常规的电流偏置电路为栅极偏置电流镜结构。当前的栅极偏置电流镜结构属于电流横向偏置,需要专门设置基于MOS管(金属-氧化物-半导体场效应管)构建的电流镜结构,以作为电流偏置电路。在一些应用中,尤其是采用高压电源的应用中,电流横向偏置方案中专门设置的电流偏置电路会额外占用面积资源以及额外消耗功耗资源,因而导致供电的装置的面积显著增大、功耗(包括但不限于静态功耗)明显增加。
综上,传统的用于供电的装置所存在的不足之处在于:运算放大器的面积增大、功耗增加。
发明内容
针对上述问题,本公开提供了一种用于供电的装置和电池组的充电控制装置,能够节省占用面积,并且显著降低功耗。
根据本公开的一个方面,一种用于供电的装置。该用于供电的装置包括:运算放大单元,用于对所接收的输入信号进行运算放大后输出,运算放大单元包括:第一端,第一端与电源电连接;第二端,第二端与电流源的一端电连接,第一端的电平高于第二端的电平;以及多个支路,多个支路设置于第一端与第二端之间,多个支路被配置为包括多个电流镜结构,并且多个支路具有预定阻抗比例,以便根据预定阻抗比例分配电流源所提供的电流以使得多个支路分别获得对应目标比例的偏置电流;以及电流源,用于为运算放大单元提供电流,电流源的另一端接地。
在一些实施例中,多个支路中的每一个支路包括一PMOS管和一NMOS管,多个支路中的任意两个支路形成两个电流镜结构,每一个电流镜结构是基于两个支路各自包括的PMOS管或两个支路各自包括的NMOS管而形成的。
在一些实施例中,多个支路包括:第一支路,第一支路包括:第一PMOS管,以及第一NMOS管,第一NMOS管的漏极与第一PMOS管的漏极电连接;以及第二支路,第二支路包括:第二PMOS管,以及第二NMOS管,第二NMOS管的漏极与第二PMOS管的漏极电连接;其中第一PMOS管与第二PMOS管形成电流镜结构,和/或第一NMOS管与第二NMOS管形成电流镜结构。
在一些实施例中,多个支路还包括第三支路;第三支路包括用于接收输入信号的差分对,输入信号为差分输入信号。
在一些实施例中,第三支路还包括:第三NMOS管,第三NMOS管的源极与第二端电连接,第三NMOS管的栅极分别与第一NMOS管的栅极、第一NMOS管的漏极以及第二NMOS管的栅极电连接;差分对包括:第四NMOS管,第四NMOS管的栅极用于接收差分输入信号中的正信号,第四NMOS管的漏极与第一PMOS管的漏极电连接;以及第五NMOS管,第五NMOS管的栅极用于接收差分输入信号中的负信号,第五NMOS管的漏极与第二PMOS管的漏极电连接,第五NMOS管的源极分别与第四NMOS管的源极以及第三NMOS管的漏极电连接;第一PMOS管的栅极分别与第一PMOS管的漏极以及第二PMOS管的栅极电连接,第一PMOS管的源极以及第二PMOS管的源极与第一端电连接。
在一些实施例中,第三支路还包括:第六NMOS管,第六NMOS管的栅极分别与第六NMOS管的漏极以及第二NMOS管的栅极电连接;第七NMOS管,第七NMOS管的栅极分别与第七NMOS管的漏极以及第一NMOS管的栅极电连接,第七NMOS管的源极分别与第六NMOS管的源极、第一NMOS管的源极、第二NMOS管的源极以及第二端电连接;以及第三PMOS管,第三PMOS管的栅极分别与第一PMOS管的栅极、第二PMOS管的栅极以及第二PMOS管的漏极电连接,第三PMOS管的源极分别与第一PMOS管的源极、第二PMOS管的源极以及第一端电连接;差分对包括:第四PMOS管,第四PMOS管的栅极用于接收差分输入信号中的正信号,第四PMOS管的源极与第三PMOS管的漏极电连接,第四PMOS管的漏极与第七NMOS管的漏极电连接;以及第五PMOS管,第五PMOS管的栅极用于接收差分输入信号中的负信号,第五PMOS管的源极与第三PMOS管的漏极电连接,第五PMOS管的漏极与第六NMOS管的漏极电连接。
在一些实施例中,第一PMOS管的宽长比与第二PMOS管的宽长比相等,第一NMOS管的宽长比与第二NMOS管的宽长比相等,第三NMOS管的宽长比为第一NMOS管的宽长比的两倍,以使得第一支路、第二支路以及第三支路具有预定阻抗比例。
在一些实施例中,第一PMOS管的宽长比与第二PMOS管的宽长比相等,第三PMOS管的宽长比为第一PMOS管的宽长比的两倍,第一NMOS管的宽长比、第二NMOS管的宽长比、第六NMOS管的宽长比以及第七NMOS管的宽长比相等,以使得第一支路、第二支路以及第三支路具有预定阻抗比例。
在一些实施例中,电源的电平为40伏至100伏之间的任一电平。
根据本公开的第二方面,还提供一种电池组的充电控制装置。该电池组的充电控制装置用于控制电池组充电,该电池组的充电控制装置包括根据本公开的第一方面的用于供电的装置。
应当理解,本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征,也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
结合附图并参考以下详细说明,本公开各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中,相同或相似的附图标注表示相同或相似的元素。
图1示出了现有技术的栅极偏置电流镜结构的结构示意图。
图2示出了现有技术的用于供电的装置的结构示意图。
图3示出了本公开的实施例的用于供电的装置的方框示意图。
图4示出了本公开的实施例的用于供电的装置的结构示意图。
图5示出了本公开的实施例的用于供电的装置的结构示意图。
图6示出了本公开的实施例的电池组的充电控制装置的方框示意图。
具体实施方式
以下结合附图对本公开的示范性实施例做出说明,其中包括本公开实施例的各种细节以助于理解,应当将它们认为仅仅是示范性的。因此,本领域普通技术人员应当认识到,可以对这里描述的实施例做出各种改变和修改,而不会背离本公开的范围和精神。同样,为了清楚和简明,以下的描述中省略了对公知功能和结构的描述。
在本文中使用的术语“包括”及其变形表示开放性包括,即“包括但不限于”。除非特别申明,术语“或”表示“和/或”。术语“基于”表示“至少部分地基于”。术语“一个示例实施例”和“一个实施例”表示“至少一个示例实施例”。术语“另一实施例”表示“至少一个另外的实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
如前文所描述,传统的包括运算放大器的用于供电的装置中需要额外设置电流偏置电路,常规的电流偏置电路为基于MOS管构建的栅极偏置电流镜结构。图1示出了现有技术的栅极偏置电流镜结构100的结构示意图。其中,左侧支路包括电流源102和MOS管MNM0,MOS管MNM0为NMOS管(即,N型MOS管);右侧支路包括MOS管MNM1,MOS管MNM1为NMOS管;电流源102与电源VDD电连接。MOS管MNM0的栅极与MOS管MNM1的栅极电连接,并且共同与MOS管MNM0的漏极电连接,MOS管MNM0的源极以及MOS管MNM1的源极接地(即与接地端GND电连接)。电流源102提供输入电流Iin,输入电流Iin流经MOS管MNM0。根据该栅极偏置电流镜结构,右侧支路上产生输出电流Iout,输出电流Iout流经MOS管MNM1。其中,输入电流Iin与输出电流Iout满足以下公式(1)所示的比例关系:
其中,(W/L)NM0表征MOS管MNM0的宽长比,(W/L)NM1表征MOS管MNM1的宽长比。也即,输入电流Iin与输出电流Iout的比例由MOS管MNM0与MOS管MNM1的宽长比的比例决定。
图2示出了现有技术的用于供电的装置200的结构的示意图。装置200包括电流偏置电路202和运算放大单元204。电流偏置电路202为运算放大单元204提供偏置电流,运算放大单元204实现运算放大功能。电流偏置电路202由MOS管APM0、MOS管APM1、MOS管ANM5以及电流源206构成,电流源206提供电流Iref。MOS管APM0和MOS管APM1均为PMOS管(即,P型MOS管)。运算放大单元204包括MOS管ANM0、MOS管ANM1、MOS管ANM2、MOS管ANM3、MOS管ANM4、MOS管APM2、MOS管APM3。其中,MOS管ANM0、MOS管ANM1构成一差分对,用于接收差分输入信号。其中,MOS管ANM0接收差分输入信号中的正信号INP,MOS管ANM1接收差分输入信号中的负信号INN。运算放大单元204通过输出端Vout输出放大后的信号。
应当理解,MOS管APM0和MOS管APM1形成一电流镜结构。受限于这种电流横向偏置方案,需要额外设置例如包括MOS管APM0、MOS管APM1、MOS管ANM5的电流偏置电路,以便为运算放大单元204提供偏置电流。在采用高压电源的应用中,电流偏置电路会额外占用面积资源以及额外消耗功耗资源,因而导致供电的装置200的面积显著增大、功耗明显增加。
为了至少部分地解决上述问题以及其他潜在问题中的一个或者多个,本公开的示例实施例提出了一种用于供电的装置和电池组的充电控制装置方案。在本公开方案中,该用于供电的装置中的电流源与运算放大单元为串联结构,运算放大单元自身所包括的多个支路形成多个电流镜结构,并且多个支路具有预定阻抗比例。藉由运算放大单元的多个支路之间形成的电流镜结构,使得多个支路之间基于电流镜原理彼此根据预定阻抗比例镜像电流,彼此影响、彼此制约,形成“闭环”形式的电流偏置,因此,无需在运算放大单元之外额外设置电流偏置电路,仅利用运算放大单元自身用于实现运算放大功能的相关结构(例如支路中的相关电路结构),即可彼此实现电流偏置,省略了额外设置的电流偏置电路,因而节省了所占用面积,并且明显降低了功耗。
图3示出了本公开的实施例的用于供电的装置300的方框示意图。用于供电的装置300包括运算放大单元304以及电流源302。运算放大器单元304包括第一端P1、第二端P2以及多个支路306。第一端P1与电源VDD电连接。第二端P2与电流源302的一端电连接,第一端P1的电平高于第二端P2的电平。多个支路306设置于第一端P1与第二端P2之间。多个支路306被配置为包括多个电流镜结构,并且多个支路306具有预定阻抗比例,以便根据预定阻抗比例分配电流源302所提供的电流以使得多个支路306分别获得对应目标比例的偏置电流。电流源302用于为运算放大单元304提供电流,电流源302的另一端接地(即与接地端GND电连接)。
在一些实施例中,多个支路306中的任意两个支路可以形成电流镜结构。
在一些实施例中,多个支路306中的每一个支路306包括一PMOS管和一NMOS管,多个支路306中的任意两个支路形成两个电流镜结构,每一个电流镜结构是基于两个支路各自包括的PMOS管或两个支路各自包括的NMOS管而形成的。
在一些实施例中,电源VDD的电平为40伏至100伏之间的任一电平。
在上述方案中,藉由运算放大单元所自身包括的多个支路之间形成的电流镜结构,使得多个支路之间基于电流镜原理彼此根据预定阻抗比例镜像电流,彼此影响、彼此制约,形成“闭环”形式的电流偏置,也即,无需额外设置电流偏置电路,利用运算放大单元用于实现运算放大功能的相关结构,彼此实现电流偏置,省略了额外设置的电流偏置电路,因而节省了面积资源,并且明显降低了功耗。再者,基于各个支路中的相关电路结构的预定阻抗比例的合理设置,可以保证多个支路之间的闭环形成电流的合理分配,避免电流失配,从而使得各个支路按照预定阻抗比例分配电流源提供的电流以分别获取对应目标比例的偏置电流。另外,藉由运算放大单元与电流源串联的结构,使得运算放大单元的第二端的电平更加灵活,不必固定在某一特定电平上,从而使得该用于供电的装置接入的电源可以具有更宽的电压范围,即,该用于供电的装置可以应用于更宽的电压范围。
图4示出了本公开的实施例的用于供电的装置400的结构示意图。用于供电的装置400包括运算放大单元404以及电流源402。运算放大器单元404包括第一端P1、第二端P2、第一支路406、第二支路408以及第三支路412。应当理解,运算放大器单元404也可以包括更多的支路。第一端P1与电源VDD电连接。第二端P2与电流源402的一端电连接,第一端P1的电平高于第二端P2的电平。第一支路406、第二支路408以及第三支路412设置于第一端P1与第二端P2之间。第一支路406、第二支路408以及第三支路412被配置为包括多个电流镜结构,并且第一支路406、第二支路408以及第三支路412具有预定阻抗比例,以便根据预定阻抗比例分配电流源402所提供的电流以使得第一支路406、第二支路408以及第三支路412分别获得对应目标比例的偏置电流。电流源402用于为运算放大单元404提供电流,电流源402的另一端接地(即与接地端GND电连接)。运算放大单元404用于实现运算放大功能,用于供电的装置400通过输出端Vout输出放大后的信号。
例如,第一支路406包括第一PMOS管PM1以及第一NMOS管NM1,第一NMOS管NM1的漏极与第一PMOS管PM1的漏极电连接。第二支路408包括第二PMOS管PM2以及第二NMOS管NM2,第二NMOS管NM2的漏极与第二PMOS管PM2的漏极电连接。第三支路412包括第一PMOS管PM1、第二PMOS管PM2、第三NMOS管以及差分对410。第三NMOS管NM3的源极与第二端P2电连接,第三NMOS管NM3的栅极分别与第一NMOS管NM1的栅极、第一NMOS管NM1的漏极以及第二NMOS管NM2的栅极电连接。差分对410包括第四NMOS管NM4以及第五NMOS管NM5。第四NMOS管NM4的栅极用于接收差分输入信号中的正信号INP,第四NMOS管NM4的漏极与第一PMOS管PM1的漏极电连接。第五NMOS管NM5的栅极用于接收差分输入信号中的负信号INN,第五NMOS管NM5的漏极与第二PMOS管PM2的漏极电连接,第五NMOS管NM5的源极分别与第四NMOS管NM4的源极以及第三NMOS管NM3的漏极电连接。第一PMOS管PM1的栅极分别与第一PMOS管PM1的漏极以及第二PMOS管PM2的栅极电连接,第一PMOS管PM1的源极以及第二PMOS管PM2的源极与第一端P1电连接。
其中,第一支路406与第二支路408藉由第一PMOS管PM1以及第二PMOS管PM2形成一个电流镜结构,并且,第一支路406与第二支路408还藉由第一NMOS管NM1以及第二NMOS管NM2形成一个电流镜结构,即,第一支路406与第二支路408形成两个电流镜结构。第一支路406与第三支路412藉由第一PMOS管PM1以及第二PMOS管PM2形成一个电流镜结构,并且,第一支路406与第三支路412还藉由第一NMOS管NM1以及第三NMOS管NM3形成一个电流镜结构,即,第一支路406与第三支路412形成两个电流镜结构。第二支路408与第三支路412藉由第二PMOS管PM2以及第一PMOS管PM1形成一个电流镜结构,并且,第二支路408与第三支路412还藉由第二NMOS管NM2以及第三NMOS管NM3形成一个电流镜结构,即,第二支路408与第三支路412形成两个电流镜结构。应当理解,多个支路中的每一个支路可以包括一PMOS管和一NMOS管,并且多个支路中的任意两个支路形成两个电流镜结构,每一个电流镜结构是基于两个支路各自包括的PMOS管或两个支路各自包括的NMOS管而形成的。
假设INP=INN的情况下,流经第一PMOS管PM1的电流为I1,流经第二PMOS管PM2的电流为I2,流经第三NMOS管NM3的电流为I3,流经第一NMOS管NM1的电流为I4,流经第二NMOS管NM2的电流为I5。如前所述,第一支路406与第二支路408藉由第一PMOS管PM1以及第二PMOS管PM2形成一个电流镜结构,因此,I1与I2的比例由第一PMOS管PM1与第二PMOS管PM2的宽长比的比例决定。第一支路406与第二支路408还藉由第一NMOS管NM1以及第二NMOS管NM2形成一个电流镜结构,因此,I4与I5的比例由第一NMOS管NM1与第二NMOS管NM2的宽长比的比例决定。第二支路408与第三支路412藉由第二NMOS管NM2以及第三NMOS管NM3形成一个电流镜结构,因此,I5与I3的比例由第二NMOS管NM2与第三NMOS管NM3的宽长比的比例决定。第一支路406与第三支路412藉由第一NMOS管NM1以及第三NMOS管NM3形成一个电流镜结构,因此,I4与I3的比例由第一NMOS管NM1与第三NMOS管NM3的宽长比的比例决定。
除了上述比例关系,还应当考虑到各个支路所对应的电流之间的和/差关系。例如,I1+I2=I3+I4+I5,以及I=I3+I4+I5,其中,I表征电流源402提供的电流,以及I1为I4与流经第四MOS管NM4的电流之和,I2为I5与流经第五MOS管NM5的电流之和,I3为流经第四MOS管NM4的电流与流经第五MOS管NM5的电流之和。
因此,为了实现用于供电的装置400所包括的运算放大单元利用自身结构形成合适的偏置电流,需要综合考虑I1、I2、I3、I4以及I5之间的上述比例关系以及和/差关系。也即,需要综合考虑基于上述电流镜结构决定的比例关系,以及各个支路之间的串联、并联结构决定的和/差关系。尤其是,多个支路中的任意两个支路构成两个电流镜结构,也就是说,任意支路之间的电流比例关系同时受到两个电流镜结构的约束,因此,既要保证这两个支路构成的两个电流镜结构之间的电流相匹配,还要保证与这两个支路相关的电流镜结构,以及其他相关的电流镜结构之间的电流相匹配。因此,在本公开中,通过合理设置多个支路中的用于形成电流镜的PMOS管之间的宽长比的比例,以及多个支路中的用于形成电流镜的NMOS管之间的宽长比的比例,以使得多个支路之间具有预定阻抗比例,从而保证多个支路分别获得对应目标比例的偏置电流,避免电流失配。
在一些实施例中,第一PMOS管PM1的宽长比与第二PMOS管PM2的宽长比相等,则I1与I2为1:1的比例关系。第一NMOS管NM1的宽长比与第二NMOS管NM2的宽长比相等,则I4与I5为1:1的比例关系。第三NMOS管NM3的宽长比为第一NMOS管NM1的宽长比的两倍,则I3与I4为2:1的比例关系。在上述方案中,基于上述长宽比的比例的设置,假设电流源402提供的电流为I,在INP=INN的情况下,多个支路分别获得对应目标比例的偏置电流。其中,I1=I/2,I2=I/2,I3=I/2(流经第四MOS管NM4的电流为I/4,流经第五MOS管NM5的电流为I/4),I4=I/4,I5=I/4。也即,各个支路的相关电路结构之间自动满足电流比例关系以及电流和/差关系,不会产生电流失配。而且,该用于供电的装置400中实现电流偏置仅藉由运算放大单元404用于实现运算放大功能所具备的MOS管资源实现,无需额外设置电流偏置电路,不但降低了设计复杂度,还显著节省了所占用面积资源,并且可以明显降低功耗。进一步地,因为运算放大单元404与电流源402为串联结构,所以,运算放大单元404的第二端P2的电平更加灵活,不必固定在某一特定电平上,从而使得该用于供电的装置接入的电源可以具有更宽的电压范围,即,该用于供电的装置可以应用于更宽的电压范围。例如,电源的电平可以为40伏至100伏之间的任一电平。
图5示出了本公开的实施例的用于供电的装置500的结构示意图。用于供电的装置500包括运算放大单元504以及电流源502。运算放大器单元504包括第一端P1、第二端P2、第一支路506、第二支路508以及第三支路512。应当理解,运算放大器单元504也可以包括更多的支路。第一端P1与电源VDD电连接。第二端P2与电流源502的一端电连接,第一端P1的电平高于第二端P2的电平。第一支路506、第二支路508以及第三支路512设置于第一端P1与第二端P2之间。第一支路506、第二支路508以及第三支路512被配置为包括多个电流镜结构,并且第一支路506、第二支路508以及第三支路512具有预定阻抗比例,以便根据预定阻抗比例分配电流源502所提供的电流以使得第一支路506、第二支路508以及第三支路512分别获得对应目标比例的偏置电流。电流源502用于为运算放大单元504提供电流,电流源502的另一端接地(即与接地端GND电连接)。运算放大单元504用于实现运算放大功能,用于供电的装置500通过输出端Vout输出放大后的信号。
例如,第一支路506包括第一PMOS管PM1以及第一NMOS管NM1,第一NMOS管NM1的漏极与第一PMOS管PM1的漏极电连接。第二支路508包括第二PMOS管PM2以及第二NMOS管NM2,第二NMOS管NM2的漏极与第二PMOS管PM2的漏极电连接。第三支路包括第三PMOS管PM3、第六NMOS管NM6、第七NMOS管NM7以及差分对510。第六NMOS管NM6的栅极分别与第六NMOS管NM6的漏极以及第二NMOS管NM2的栅极电连接;第七NMOS管NM7的栅极分别与第七NMOS管NM7的漏极以及第一NMOS管NM1的栅极电连接,第七NMOS管NM7的源极分别与第六NMOS管NM6的源极、第一NMOS管NM1的源极、第二NMOS管NM2的源极以及第二端P2电连接。第三PMOS管PM3的栅极分别与第一PMOS管PM1的栅极、第二PMOS管PM2的栅极以及第二PMOS管PM2的漏极电连接,第三PMOS管PM3的源极分别与第一PMOS管PM1的源极、第二PMOS管PM2的源极以及第一端P1电连接。差分对510包括第四PMOS管PM4以及第五PMOS管PM5。第四PMOS管PM4的栅极用于接收差分输入信号中的正信号INP,第四PMOS管PM4的源极与第三PMOS管PM3的漏极电连接,第四PMOS管PM4的漏极与第七NMOS管NM7的漏极电连接。第五PMOS管PM5的栅极用于接收差分输入信号中的负信号INN,第五PMOS管PM5的源极与第三PMOS管PM3的漏极电连接,第五PMOS管PM5的漏极与第六NMOS管NM6的漏极电连接。
其中,第一支路506与第二支路508藉由第一PMOS管PM1以及第二PMOS管PM2形成一个电流镜结构,并且,第一支路506与第二支路508还藉由第一NMOS管NM1以及第二NMOS管NM2形成一个电流镜结构,即,第一支路506与第二支路508形成两个电流镜结构。第一支路506与第三支路512藉由第一PMOS管PM1以及第三PMOS管PM3形成一个电流镜结构,并且,第一支路506与第三支路512还藉由第一NMOS管NM1以及第七NMOS管NM7形成一个电流镜结构,即,第一支路506与第三支路512形成两个电流镜结构。第二支路508与第三支路512藉由第二PMOS管PM2以及第三PMOS管PM3形成一个电流镜结构,并且,第二支路508与第三支路512还藉由第二NMOS管NM2以及第六NMOS管NM6形成一个电流镜结构,即,第二支路508与第三支路512形成两个电流镜结构。应当理解,每一个支路包括一PMOS管和一NMOS管,多个支路中的任意两个支路形成两个电流镜结构,每一个电流镜结构是基于两个支路各自包括的PMOS管或两个支路各自包括的NMOS管而形成的。
假设INP=INN的情况下,流经第一PMOS管PM1的电流为I1,流经第二PMOS管PM2的电流为I2,流经第三PMOS管PM3的电流为I3,流经第一NMOS管NM1的电流为I7,流经第二NMOS管NM2的电流为I4,流经第六NMOS管NM6的电流为I5,流经第七NMOS管NM7的电流为I6。如前所述,第一支路506与第二支路508藉由第一PMOS管PM1以及第二PMOS管PM2形成一个电流镜结构,因此,I1与I2的比例由第一PMOS管PM1与第二PMOS管PM2的宽长比的比例决定。第一支路506与第二支路508还藉由第一NMOS管NM1以及第二NMOS管NM2形成一个电流镜结构,因此,I7与I4的比例由第一NMOS管NM1与第二NMOS管NM2的宽长比的比例决定。第二支路508与第三支路512藉由第二PMOS管PM2以及第三PMOS管PM3形成一个电流镜结构,因此,I2与I3的比例由第二PMOS管PM2与第三PMOS管PM3的宽长比的比例决定。第二支路508与第三支路512藉由第二NMOS管NM2以及第六NMOS管NM6形成一个电流镜结构,因此,I4与I5的比例由第二NMOS管NM2与第六NMOS管NM6的宽长比的比例决定。第一支路506与第三支路512藉由第一PMOS管PM1以及第三PMOS管PM3形成一个电流镜结构,因此,I1与I3的比例由第一PMOS管PM1与第三PMOS管PM3的宽长比的比例决定。第一支路506与第三支路512藉由第一NMOS管NM1以及第七NMOS管NM7形成一个电流镜结构,因此,I7与I6的比例由第一NMOS管NM1与第七NMOS管NM7的宽长比的比例决定。
除了上述比例关系,还应当考虑到各个支路所对应的电流之间的和/差关系。例如,I1+I2+I3=I4+I5+I6+I7,以及I=I4+I5+I6+I7,其中,I表征电流源502提供的电流。
因此,为了实现用于供电的装置500藉由运算放大单元504用于实现运算放大功能所具备的MOS管资源形成合适的偏置电流,需要综合考虑I1、I2、I3、I4、I5、I6以及I7之间的上述比例关系以及和/差关系。也即,需要综合考虑基于上述电流镜结构决定的比例关系,以及各个支路之间的串联、并联结构决定的和/差关系。尤其是,多个支路中的任意两个支路构成两个电流镜结构,也就是说,任意支路之间的电流比例关系同时受到两个电流镜结构的约束,因此,既要保证这两个支路构成的两个电流镜结构之间的电流相匹配,还要保证与这两个支路相关的电流镜结构,以及其他相关的电流镜结构之间的电流相匹配。因此,在本公开中,通过合理设置多个支路中的用于形成电流镜的PMOS管之间的宽长比的比例,以及多个支路中的用于形成电流镜的NMOS管之间的宽长比的比例,以使得多个支路之间具有预定阻抗比例,从而保证多个支路分别获得对应目标比例的偏置电流,避免电流失配。
在一些实施例中,第一PMOS管PM1的宽长比与第二PMOS管PM2的宽长比相等,则I1与I2为1:1的比例关系。第三PMOS管PM3的宽长比为第一PMOS管PM1的宽长比的两倍,则I3与I1为2:1的比例关系。第一NMOS管NM1的宽长比、第二NMOS管NM2的宽长比、第六NMOS管NM6的宽长比以及第七NMOS管NM7的宽长比相等,则I7、I4、I5以及I6相等。
在上述方案中,基于上述长宽比的比例的设置,假设电流源502提供的电流为I,在INP=INN的情况下,多个支路分别获得对应目标比例的偏置电流。其中,I1=I/4,I2=I/4,I3=I/2,I4=I/4,I5=I/4,I6=I/4,I7=I/4。也即,各个支路的相关电路结构之间自动满足电流比例关系以及电流和/差关系,不会产生电流失配。而且,该用于供电的装置500中实现电流偏置仅藉由运算放大单元504用于实现运算放大功能所具备的MOS管资源实现,无需额外设置电流偏置电路,不但降低了设计复杂度,还显著节省了面积资源,并且可以明显降低功耗。进一步地,因为运算放大单元504与电流源502为串联结构,所以,运算放大单元504的第二端P2的电平更加灵活,不必固定在某一特定电平上,从而使得该用于供电的装置500接入的电源可以具有更宽的电压范围,即,该用于供电的装置可以应用于更宽的电压范围。例如,电源的电平可以为40伏至100伏之间的任一电平。
图6示出了本公开的实施例的电池组的充电控制装置600的方框示意图。电池组的充电控制装置600用于控制电池组充电。电池组的充电控制装置600包括根据本公开的实施例的用于供电的装置,例如装置300、400、500中的任意一个。
以上已经描述了本公开的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
以上仅为本公开的可选实施例,并不用于限制本公开,对于本领域的技术人员来说,本公开可以有各种更改和变化。凡在本公开的精神和原则之内,所作的任何修改、等效替换、改进等,均应包含在本公开的保护范围之内。
Claims (9)
1.一种用于供电的装置,其特征在于,包括:
运算放大单元,用于对所接收的输入信号进行运算放大后输出,所述运算放大单元包括:
第一端,所述第一端与电源电连接;
第二端,所述第二端与电流源的一端电连接,所述第一端的电平高于所述第二端的电平;以及
多个支路,多个支路设置于所述第一端与所述第二端之间,多个支路被配置为包括多个电流镜结构,并且多个支路具有预定阻抗比例,以便根据所述预定阻抗比例分配所述电流源所提供的电流以使得多个支路分别获得对应目标比例的偏置电流;以及
电流源,用于为所述运算放大单元提供电流,所述电流源的另一端接地;
多个支路中的每一个支路包括一PMOS管和一NMOS管,多个支路中的任意两个支路形成两个电流镜结构,每一个电流镜结构是基于两个支路各自包括的PMOS管或两个支路各自包括的NMOS管而形成的。
2.根据权利要求1所述的装置,其特征在于,多个支路包括:
第一支路,所述第一支路包括:
第一PMOS管,以及
第一NMOS管,所述第一NMOS管的漏极与所述第一PMOS管的漏极电连接;以及
第二支路,所述第二支路包括:
第二PMOS管,以及
第二NMOS管,所述第二NMOS管的漏极与所述第二PMOS管的漏极电连接;
其中所述第一PMOS管与所述第二PMOS管形成电流镜结构,和/或所述第一NMOS管与所述第二NMOS管形成电流镜结构。
3.根据权利要求2所述的装置,其特征在于,多个支路还包括第三支路;
所述第三支路包括用于接收所述输入信号的差分对,所述输入信号为差分输入信号。
4.根据权利要求3所述的装置,其特征在于,所述第三支路还包括:
第三NMOS管,所述第三NMOS管的源极与所述第二端电连接,所述第三NMOS管的栅极分别与所述第一NMOS管的栅极、所述第一NMOS管的漏极以及所述第二NMOS管的栅极电连接;
所述差分对包括:
第四NMOS管,所述第四NMOS管的栅极用于接收所述差分输入信号中的正信号,所述第四NMOS管的漏极与所述第一PMOS管的漏极电连接;以及
第五NMOS管,所述第五NMOS管的栅极用于接收所述差分输入信号中的负信号,所述第五NMOS管的漏极与所述第二PMOS管的漏极电连接,所述第五NMOS管的源极分别与所述第四NMOS管的源极以及所述第三NMOS管的漏极电连接;
所述第一PMOS管的栅极分别与所述第一PMOS管的漏极以及第二PMOS管的栅极电连接,所述第一PMOS管的源极以及所述第二PMOS管的源极与所述第一端电连接。
5.根据权利要求3所述的装置,其特征在于,所述第三支路还包括:
第六NMOS管,所述第六NMOS管的栅极分别与所述第六NMOS管的漏极以及所述第二NMOS管的栅极电连接;
第七NMOS管,所述第七NMOS管的栅极分别与所述第七NMOS管的漏极以及所述第一NMOS管的栅极电连接,所述第七NMOS管的源极分别与所述第六NMOS管的源极、所述第一NMOS管的源极、所述第二NMOS管的源极以及所述第二端电连接;以及
第三PMOS管,所述第三PMOS管的栅极分别与所述第一PMOS管的栅极、所述第二PMOS管的栅极以及所述第二PMOS管的漏极电连接,所述第三PMOS管的源极分别与所述第一PMOS管的源极、所述第二PMOS管的源极以及所述第一端电连接;
所述差分对包括:
第四PMOS管,所述第四PMOS管的栅极用于接收所述差分输入信号中的正信号,所述第四PMOS管的源极与所述第三PMOS管的漏极电连接,所述第四PMOS管的漏极与所述第七NMOS管的漏极电连接;以及
第五PMOS管,所述第五PMOS管的栅极用于接收所述差分输入信号中的负信号,所述第五PMOS管的源极与所述第三PMOS管的漏极电连接,所述第五PMOS管的漏极与所述第六NMOS管的漏极电连接。
6.根据权利要求4所述的装置,其特征在于,所述第一PMOS管的宽长比与所述第二PMOS管的宽长比相等,所述第一NMOS管的宽长比与所述第二NMOS管的宽长比相等,所述第三NMOS管的宽长比为所述第一NMOS管的宽长比的两倍,以使得所述第一支路、所述第二支路以及所述第三支路具有预定阻抗比例。
7.根据权利要求5所述的装置,其特征在于,所述第一PMOS管的宽长比与所述第二PMOS管的宽长比相等,所述第三PMOS管的宽长比为所述第一PMOS管的宽长比的两倍,所述第一NMOS管的宽长比、所述第二NMOS管的宽长比、所述第六NMOS管的宽长比以及所述第七NMOS管的宽长比相等,以使得所述第一支路、所述第二支路以及所述第三支路具有预定阻抗比例。
8.根据权利要求1所述的装置,其特征在于,所述电源的电平为40伏至100伏之间的任一电平。
9.一种电池组的充电控制装置,用于控制电池组充电,其特征在于,包括根据权利要求1至8中任意一项所述的装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211058952.XA CN115333203B (zh) | 2022-08-30 | 2022-08-30 | 用于供电的装置和电池组的充电控制装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211058952.XA CN115333203B (zh) | 2022-08-30 | 2022-08-30 | 用于供电的装置和电池组的充电控制装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115333203A CN115333203A (zh) | 2022-11-11 |
CN115333203B true CN115333203B (zh) | 2023-04-21 |
Family
ID=83928746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211058952.XA Active CN115333203B (zh) | 2022-08-30 | 2022-08-30 | 用于供电的装置和电池组的充电控制装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115333203B (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101630175A (zh) * | 2008-12-31 | 2010-01-20 | 曹先国 | 匹配电流镜 |
CN104426523A (zh) * | 2013-08-27 | 2015-03-18 | 飞思卡尔半导体公司 | 具有减小的抖动的波形转换电路 |
US10707815B2 (en) * | 2016-12-30 | 2020-07-07 | Richwave Technology Corp. | Amplifier device |
CN110456134B (zh) * | 2019-08-27 | 2021-06-15 | 华中师范大学 | 电流监控电路及激光器应用电路 |
CN114584082B (zh) * | 2020-12-02 | 2023-06-30 | 圣邦微电子(北京)股份有限公司 | 运算放大器的带宽调整电路及带宽调整方法 |
CN113741610B (zh) * | 2021-09-29 | 2022-08-30 | 深圳市中科蓝讯科技股份有限公司 | 一种基准电压电路及芯片 |
-
2022
- 2022-08-30 CN CN202211058952.XA patent/CN115333203B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN115333203A (zh) | 2022-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6384684B1 (en) | Amplifier | |
US7521971B2 (en) | Buffer circuit | |
CN100530950C (zh) | 具有栅地阴地放大器控制的差动放大器 | |
TWI460990B (zh) | 電流鏡裝置和方法 | |
US7262662B2 (en) | Operational amplifier | |
US5565813A (en) | Apparatus for a low voltage differential amplifier incorporating switched capacitors | |
TW200809859A (en) | SRAM leakage reduction circuit | |
US6727753B2 (en) | Operational transconductance amplifier for an output buffer | |
CN104935280A (zh) | 运算放大器及其驱动电路 | |
US20080048728A1 (en) | Stable sense amplifier | |
KR20070087987A (ko) | 저전압 레귤레이티드 캐스코드 회로 및 이를 이용한 시모스아날로그 회로 | |
US7522010B2 (en) | Ultra-low power crystal oscillator | |
CN108696260A (zh) | 跨导放大器 | |
US9112453B2 (en) | Operational amplifier circuit | |
CN115333203B (zh) | 用于供电的装置和电池组的充电控制装置 | |
US20040246052A1 (en) | Load and line regulation using operational transconductance amplifier and operational amplifier in tandem | |
US7567124B2 (en) | Symmetrical differential amplifier | |
US7830207B2 (en) | Amplifier circuit | |
KR100695510B1 (ko) | 차동증폭기 | |
EP2156560B1 (en) | Charge pump cmos circuit | |
CN220795711U (zh) | 一种对电源电压低依赖性的偏置电流产生电路 | |
CN116760371B (zh) | 用于轨到轨输入运算放大器的偏置电路 | |
US11742803B2 (en) | Amplifier circuit | |
CN113131885B (zh) | 一种输出级电路和ab类放大器 | |
JPH0823247A (ja) | 電流検出回路及び増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: Room 1101, 11th Floor, No. 51, Xueyuan Road, Haidian District, Beijing 100083 Applicant after: Xinzhou Technology (Beijing) Co.,Ltd. Address before: 100095 No.15, 2nd floor, building 1, yard 33, Dijin Road, Haidian District, Beijing Applicant before: SILICON CONTENT TECHNOLOGY (BEIJING) Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |