CN114584082B - 运算放大器的带宽调整电路及带宽调整方法 - Google Patents

运算放大器的带宽调整电路及带宽调整方法 Download PDF

Info

Publication number
CN114584082B
CN114584082B CN202011403237.6A CN202011403237A CN114584082B CN 114584082 B CN114584082 B CN 114584082B CN 202011403237 A CN202011403237 A CN 202011403237A CN 114584082 B CN114584082 B CN 114584082B
Authority
CN
China
Prior art keywords
transistor
current
operational amplifier
bias current
output voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011403237.6A
Other languages
English (en)
Other versions
CN114584082A (zh
Inventor
许晶
于翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN202011403237.6A priority Critical patent/CN114584082B/zh
Priority to US18/255,443 priority patent/US20240014783A1/en
Priority to PCT/CN2021/125338 priority patent/WO2022116729A1/zh
Publication of CN114584082A publication Critical patent/CN114584082A/zh
Application granted granted Critical
Publication of CN114584082B publication Critical patent/CN114584082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0272—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
    • H03F1/486—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers with IC amplifier blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H03F3/165—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices with junction-FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45244—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more explicit bias circuits, e.g. to bias the tail current sources, to bias the load transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种运算放大器的带宽调整电路及带宽调整方法，该电路包括：偏置电流产生单元，与运算放大器的偏置电流输入端连接，用于向运算放大器提供偏置电流；电流调整单元，分别与偏置电流产生单元和运算放大器的输出端连接，用于根据运算放大器的输出电压调整偏置电流，实现对运算放大器的带宽调整。该带宽调整电路及带宽调整方法可以基于输出电压对运算放大器的带宽进行动态调整，既可以使得在运算放大器的输出电压较低时提高稳定性，也能够在输出电压较高时保证运算放大器的优良性能。

Description

运算放大器的带宽调整电路及带宽调整方法
技术领域
本发明涉及运算放大器技术领域，具体涉及一种运算放大器的带宽调整电路及带宽调整方法。
背景技术
运算放大器(本文中简称运放)是一种常见的集成电路，被广泛用于模拟信号的运算、放大、整流滤波等方面，是信号处理不可或缺的组成部件。在很多应用场合，要求运算放大器具有较宽的带宽和较好的稳定性。
现有的运放在输出电压较低时会出现稳定性变差的问题，通常为通过降低运放的带宽来改善运放的稳定性。缺点是运放的带宽不随运放输出电压的变化而变化，因此在运放的输出电压较高时运放的带宽也变窄了，最终影响了运放的性能。
因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。
发明内容
为了解决上述技术问题，本发明提供了一种运算放大器的带宽调整电路及带宽调整方法，可以基于输出电压对运算放大器的带宽进行动态调整，既可以使得在运算放大器的输出电压较低时提高稳定性，也能够在输出电压较高时保证运算放大器的优良性能。
根据本发明提供的一种运算放大器的带宽调整电路，包括：偏置电流产生单元，与运算放大器的偏置电流输入端连接，用于向运算放大器提供偏置电流；
电流调整单元，分别与偏置电流产生单元和运算放大器的输出端连接，用于根据运算放大器的输出电压调整偏置电流，实现对运算放大器的带宽调整。
可选地，偏置电流产生单元包括：
构成电流镜像结构的第一晶体管和第二晶体管，第一晶体管的源极和第二晶体管的源极均与电源端连接，第一晶体管的栅极和漏极均与第二晶体管的栅极连接，第二晶体管的漏极与运算放大器的偏置电流输入端连接；
第一电流源，连接于第一晶体管的漏极与参考地之间。
可选地，第一晶体管的宽长比与第二晶体管的宽长比间的比例关系为1:1。
可选地，第一晶体管和第二晶体管均为PMOS晶体管。
可选地，电流调整单元包括：
构成电流镜像结构的第三晶体管和第四晶体管，第三晶体管的漏极与第二晶体管的漏极连接，第三晶体管的栅极同时与第四晶体管的栅极和漏极连接，第三晶体管的源极和第四晶体管的源极均与参考地连接；
第五晶体管，第五晶体管的漏极通过第二电流源与电源端连接，第五晶体管的源极与参考地连接；
第六晶体管，第六晶体管的栅极同时与第五晶体管的栅极和漏极连接，第六晶体管的源极与运算放大器的输出端连接；
构成电流镜像结构的第七晶体管和第八晶体管，第七晶体管的源极和第八晶体管的源极均与电源端连接，第七晶体管的栅极同时与第八晶体管的栅极和漏极连接，第七晶体管的漏极与第四晶体管的漏极连接，第八晶体管的漏极与第六晶体管的漏极连接。
可选地，第三晶体管的宽长比与第四晶体管的宽长比间的比例关系为n:1；
第五晶体管的宽长比与第六晶体管的宽长比间的比例关系为1:1；
第七晶体管的宽长比与第八晶体管的宽长比间的比例关系为1:1，其中，n为正数。
可选地，第三晶体管、第四晶体管、第五晶体管和第六晶体管均为NMOS晶体管；第七晶体管和第八晶体管均为PMOS晶体管。
根据本发明提供的一种运算放大器的带宽调整方法，包括：基于电流源向运算放大器提供偏置电流；
基于运算放大器的输出电压调整偏置电流，实现对运算放大器的带宽调整。
可选地，基于电流源向运算放大器提供偏置电流包括：
基于设置于第一电流镜像电路的第一电流支路上的电流源，在第一电流镜像电路的第二支路上形成第一镜像电流；
将第一镜像电流提供至运算放大器。
可选地，基于运算放大器的输出电压调整偏置电流包括：
在第二电流镜像电路的第一电流支路上形成第一电流；
基第一电流对第一镜像电流进行分流，以在第二电流镜像电路的第二电流支路上形成第二镜像电流；
基于运算放大器的输出电压调整第一电流，以基于调整后的第一电流调整第二镜像电流对第一镜像电流的分流量，实现对偏置电流的调整，
其中，第一镜像电流等于n倍的第二镜像电流与偏置电流之和，n为正数。
本发明的有益效果是：本公开所设计的运算放大器的带宽调整电路及带宽调整方法，基于输出电压对提供至运算放大器(简称运放)的偏置电流进行动态调整，可以实现了基于输出电压对运放的带宽的动态调整，既可以使得在运放的输出电压较低时降低运放带宽以提高运放的稳定性，也能够在输出电压较高时增强或稳定带宽以保证运算放大器的优良性能。
另一方面，在构建带宽调整电路时，为采用若干PMOS晶体管对和若干NMOS晶体管对的电流镜像结构组合，电路结构简单，稳定性和抗干扰能力强。
应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出根据本公开实施例提供的运算放大器的带宽调整电路的结构框图；
图2示出根据本公开实施例提供的运算放大器的带宽调整电路的电路结构示意图；
图3示出图2中运算放大器的输出电压与第六晶体管的漏端电流间的关系曲线示意图；
图4示出图2中运算放大器的输出电压与第三晶体管的漏端电流间的关系曲线示意图；
图5示出图2中运算放大器的输出电压与偏置电流间的关系曲线示意图；
图6示出根据本公开实施例提供的运算放大器的带宽调整方法的流程框图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
下面，参照附图对本发明进行详细说明。
图1示出根据本公开实施例提供的运算放大器的带宽调整电路的结构框图，图2示出根据本公开实施例提供的运算放大器的带宽调整电路的电路结构示意图。
如图1所示，本公开实施例中，运算放大器的带宽调整电路包括：偏置电流产生电路20和电流调整单元30。其中，偏置电流产生电路20与运算放大器10(下文简称为运放10)的偏置电流输入端连接，用于向运放10提供偏置电流。电流调整单元30分别与偏置电流产生单元20和运放10的输出端连接，用于根据运放10的输出电压Vout调整偏置电流产生单元20所提供的偏置电流，实现对运放10的带宽调整。
运放10一般为基于输入端接收的输入电压Vin于输出端产生输出电压Vout，实际应用中运放10的具体连接结构可以有多种。此处需要说明的是，本公开中的运算放大器的带宽调整电路对于不同的运放10的连接结构均适用。
众所周知，偏置电流为运放提供直流工作点。且运放的带宽与提供至运放的偏置电流为正比关系，即提供至运放的偏置电流越小，运放的带宽就越窄，有利于提高运放的稳定性；相应的，提供至运放的偏置电流越大，运放的带宽就越宽。因此，本公开中，通过电流调整单元30基于输出电压对偏置电流产生单元20提供至运放10的偏置电流进行动态调整，进而可以达到调整运放10带宽的目的。
参考图2，本实施例中，偏置电流产生单元20包括：第一晶体管Mp0、第二晶体管Mp1和第一电流源I1。其中，第一晶体管Mp0和第二晶体管Mp1构成电流镜像结构，第一晶体管Mp0的源极和第二晶体管Mp1的源极均与电源端VDD连接，第一晶体管Mp0的栅极和漏极均与第二晶体管Mp1的栅极连接，第二晶体管Mp1的漏极与运算放大器10的偏置电流输入端连接。第一电流源I1连接于第一晶体管Mp0的漏极与参考地之间。其中，第一晶体管Mp0和第二晶体管Mp1均为PMOS晶体管。
进一步地，第一晶体管Mp0的宽长比与第二晶体管Mp1的宽长比间的比例关系为1:1。也即是说，在由第一晶体管Mp0和第二晶体管Mp1构成的第一电流镜像结构中，第一晶体管Mp0所在支路上的电流I1与第二晶体管Mp1所在支路上的电流(第二晶体管Mp1的源极输出电流)I2相同，记为I1＝I2............(1)。
同时，本实施例中，电流调整单元30包括：第三晶体管Mn0、第四晶体管Mn1、第五晶体管Mn2、第六晶体管Mn3、第七晶体管Mp2、第八晶体管MP3和第二电流源I5。
其中，第三晶体管Mn0和第四晶体管Mn1构成电流镜像结构，第三晶体管Mn0的漏极与第二晶体管Mp1的漏极连接，第三晶体管Mn0的栅极同时与第四晶体管Mn1的栅极和漏极连接，第三晶体管Mn0的源极和第四晶体管Mn1的源极均与参考地连接。
第五晶体管Mn2的漏极通过第二电流源I5与电源端VDD连接，第五晶体管Mn2的源极与参考地连接。第六晶体管Mn3的栅极同时与第五晶体管Mn2的栅极和漏极连接，第六晶体管Mn3的源极与运算放大器10的输出端连接。
第七晶体管Mp2和第八晶体管MP3构成电流镜像结构，第七晶体管Mp2的源极和第八晶体管Mp3的源极均与电源端VDD连接，第七晶体管Mp2的栅极同时与第八晶体管Mp3的栅极和漏极连接，第七晶体管Mp2的漏极与第四晶体管Mn1的漏极连接，第八晶体管Mp3的漏极与第六晶体管Mn3的漏极连接。其中，第三晶体管Mn0、第四晶体管Mn1、第五晶体管Mn2和第六晶体管Mn3均为NMOS晶体管。第七晶体管Mp2和第八晶体管Mp3均为PMOS晶体管。
进一步地，第三晶体管Mn0的宽长比与第四晶体管Mn1的宽长比间的比例关系为n:1。第五晶体管Mn2的宽长比与第六晶体管Mn3的宽长比间的比例关系为1:1。第七晶体管Mp2的宽长比与第八晶体管Mp3的宽长比间的比例关系为1:1，n为正数。本文中，将第三晶体管Mn0的漏端电流记为I4，将第四晶体管Mn1的漏端电流和第八晶体管Mp3的漏端电流均记为I7，将第六晶体管Mn3的漏端电流和第七晶体管Mp2的漏端电流均记为I6。进而会有，I4＝n·I7＝n·I6..............(2)。
同时，若将运放10所接收的偏置电流记为I3，则基于第二晶体管Mp1、第三晶体管Mn0和运放100的偏置电流输入端之间的连接关系，有I2＝I3+I4.................(3)。
基于公式(1)、(2)和(3)可得：I3＝I1-n·I6..............(4)。
参考图2，基于第五晶体管Mn2和第六晶体管Mn3的连接关系可知，当运放10的输出电压Vout为0V时，第五晶体管Mn2和第六晶体管Mn3构成电流镜像结构，此时会有I5＝I6...........(5)。而当运放10的输出电压Vout逐渐增加时，电流I6会逐渐减小，当第六晶体管Mn3的栅源电压Vgs_Mn3＝Vbn-Vout小于其导通阈值电压Vthn时，第六晶体管Mn3关断，进而其漏端电流I6＝0。即如图3所示的电压-电流曲线，图3示出图2中运算放大器的输出电压与第六晶体管的漏端电流间的关系曲线示意图。其中，Vbn为表示第六晶体管Mn3的栅极电压。
结合图3所示的关系曲线和公式(2)及公式(5)，进而可以得出如图4所示的电压-电流关系曲线，图4示出图2中运算放大器的输出电压与第三晶体管的漏端电流间的关系曲线示意图。
再结合图4所示的关系曲线和公式(4)，进而可以得出如图5所示的电压-电流关系曲线，图5示出图2中运算放大器的输出电压与偏置电流间的关系曲线示意图。
从图5中可以得出，在运放10的输出电压Vout大于0V且小于Vbn+Vthn时，偏置电流I3小于第一电流源的电流I1，且此阶段中，随着输出电压Vout的逐渐减小，偏置电流I3也随之减小。在运放10的输出电压Vout减小为0V时，运放10所接收的偏置电流I3最小，此时，I3＝I1-n·I6＝I1-n·I5，所以此时运放10的带宽最窄，而运放10的带宽变窄有利于提高运放10的稳定性。同理，且此阶段中，随着输出电压Vout的逐渐增大，偏置电流I3也随之增大，进而运放10的带宽也逐渐变宽。当运放10的输出电压Vout大于Vbn+Vthn时，偏置电流I3趋于稳定，并近乎处于与第一电流源的电流I1相等的状态。所以此时由于运放10所接收的偏置电流I3不变，运放的带宽也在变化，并最终处于较宽的状态，进而保证运放10的优良性能。
基于上述描述，本申请所公开的运算放大器的带宽调整电路，最终可以实现基于运放的输出电压动态的调整运放带宽的目的，进而使得运放在输出电压较低时可以采用窄的带宽工作，增强运放输出低压状态时的电路稳定性，而在输出电压较高时可以采用宽的带宽工作，保证运放的优良性能。
图6示出根据本公开实施例提供的运算放大器的带宽调整方法的流程框图。
如图6所示，本公开实施例中，运算放大器的带宽调整方法包括执行步骤S1和步骤S2。
在步骤S1中，基于电流源向运算放大器提供偏置电流。
本实施例中，基于电流源向运算放大器提供偏置电流包括：基于设置于第一电流镜像电路的第一电流支路上的电流源，在第一电流镜像电路的第二支路上形成第一镜像电流；将第一镜像电流提供至运算放大器。
参考图2，其中，该第一电流镜像电路包括第一晶体管Mp0和第二晶体管Mp1。该第一电流镜像电路的第一电流支路即为第一晶体管Mp0所在支路，该第一电流镜像电路的第二电流支路即为第二晶体管Mp1所在支路。该设置于第一电流镜像电路的第一电流支路上的电流源即为第一电流源I1。该第一镜像电流即为第二晶体管Mp1的漏端电流I2。
在步骤S2中，基于运算放大器的输出电压调整偏置电流，实现对运算放大器的带宽调整。
本实施例中，基于运算放大器的输出电压调整偏置电流包括：在第二电流镜像电路的第一电流支路上形成第一电流；基于第一电流对第一镜像电流进行分流，以在第二电流镜像电路的第二电流支路上形成第二镜像电流；基于运算放大器的输出电压调整第一电流，以基于调整后的第一电流调整第二镜像电流对第一镜像电流的分流量，实现对偏置电流的调整。其中，第一镜像电流等于n倍的第二镜像电流与偏置电流之和，n为正数。
参考图2，其中，该第二电流镜像电路包括第三晶体管Mn0、第四晶体管Mn1、第五晶体管Mn2、第六晶体管Mn3、第七晶体管Mp2、第八晶体管MP3和第二电流源I5。该第二电流镜像电路的第一电流支路即为第六晶体管Mn3和第七晶体管Mp2所在的支路。该第二电流镜像电路的第二电流支路即为第三晶体管Mn0所在的支路。该第一电流即为第六晶体管Mn3的漏端电流，该第二镜像电流即为第三晶体管Mn0的漏端电流。
基于对图2的理解，可知，在运放10的输出电压Vout为0V时，第一电流最大，同时第二镜像电流对第一镜像电流的分流量最大，第一镜像电流未被第二镜像电流分流的量即实际提供至运放10的偏置电流I3最小。当运放10的输出电压Vout改变时，第一电流相应的随之改变，进而第二镜像电流对第一镜像电流的分流量也会变化，使得第一镜像电流未被第二镜像电流分流的量即实际提供至运放10的偏置电流I3随之被调整，实现对运放10的带宽的随输出电压的调整。
综上，本公开所设计的运算放大器的带宽调整电路及带宽调整方法，基于输出电压对提供至运算放大器(简称运放)的偏置电流进行动态调整，可以实现了基于输出电压对运放的带宽的动态调整，既可以使得在运放的输出电压较低时降低运放带宽以提高运放的稳定性，也能够在输出电压较高时增强或稳定带宽以保证运算放大器的优良性能。
另一方面，在构建带宽调整电路时，为采用若干PMOS晶体管对和若干NMOS晶体管对的电流镜像结构组合，电路结构简单，稳定性和抗干扰能力强。
应当说明的是，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (9)

1.一种运算放大器的带宽调整电路，其中，包括：
偏置电流产生单元，与运算放大器的偏置电流输入端连接，用于向所述运算放大器提供偏置电流；
电流调整单元，分别与所述偏置电流产生单元和运算放大器的输出端连接，用于根据所述运算放大器的输出电压对所述偏置电流进行分流，实现对所述运算放大器的带宽调整，
所述电流调整单元包括：
构成电流镜像结构的第三晶体管和第四晶体管，所述第三晶体管的漏极与所述偏置电流产生单元的偏置电流输出端连接，所述第三晶体管的栅极同时与所述第四晶体管的栅极和漏极连接，所述第三晶体管的源极和所述第四晶体管的源极均与参考地连接；
第五晶体管，所述第五晶体管的漏极通过第二电流源与电源端连接，所述第五晶体管的源极与参考地连接；
第六晶体管，所述第六晶体管的栅极同时与所述第五晶体管的栅极和漏极连接，所述第六晶体管的源极与所述运算放大器的输出端连接；
构成电流镜像结构的第七晶体管和第八晶体管，所述第七晶体管的源极和所述第八晶体管的源极均与所述电源端连接，所述第七晶体管的栅极同时与所述第八晶体管的栅极和漏极连接，所述第七晶体管的漏极与所述第四晶体管的漏极连接，所述第八晶体管的漏极与所述第六晶体管的漏极连接，
其中，在所述运算放大器的输出电压大于0且小于第一阈值期间，所述偏置电流与所述运算放大器的输出电压之间保持单调增函数关系。
2.根据权利要求1所述的带宽调整电路，其中，所述偏置电流产生单元包括：
构成电流镜像结构的第一晶体管和第二晶体管，所述第一晶体管的源极和所述第二晶体管的源极均与电源端连接，所述第一晶体管的栅极和漏极均与所述第二晶体管的栅极连接，所述第二晶体管的漏极与运算放大器的偏置电流输入端连接，所述偏置电流产生单元于所述第二晶体管的漏极输出所述偏置电流；
第一电流源，连接于所述第一晶体管的漏极与参考地之间。
3.根据权利要求2所述的带宽调整电路，其中，所述第一晶体管的宽长比与所述第二晶体管的宽长比间的比例关系为1:1。
4.根据权利要求3所述的带宽调整电路，其中，所述第一晶体管和所述第二晶体管均为PMOS晶体管。
5.根据权利要求1所述的带宽调整电路，其中，所述第三晶体管的宽长比与所述第四晶体管的宽长比间的比例关系为n:1；
所述第五晶体管的宽长比与所述第六晶体管的宽长比间的比例关系为1:1；
所述第七晶体管的宽长比与所述第八晶体管的宽长比间的比例关系为1:1，
其中，n为正数。
6.根据权利要求5所述的带宽调整电路，其中，所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管均为NMOS晶体管；
所述第七晶体管和所述第八晶体管均为PMOS晶体管。
7.一种运算放大器的带宽调整方法，应用于如权利要求1-6中任一项所述的运算放大器的带宽调整电路，其中，所述带宽调整方法包括：
基于电流源向所述运算放大器提供偏置电流；
基于所述运算放大器的输出电压对所述偏置电流进行分流，实现对所述运算放大器的带宽调整，
其中，在所述运算放大器的输出电压大于0且小于第一阈值期间，所述偏置电流与所述运算放大器的输出电压之间保持单调增函数关系。
8.根据权利要求7所述的带宽调整方法，其中，基于电流源向所述运算放大器提供偏置电流包括：
基于设置于第一电流镜像电路的第一电流支路上的所述电流源，在所述第一电流镜像电路的第二支路上形成第一镜像电流；
将所述第一镜像电流提供至所述运算放大器。
9.根据权利要求8所述的带宽调整方法，其中，基于所述运算放大器的输出电压调整所述偏置电流包括：
在第二电流镜像电路的第一电流支路上形成第一电流；
基于所述第一电流对所述第一镜像电流进行分流，以在所述第二电流镜像电路的第二电流支路上形成第二镜像电流；
基于所述运算放大器的输出电压调整所述第一电流，以基于调整后的第一电流调整所述第二镜像电流对所述第一镜像电流的分流量，实现对所述偏置电流的调整，
其中，所述第一镜像电流等于n倍的所述第二镜像电流与所述偏置电流之和，n为正数。
CN202011403237.6A 2020-12-02 2020-12-02 运算放大器的带宽调整电路及带宽调整方法 Active CN114584082B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011403237.6A CN114584082B (zh) 2020-12-02 2020-12-02 运算放大器的带宽调整电路及带宽调整方法
US18/255,443 US20240014783A1 (en) 2020-12-02 2021-10-21 Bandwidth Adjustment Circuit and Bandwidth Adjustment Method of Operational Amplifier
PCT/CN2021/125338 WO2022116729A1 (zh) 2020-12-02 2021-10-21 运算放大器的带宽调整电路及带宽调整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011403237.6A CN114584082B (zh) 2020-12-02 2020-12-02 运算放大器的带宽调整电路及带宽调整方法

Publications (2)

Publication Number Publication Date
CN114584082A CN114584082A (zh) 2022-06-03
CN114584082B true CN114584082B (zh) 2023-06-30

Family

ID=81770560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011403237.6A Active CN114584082B (zh) 2020-12-02 2020-12-02 运算放大器的带宽调整电路及带宽调整方法

Country Status (3)

Country Link
US (1) US20240014783A1 (zh)
CN (1) CN114584082B (zh)
WO (1) WO2022116729A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115333203B (zh) * 2022-08-30 2023-04-21 芯洲科技(北京)股份有限公司 用于供电的装置和电池组的充电控制装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104092360A (zh) * 2014-06-30 2014-10-08 成都芯源系统有限公司 跨导调整电路、跨导型误差放大单元及开关型功率变换器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7019585B1 (en) * 2003-03-25 2006-03-28 Cypress Semiconductor Corporation Method and circuit for adjusting a reference voltage signal
CN101295978A (zh) * 2007-04-27 2008-10-29 扬粹半导体（上海）有限公司 电流模式逻辑驱动电路的一种偏置补偿和控制电路
TWI405403B (zh) * 2010-07-14 2013-08-11 Anpec Electronics Corp 電流控制電路、ａｂ類運算放大器系統及電流控制方法
TWI430565B (zh) * 2010-12-10 2014-03-11 Novatek Microelectronics Corp 可調適放大電路
KR101470704B1 (ko) * 2012-12-18 2014-12-08 충북대학교 산학협력단 바이어스 전류 조절 기법을 이용한 일정 트랜스컨덕턴스 앰프
CN104079246B (zh) * 2014-05-23 2017-01-18 浙江大学 一种低功耗高摆率高增益带宽积的全差分运算放大器
CN104699161B (zh) * 2015-03-27 2017-06-06 西安紫光国芯半导体有限公司 一种根据负载频率和输出电压动态调整偏置电流的稳压器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104092360A (zh) * 2014-06-30 2014-10-08 成都芯源系统有限公司 跨导调整电路、跨导型误差放大单元及开关型功率变换器

Also Published As

Publication number Publication date
WO2022116729A1 (zh) 2022-06-09
US20240014783A1 (en) 2024-01-11
CN114584082A (zh) 2022-06-03

Similar Documents

Publication Publication Date Title
CN113359931B (zh) 线性稳压器及软启动方法
CN107994897B (zh) 一种偏置电流控制电路、方法以及功率放大控制电路
US20080290942A1 (en) Differential amplifier
CN113655265A (zh) 用于电流检测的集成电路、电流检测电路及其校准方法
CN116488596A (zh) 宽输入共模范围的lvds接收电路及芯片
JP3410704B2 (ja) 高速カレントミラー回路及び方法
CN114584082B (zh) 运算放大器的带宽调整电路及带宽调整方法
US7728669B2 (en) Output stage circuit and operational amplifier thereof
US8890612B2 (en) Dynamically biased output structure
US8723593B2 (en) Bias voltage generation circuit and differential circuit
Torfifard et al. A Power‐Efficient CMOS Adaptive Biasing Operational Transconductance Amplifier
US20040189375A1 (en) Programmable linear-in-dB or linear bias current source and methods to implement current reduction in a PA driver with built-in current steering VGA
US9473122B1 (en) Rail-to-rail input stage circuit with constant transconductance
KR20000056022A (ko) 알티알 입력단의 트랜스컨덕턴스 제어회로
JP2020136716A (ja) 負荷電流検出回路
US6556070B2 (en) Current source that has a high output impedance and that can be used with low operating voltages
KR20080061480A (ko) Ｃｍｏｓ 가변 이득 증폭기
CN115729296A (zh) 一种负载开关中保持功率管导通阻抗恒定的电路
US20020079966A1 (en) Differential amplifier having active load device scaling
US6903607B2 (en) Operational amplifier
CN108075739B (zh) 可变增益放大器
US7265621B1 (en) Fully differential operational amplifier with fast settling time
KR20060090032A (ko) 교차 연결된 트랜지스터를 이용하는 초광대역 필터
CN113556103B (zh) 具迟滞功能的比较电路与比较模块
JP2005080090A (ja) 差動増幅回路の出力電圧制御回路及び電圧検出器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant