KR101470704B1 - 바이어스 전류 조절 기법을 이용한 일정 트랜스컨덕턴스 앰프 - Google Patents
바이어스 전류 조절 기법을 이용한 일정 트랜스컨덕턴스 앰프 Download PDFInfo
- Publication number
- KR101470704B1 KR101470704B1 KR1020120148651A KR20120148651A KR101470704B1 KR 101470704 B1 KR101470704 B1 KR 101470704B1 KR 1020120148651 A KR1020120148651 A KR 1020120148651A KR 20120148651 A KR20120148651 A KR 20120148651A KR 101470704 B1 KR101470704 B1 KR 101470704B1
- Authority
- KR
- South Korea
- Prior art keywords
- current
- bias
- amplifier
- voltage
- constant
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
Abstract
본 발명은 바이어스 전류 조절 기법을 이용한 일정 트랜스컨덕턴스 앰프에 관한 것으로서, 외부 트랜스컨덕턴스 앰프와 동일하며, 제1기준전압 및 제2기준전압이 입력되고, 자신의 트랜스컨덕턴스에 의해 전압차에 해당하는 출력전류(IReplica)를 출력하는 레플리카 앰프와, 공정(Process), 전압(Voltage), 온도(Temp) 변화에 대하여 일정전류(IConstant)를 공급하는 전류원과, 출력전류(IReplica) 및 일정전류(IConstant)와 동일 저항값을 갖는 저항(RA, RB)에 의해 생성된 전압을 입력받아 제어전압(VControl)을 출력하는 OP 앰프와, OP 앰프로부터 출력되는 전압에 대응하여 바이어스 전류(ISS)를 조절하여 레플리카 앰프 및 외부 트랜스컨덕턴스 앰프로 출력하는 바이어스 전류 제어회로를 구성하여, 퓨즈 튜닝 없이도 트랜스컨덕턴스 앰프의 바이어스 전류를 조절하여 일정한 트랜스컨덕턴스를 유지시킬 수 있고, 아날로그 방식을 사용하여 보다 더 정확한 트랜스컨덕턴스 제어가 가능하다.
Description
본 발명은 일정한 트랜스컨덕턴스를 갖는 앰프에 관한 것으로, 더욱 상세하게는 레플리카 앰프와 바이어스 전류를 조절하여 일정한 트랜스컨덕턴스를 갖도록 하는 바이어스 전류 조절 기법을 이용한 일정 트랜스컨덕턴스 앰프에 관한 것이다.
기존의 트랜스컨덕턴스 앰프의 경우 공정(Process) 변화에 따라 앰프가 갖는 트랜스컨덕턴스가 변하게 된다. 이를 조절하기 위해서는 주로 퓨즈 튜닝을 사용하여 트랜스컨덕턴스를 원하는 값으로 조절하고 있다. 하지만, 퓨즈 튜닝을 이용하여 트랜스컨덕턴스를 조절하게 되는 경우 정확하게 트랜스컨덕턴스를 조절하기 어려울 뿐 아니라 퓨즈로 인한 칩 면적이 증가하게 되어 추가적인 시간 및 비용을 필요로 하는 단점을 가지고 있다.
그러면 여기서 기존 트랜스컨덕턴스 앰프에 대해 설명한다.
도 1은 기존 트랜스컨덕턴스 앰프의 회로도이다. 구체적으로 폴디드 캐스코드 트랜스컨덕턴스 앰프를 도시하고 있다.
도 1을 참조하면, 기존 트랜스컨덕턴스 앰프(GM AMP)는, 각 트랜지스터의 게이트에 미리 정해진 바이어스 전압 VBias[1], VBias[2]가 입력되어 전류원을 구성하고 있는 차동 입력부(1)와, 부하 전류원 트랜지스터 및 게이트 접지 트랜지스터로 구성되어 각 게이트에 미리 정해진 바이어스 전압 VBias[2], VBias[3], VBias[4]가 입력되어 전류원을 구성하고 있는 폴디드 캐스코드 증폭부(2)로 구성되어 있다.
도 2는 기존 트랜스컨덕턴스 앰프의 공정 변화에 따른 출력전류의 변화량을 나타낸 그래프이다.
도 2를 참조하면, 기존 트랜스컨덕턴스 앰프의 공정 변화(T:Typical S:Slow F:Fast)에 따른 출력전류의 변화량을 나타내고 있다. 공정 변화에 따라 트랜스컨덕턴스(GM)가 달라지는 현상을 보여주고 있다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 아날로그 방식인 레플리카 앰프와 바이어스 전류 조절 기법을 이용하여 높은 정확도를 얻을 수 있으며, 퓨즈 튜닝에 들어가는 시간과 비용을 줄일 수 있는 바이어스 전류 조절 기법을 이용한 일정 트랜스컨덕턴스 앰프를 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 바이어스 전류 조절 기법을 이용한 일정 트랜스컨덕턴스 앰프는, 외부에서 사용할 외부 트랜스컨덕턴스 앰프; 및 공정(process) 변화에 따라 상기 외부 트랜스컨덕턴스 앰프로부터 출력되는 전류(IOUT)가 일정하도록, 상기 외부 트랜스컨덕턴스 앰프와 동일한 레플리카 앰프로부터 출력되는 출력전류(IReplica)와 공급되는 일정전류(IConstant)가 동일하도록 바이어스 전류(ISS)의 제어에 의한 바이어스 전압(VBias[1:4])을 상기 레플리카 앰프 및 상기 외부 트랜스컨덕턴스 앰프로 출력하는 트랜스컨덕턴스 제어회로를 포함하는 것을 특징으로 한다.
상기 트랜스컨덕턴스 제어회로는, 상기 외부 트랜스컨덕턴스 앰프와 동일하며, 제1기준전압 및 제2기준전압이 입력되고, 자신의 트랜스컨덕턴스에 의해 전압차에 해당하는 상기 출력전류(IReplica)를 출력하는 레플리카 앰프; 공정(Process), 전압(Voltage), 온도(Temp) 변화에 대하여 상기 일정전류(IConstant)를 공급하는 전류원; 상기 출력전류(IReplica) 및 상기 일정전류(IConstant)와 동일 저항값을 갖는 저항(RA, RB)에 의해 생성된 전압을 입력받아 제어전압(VControl)을 출력하는 OP 앰프; 및 상기 제어전압(VControl)에 대응하여 상기 바이어스 전류(ISS)의 제어에 의한 상기 바이어스 전압(VBias[1:4])을 상기 레플리카 앰프 및 상기 외부 트랜스컨덕턴스 앰프로 출력하는 바이어스 전류 제어회로를 포함한다.
상기 바이어스 전류 제어회로는, IBias/2의 전류를 생성하는 바이어스 회로; 디폴트(default)로 IBias/2크기의 전류, 상기 제어전압(VControl)에 따라 0∼IBias크기의 전류(IControl)를 생성하는 전류 조절 회로; 및 상기 전류(IControl)에 따른 상기 바이어스 전류(ISS)에 대응하여 상기 바이어스 전압(VBias[1:4])을 출력하는 전압 출력 회로를 포함한다.
상기 전압 출력 회로에서 생성되는 상기 바이어스 전류(ISS)는, 상기 바이어스 회로로부터 출력되는 IBias/2의 전류와 상기 전류(IControl)의 합이다.
상술한 바와 같이, 본 발명에 의한 바이어스 전류 조절 기법을 이용한 일정 트랜스컨덕턴스 앰프에 따르면, 퓨즈 튜닝 없이도 트랜스컨덕턴스 앰프의 바이어스 전류를 조절하여 일정한 트랜스컨덕턴스를 유지시킬 수 있고, 아날로그 방식을 사용하여 보다 더 정확한 트랜스컨덕턴스 제어가 가능하다.
도 1은 기존 트랜스컨덕턴스 앰프의 회로도이다.
도 2는 기존 트랜스컨덕턴스 앰프의 공정 변화에 따른 출력전류의 변화량을 나타낸 그래프이다.
도 3은 본 발명의 일실시예에 의한 일정 트랜스컨덕턴스 앰프의 구성도이다.
도 4는 본 발명의 일실시예에 의한 트랜스컨덕턴스 제어회로의 구성을 나타낸 도면이다.
도 5는 본 발명의 일실시예에 의한 바이어스 전류 제어회로의 구성도이다.
도 6은 본 발명의 일실시예에 의한 제어전압 VControl에 따른 ISS전류의 변화를 나타낸 그래프이다.
도 7은 본 발명의 일실시예에 의한 제어전압 VControl에 따른 트랜스컨덕턴스의 변화를 나타낸 그래프이다.
도 8은 본 발명의 일실시예에 의한 일정 트랜스컨덕턴스 앰프의 공정 변화에 따른 출력전류의 변화를 나타낸 그래프이다.
도 2는 기존 트랜스컨덕턴스 앰프의 공정 변화에 따른 출력전류의 변화량을 나타낸 그래프이다.
도 3은 본 발명의 일실시예에 의한 일정 트랜스컨덕턴스 앰프의 구성도이다.
도 4는 본 발명의 일실시예에 의한 트랜스컨덕턴스 제어회로의 구성을 나타낸 도면이다.
도 5는 본 발명의 일실시예에 의한 바이어스 전류 제어회로의 구성도이다.
도 6은 본 발명의 일실시예에 의한 제어전압 VControl에 따른 ISS전류의 변화를 나타낸 그래프이다.
도 7은 본 발명의 일실시예에 의한 제어전압 VControl에 따른 트랜스컨덕턴스의 변화를 나타낸 그래프이다.
도 8은 본 발명의 일실시예에 의한 일정 트랜스컨덕턴스 앰프의 공정 변화에 따른 출력전류의 변화를 나타낸 그래프이다.
이하, 본 발명의 바이어스 전류 조절 기법을 이용한 일정 트랜스컨덕턴스 앰프에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 3은 본 발명의 일실시예에 의한 일정 트랜스컨덕턴스 앰프의 구성도이다.
도 3을 참조하면, 본 발명의 일정 트랜스컨덕턴스 앰프는, 제1입력전압(VIN_P) 및 제2입력전압(VIN_N)이 입력되어 전류원(ISS)을 구성하는 외부 트랜스컨덕턴스 앰프(10)와, 외부 트랜스컨덕턴스 앰프(10)로부터 출력되는 전류(IOUT)가 공정 변화(T:Typical S:Slow F:Fast)에 따라 일정하도록 바이어스 전류 ISS를 제어하는 트랜스컨덕턴스 제어회로(GM Control Circuit)(20)를 포함한다.
이와 같이 구성된 본 발명의 일정 트랜스컨덕턴스 앰프는, 트랜스컨덕턴스 제어회로(20)를 이용하여 바이어스 전류 ISS를 제어함으로써 트랜스컨덕턴스를 일정하게 유지한다.
도 4는 본 발명의 일실시예에 의한 트랜스컨덕턴스 제어회로의 구성을 나타낸 도면이다.
도 4를 참조하면, 본 발명의 트랜스컨덕턴스 제어회로(20)는, 외부에서 사용할 외부 트랜스컨덕턴스 앰프(10)와 동일하며, 제1기준전압 및 제2기준전압이 입력되고, 앰프의 트랜스컨덕턴스에 의해 전압차에 해당하는 출력전류(IReplica)를 출력하는 레플리카 앰프(201)와, 공정(Process), 전압(Voltage), 온도(Temp) 변화에 대하여 일정전류(IConstant)를 공급하는 전류원(PVT Compensated Current)(202)과, 출력전류(IReplica) 및 일정전류(IConstant)와 동일 저항값을 갖는 저항(RA, RB)에 의해 생성된 전압을 입력받아 제어전압(VControl)을 출력하는 OP 앰프(203)와, OP 앰프(203)로부터 출력되는 전압에 대응하여 바이어스 전류 ISS의 제어에 의한 바이어스 전압(VBias[1:4])을 레플리카 앰프(201)로 출력하는 바이어스 전류 제어회로(204)를 포함한다.
식 (1)과 같이, 트랜스컨덕턴스는 앰프의 입력단 전압 차이에 대한 출력전류(IOUT)의 비로 나타내어진다.
이에 근거하여 본 발명의 트랜스컨덕턴스 제어회로(20)에서는, 먼저 레플리카 앰프(201)의 입력단에는 VRef1-VRef2의 전압차가 입력되게 되고, 레플리카 앰프(201)의 트랜스컨덕턴스에 의해 전압차에 해당하는 출력전류(IReplica)가 출력되게 된다. 하지만, 도 2에서와 같이, 공정 변화에 의해 외부 트랜스컨덕턴스 앰프의 트랜스컨덕턴스는 변하게 되고, 그에 따라 전류 IReplica도 일정하지 않게 된다. 이러한 문제점을 해결하기 위해, 레플리카 앰프(201)와 OP 앰프(203), 바이어스 전류 제어회로(204) 사이에 피드백이 구성될 수 있도록, 전류 IReplica는 두 개의 동일한 저항 중 RA로 흐르고, 일정전류 IConstant는 RB로 흘러 전압으로 바뀌어 OP 앰프(203)에 입력된다. 이어서, OP 앰프(203)에서는 두 전압 차이에 따라 제어전압 VControl을 만들고, 제어전압 VControl은 바이어스 전류 제어회로(204)에 입력된다. 이후, 바이어스 전류 제어회로(204)는 바이어스 전류 ISS의 제어에 의한 바이어스 전압(VBias[1:4])을 레플리카 앰프(201) 및 외부 트랜스컨덕턴스 앰프(10)로 출력한다.
도 5는 본 발명의 일실시예에 의한 바이어스 전류 제어회로의 구성도이다.
도 5를 참조하면, 본 발명의 바이어스 전류 제어회로(204)는, IBias/2의 전류를 생성하는 바이어스 회로(204a)와, 디폴트로 IBias/2크기의 전류, 제어전압 VControl에 따라 0∼IBias크기의 전류 IControl를 생성하는 전류(ISS) 조절 회로(204b)와, ISS에 대응하여 바이어스 전압(VBias[1:4])을 출력하는 전압 출력 회로(204c)를 포함한다.
이와 같이 구성된 바이어스 전류 제어회로(204)는, 일반적인 바이어스 회로(204a)에 제어전압 VControl에 따라 바이어스 전류를 조절하는 전류(ISS) 조절 회로(204b)가 더 추가되고 있다. 바이어스 회로(204a)에서는 IBias/2의 전류를 만들어 내고, 전류(ISS) 조절 회로(204b)에서는 디폴트로 IBias/2크기의 전류, 제어전압 VControl에 따라 0∼IBias크기의 전류 IControl를 만들어낸다. 전류 IControl는 전류 IBias/2와 합쳐져 전류 ISS로서 앰프에 공급되게 된다.
도 6은 본 발명의 일실시예에 의한 제어전압 VControl에 따른 ISS전류의 변화를 나타낸 그래프이다.
도 6을 참조하면, 외부 트랜스컨덕턴스 앰프(10)에서 전류 ISS의 크기를 조절함으로써 트랜스컨덕턴스를 변화시킨다.
도 7은 본 발명의 일실시예에 의한 제어전압 VControl에 따른 트랜스컨덕턴스의 변화를 나타낸 그래프이다.
도 7을 참조하면, 공정 변화를 받아 트랜스컨덕턴스가 변하여도 제어전압 VControl을 조절하여 일정한 트랜스컨덕턴스로 조절할 수 있다.
레플리카 앰프(201)와 OP 앰프(203), 바이어스 전류 제어회로(204) 사이에 피드백이 구성되어, 레플리카 앰프(201)의 출력전류 IReplica가 전류 IConstant와 같아지도록 전류 ISS를 조절한다.
식 (2)로부터 전압 VRef1, VRef2, 전류 IConstant는 공정 변화에 상관없이 일정하기 때문에 레플리카 앰프(201)의 트랜스컨덕턴스는 공정 변화에 상관없이 일정한 트랜스컨덕턴스로 제어된다. 레플리카 앰프(201)의 바이어스 전압은 외부의 외부 트랜스컨덕턴스 앰프(10)에도 동일하게 전달되기 때문에 외부의 외부 트랜스컨덕턴스 앰프(10)도 일정한 트랜스컨덕턴스로 제어되게 된다.
도 8은 본 발명의 일실시예에 의한 일정 트랜스컨덕턴스 앰프의 공정 변화에 따른 출력전류의 변화를 나타낸 그래프이다.
도 8을 참조하면, 공정 변화에 따른 일정 트랜스컨덕턴스 앰프의 출력전류를 나타낸 그래프로서, 도 2의 예와 다르게 공정 변화에 상관없이 일정한 트랜스컨덕턴스를 유지하게 된다.
이상에서 몇 가지 실시예를 들어 본 발명을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것이 아니고 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다.
10 : 외부 트랜스컨덕턴스 앰프
20 : 트랜스컨덕턴스 제어회로
201 : 레플리카 앰프
202 : 전류원
203 : OP 앰프
204 : 바이어스 전류 제어회로
20 : 트랜스컨덕턴스 제어회로
201 : 레플리카 앰프
202 : 전류원
203 : OP 앰프
204 : 바이어스 전류 제어회로
Claims (4)
- 외부에서 사용할 외부 트랜스컨덕턴스 앰프; 및
공정(process) 변화에 따라 상기 외부 트랜스컨덕턴스 앰프로부터 출력되는 전류(IOUT)가 일정하도록, 상기 외부 트랜스컨덕턴스 앰프와 동일한 레플리카 앰프로부터 출력되는 출력전류(IReplica)와 공급되는 일정전류(IConstant)가 동일하도록 바이어스 전류(ISS)의 제어에 의한 바이어스 전압(VBias[1:4])을 상기 레플리카 앰프 및 상기 외부 트랜스컨덕턴스 앰프로 출력하는 트랜스컨덕턴스 제어회로를 포함하는 바이어스 전류 조절 기법을 이용한 일정 트랜스컨덕턴스 앰프.
- 제1항에 있어서,
상기 트랜스컨덕턴스 제어회로는,
상기 외부 트랜스컨덕턴스 앰프와 동일하며, 제1기준전압 및 제2기준전압이 입력되고, 자신의 트랜스컨덕턴스에 의해 전압차에 해당하는 상기 출력전류(IReplica)를 출력하는 레플리카 앰프;
공정(Process), 전압(Voltage), 온도(Temp) 변화에 대하여 상기 일정전류(IConstant)를 공급하는 전류원;
상기 출력전류(IReplica) 및 상기 일정전류(IConstant)와 동일 저항값을 갖는 저항(RA, RB)에 의해 생성된 전압을 입력받아 제어전압(VControl)을 출력하는 OP 앰프; 및
상기 제어전압(VControl)에 대응하여 상기 바이어스 전류(ISS)의 제어에 의한 상기 바이어스 전압(VBias[1:4])을 상기 레플리카 앰프 및 상기 외부 트랜스컨덕턴스 앰프로 출력하는 바이어스 전류 제어회로를 포함하는 바이어스 전류 조절 기법을 이용한 일정 트랜스컨덕턴스 앰프.
- 제2항에 있어서,
상기 바이어스 전류 제어회로는,
IBias/2의 전류를 생성하는 바이어스 회로;
디폴트(default)로 IBias/2크기의 전류, 상기 제어전압(VControl)에 따라 0∼IBias크기의 전류(IControl)를 생성하는 전류 조절 회로; 및
상기 전류(IControl)에 따른 상기 바이어스 전류(ISS)에 대응하여 상기 바이어스 전압(VBias[1:4])을 출력하는 전압 출력 회로를 포함하는 바이어스 전류 조절 기법을 이용한 일정 트랜스컨덕턴스 앰프.
- 제3항에 있어서,
상기 전압 출력 회로에서 생성되는 상기 바이어스 전류(ISS)는,
상기 바이어스 회로로부터 출력되는 IBias/2의 전류와 상기 전류(IControl)의 합인 바이어스 전류 조절 기법을 이용한 일정 트랜스컨덕턴스 앰프.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120148651A KR101470704B1 (ko) | 2012-12-18 | 2012-12-18 | 바이어스 전류 조절 기법을 이용한 일정 트랜스컨덕턴스 앰프 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120148651A KR101470704B1 (ko) | 2012-12-18 | 2012-12-18 | 바이어스 전류 조절 기법을 이용한 일정 트랜스컨덕턴스 앰프 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140079076A KR20140079076A (ko) | 2014-06-26 |
KR101470704B1 true KR101470704B1 (ko) | 2014-12-08 |
Family
ID=51130391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120148651A KR101470704B1 (ko) | 2012-12-18 | 2012-12-18 | 바이어스 전류 조절 기법을 이용한 일정 트랜스컨덕턴스 앰프 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101470704B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114584082B (zh) * | 2020-12-02 | 2023-06-30 | 圣邦微电子(北京)股份有限公司 | 运算放大器的带宽调整电路及带宽调整方法 |
CN114285380B (zh) * | 2021-12-29 | 2023-11-17 | 华中科技大学 | 轨到轨运算放大电路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060089458A (ko) * | 2005-02-04 | 2006-08-09 | 삼성전자주식회사 | 전류모드 트랜스컨덕터 튜닝 장치 |
-
2012
- 2012-12-18 KR KR1020120148651A patent/KR101470704B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060089458A (ko) * | 2005-02-04 | 2006-08-09 | 삼성전자주식회사 | 전류모드 트랜스컨덕터 튜닝 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20140079076A (ko) | 2014-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7268524B2 (en) | Voltage regulator with adaptive frequency compensation | |
JP4676885B2 (ja) | バイアス回路 | |
CN110716602B (zh) | 用于电压调节器的极点-零点跟踪补偿网络 | |
US20120038332A1 (en) | Linear voltage regulator and current sensing circuit thereof | |
TWI328341B (ko) | ||
KR101689897B1 (ko) | 볼티지 레귤레이터 | |
US20150277458A1 (en) | Voltage regulator | |
US8680925B2 (en) | Amplifier arrangement and method for operating an amplifier arrangement | |
KR101274280B1 (ko) | 전압 조정기 | |
US8866554B2 (en) | Translinear slew boost circuit for operational amplifier | |
JP6564691B2 (ja) | 安定化電源回路 | |
CN109960309B (zh) | 电流生成电路 | |
KR101470704B1 (ko) | 바이어스 전류 조절 기법을 이용한 일정 트랜스컨덕턴스 앰프 | |
JP6253481B2 (ja) | ボルテージレギュレータ及びその製造方法 | |
JP2007233657A (ja) | 増幅器とそれを用いた降圧レギュレータ及び演算増幅器 | |
US20070222532A1 (en) | Temperature-compensated crystal oscillator | |
JP5799826B2 (ja) | ボルテージレギュレータ | |
JP6132881B2 (ja) | 電圧可変利得増幅回路及び差動入力電圧の増幅方法 | |
JP5788739B2 (ja) | 電圧可変利得増幅回路 | |
JP4517062B2 (ja) | 定電圧発生回路 | |
US11480988B2 (en) | Voltage control device | |
JP4585461B2 (ja) | 増幅率可変増幅器 | |
KR101089849B1 (ko) | 씨모스(cmos) 회로에 적합한 전압 레귤레이터 | |
JPH10112614A (ja) | バイアス電流供給方法およびその回路 | |
US7583148B2 (en) | Transconductance control circuit, method of controlling transconductance, and a power amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |