以下、本発明に係る安定化電源回路を具体的に開示した実施形態(以下、「本実施形態」という)について、図面を参照して詳細に説明する。
本実施形態では、安定化電源回路の構成例として、MOSFETを用いたLDOレギュレータ回路における、位相補償回路の構成例をいくつか説明する。
(本発明の各実施形態の内容に至る経緯)
本実施形態の構成を説明するにあたり、まず、LDOレギュレータ回路においてさらなる低消費電流に対応する場合の課題について説明する。
図11は、LDOレギュレータ回路のエラーアンプの構成例を示す回路図であり、エラーアンプの最も簡単な構成を示している。エラーアンプは、ソースが共通に電流源ISに接続されたNチャンネル型のトランジスタ(MOSFET)M51、M52と、ドレインとゲートがトランジスタM52のドレインに接続されソースが電圧源VDDに接続されたPチャンネル型のトランジスタ(MOSFET)M54と、ドレインがトランジスタM51のドレインにゲートがトランジスタM54のゲートにソースが電圧源VDDに接続されたPチャンネル型のトランジスタ(MOSFET)M55とを備える。このエラーアンプは、トランジスタM52のゲートが非反転入力端子(AMPIN+)となり、トランジスタM51のゲートが反転入力端子となって基準電圧源VREFが接続され、トランジスタM55のドレインが出力端子(AMPOUT)となる。
エラーアンプの出力段のインピーダンスは、主にトランジスタM55のドレイン−ソース間抵抗により決まる。トランジスタM55のドレイン−ソース間電圧が十分に確保され、トランジスタM55が飽和領域で動作している場合、トランジスタM55のドレイン−ソース間抵抗とドレイン電流との関係は、以下の数式(3)により表される。
Rds:ドレイン−ソース間抵抗、λ:チャネル長変調係数、Id:ドレイン電流
数式(3)より、ドレイン−ソース間抵抗はドレイン電流に反比例することがわかる。このため、図11のエラーアンプにおいて、電流源ISの電流を減少させると、トランジスタM55のドレイン−ソース間抵抗は増加していくことになる。λの値はトランジスタの形状などにより変化するが、一般に0.05〜0.005V−1程度である。数式(3)において、Id=1μA、λ=0.05とすると、Rds=20MΩ程度になる。
エラーアンプの出力端子(AMPOUT)は、LDOレギュレータ回路においては出力用のトランジスタ(図10の構成例では出力トランジスタM56)のゲートに接続される。このため、LDOレギュレータ回路の出力用のトランジスタのゲートノードにおいて、出力トランジスタM56のゲート−ドレイン間の寄生容量によって極が発生する。このゲートノードにおける極の周波数fP2は、以下の数式(4)により表される。
gm:出力トランジスタM56のトランスコンダクタンス、Cds6:M56のドレイン−ソース間容量、Rds6:M56のドレイン−ソース間抵抗、CL:安定化用コンデンサCLの容量値、RL:負荷抵抗RLの抵抗値
以上のように、エラーアンプの消費電流を決める電流源ISの電流値を小さくすることは、LDOレギュレータ回路の出力トランジスタM56のゲートノードにおける極の周波数を低下させることにつながる。結果として、より低い周波数において帰還電圧の位相が180°遅れる。図10のLDOレギュレータ回路においても、帰還電圧は位相補償用のコンデンサC52を通してエラーアンプAMP51の非反転入力端子に入力されるため、位相補償の効果が表れるのは、コンデンサC52の容量値と抵抗素子R57、R58の抵抗値で決まる周波数以上においてである。このため、より低い周波数において位相補償効果を得るためには、位相補償用のコンデンサC52の値を大きくしていく必要がある。これは、半導体集積回路においてはコンデンサC52のレイアウトの面積の増大につながる。
図12は、LDOレギュレータ回路のエラーアンプにおいて位相補償特性を改善するための構成例を示す回路図である。LDOレギュレータ回路を構成する半導体集積回路において、使用できるコンデンサのレイアウト面積に制約がある場合、位相補償特性を改善するために、図12に示すように、抵抗素子R61をトランジスタM54とM55のドレイン間に接続する方法が採られる場合がある。これにより、エラーアンプの出力インピーダンスを低下させ、低い周波数に極が集中することを防止することができる。
しかしながら、図12の構成の場合、抵抗素子R61の抵抗値は数百kΩ以上になる。また一方で、LDOレギュレータ回路の出力電流を増やすために、出力トランジスタM56のゲート−ソース間電位差が増大すると、トランジスタM54のドレインからM55のドレインに抵抗素子R61を介して流れる電流が増加する。このことは、エラーアンプの入力部となるトランジスタM51とM52のドレイン電流に差を生じさせ、エラーアンプのオフセット電圧を増加させる。結果として、出力電流の変化量に対する出力電圧の変化量の比として表される、ロードレギュレーション特性が悪化する。
上述したように、LDOレギュレータ回路の消費電流を低減するために、エラーアンプの電流を減少させることは、LDOレギュレータ回路のループゲインの周波数特性における位相余裕を減少させ、発振しやすくなるという課題があった。また、この課題を解決すべく、コンデンサ又は抵抗素子によって位相補償特性を改善して発振を抑止する回路構成では、位相補償用のコンデンサの容量値の増加、抵抗素子追加によるロードレギュレーション特性の悪化といった課題が生じる。
そこで、上記事情を鑑み、本実施形態では、さらなる低消費電流に対応し且つロードレギュレーション特性が良好なLDOレギュレータ回路を、従来回路と比較して少ないレイアウト面積で実現可能な構成例を以下に示す。
(第1の実施形態)
図1は、第1の実施形態の安定化電源回路の構成を示す回路図である。第1の実施形態の安定化電源回路としてのLDOレギュレータ回路は、ソースが共通に接続されたNチャンネル型の第1のトランジスタM1、第2のトランジスタM2を有し、第1及び第2のトランジスタM1、M2のソースは、電流源としてのNチャンネル型の第3のトランジスタM3に接続され、第3のトランジスタM3を介してグランド(GND)に接続される。
第2のトランジスタM2のドレインには、ドレインとゲートが接続されたPチャンネル型の第4のトランジスタM4のドレイン及びゲートが接続される。第4のトランジスタM4のソースは、第1の抵抗素子R1を介して電源電圧VDDを供給する第1の電圧源V1に接続される。第1のトランジスタM1のドレインには、Pチャンネル型の第5のトランジスタM5のドレインが接続される。第5のトランジスタM5のゲートは、第4のトランジスタM4のゲートと接続され、ソースは第2の抵抗素子R2を介して第1の電圧源V1に接続される。
ここで、第4のトランジスタM4と第5のトランジスタM5とはカレントミラー回路のトランジスタ対を構成し、第4及び第5のトランジスタM4、M5の各々のソースがソース抵抗となる第1及び第2の抵抗素子R1、R2を介して第1の電圧源V1に接続されている。
第5のトランジスタM5のドレインには、Pチャンネル型の出力トランジスタとなる第6のトランジスタM6のゲートが接続され、第6のトランジスタM6のドレインは出力端子(VOUT)に接続され、ソースは第1の電圧源V1に接続される。第6のトランジスタM6のドレインは、出力端子の出力電圧VOUT(第6のトランジスタM6のドレイン電圧)を分圧した帰還電圧を出力する分圧回路としての抵抗素子R7、R8を介してグランドに接続される。また、抵抗素子R7、R8の接続点と出力端子との間には、位相補償用のコンデンサC1が接続される。抵抗素子R7、R8の接続点は第2のトランジスタM2のゲートに接続され、第2のトランジスタM2に出力電圧を分圧した帰還電圧が入力される構成となっている。また、第1のトランジスタM1のゲートは、参照用の基準電圧を発生する定電圧源である第2の電圧源V2と接続される。
トランジスタM1、M2、M3はNチャンネル型のMOSFETにより構成され、トランジスタM4、M5、M6はPチャンネル型のMOSFETにより構成される。第6のトランジスタM6は、出力端子に流れる電流を制御するゲート幅の広いトランジスタにより構成される。
このLDOレギュレータ回路において、第1及び第2のトランジスタM1、M2によって基準電圧と帰還電圧とが比較され、その差分が第6のトランジスタM6のゲートに入力されることにより、出力電圧が一定値に制御される。すなわち、第1〜第5のトランジスタM1〜M5によってエラーアンプが構成され、帰還電圧と基準電圧との差分を増幅して出力トランジスタとなる第6のトランジスタM6のゲートに供給することにより、第6のトランジスタM6のドレインの出力端子から安定化された出力電圧が出力される。
また、第6のトランジスタM6のゲートには、このゲート電圧に応じた電圧を出力するバッファ回路10が接続される。バッファ回路10の出力端は、第3の抵抗素子R3を介して第4のトランジスタM4のソースに接続され、また、直列接続された第4の抵抗素子R4、第5の抵抗素子R5を介して第5のトランジスタM5のソースに接続される。これにより、バッファ回路10は、第6のトランジスタM6のゲート電圧に応じた電圧を、第4のトランジスタM4のソースと第5のトランジスタM5のソースにそれぞれ抵抗素子を介して帰還する構成となっている。第4の抵抗素子R4と第5の抵抗素子R5との接続点には、ゲート−ソース間に所定の電圧が印加されたPチャンネル型の第7のトランジスタM7のドレインが接続される。第7のトランジスタM7のソースは、第1の電圧源V1に接続される。
第1の実施形態では、第6のトランジスタM6のゲートノードにバッファ回路10を設け、出力電圧VOUTを制御する第6のトランジスタM6のゲート電圧を、バッファ回路10を経て第3の抵抗素子R3と第4の抵抗素子R4の接続点に印加する。これにより、第6のトランジスタM6のゲート電圧の変化が、第1の抵抗素子R1と第3の抵抗素子R3の抵抗値の比率によって第1の抵抗素子R1にて発生する電位差を変化させる。この第1の抵抗素子R1における電位差の変化に比例し、第4のトランジスタM4のゲート電圧も変動する。一方、第2の抵抗素子R2にて発生する電位差の変化は、第7のトランジスタM7から流入する電流の影響により、第1の抵抗素子R1における電位差の変化よりも小さくなる。結果として、第4のトランジスタM4と第5のトランジスタM5のソースの電位に差が生じる。ここで、第4のトランジスタM4と第5のトランジスタM5のゲートは接続されているため、第5のトランジスタM5のゲート−ソース間電圧が変化し、これによって第5のトランジスタM5のドレイン電流も変化する。
第5のトランジスタM5のドレイン電流の変化は、第6のトランジスタM6のゲート電圧変化を抑制するフィードバック作用として働き、第6のトランジスタM6のゲートノードにおける低い周波数でのインピーダンスを引き下げる。結果として、第6のトランジスタM6のゲート−ドレイン間の寄生容量により生じる極の周波数fP2は高くなり、出力部に設ける位相補償用のコンデンサC1の値を小さくできる。
上記構成において、第7のトランジスタM7は、ゲート−ソース間には所定の電圧が印加されており、ドレイン電流が特定の電流値(第1の所定値)より小さいときは、ドレイン−ソース間抵抗を持った抵抗素子として動作する非飽和領域の動作となる。また、ドレイン電流が特定の電流値(第2の所定値、第1の所定値≦第2の所定値)以上になると、ドレイン−ソース間電位差に関わらず一定の電流を流す定電流源として動作する飽和領域の動作となる。
LDOレギュレータ回路の出力電流が小さく、出力トランジスタとしての第6のトランジスタM6のゲート−ソース間電位差が小さくて第4の抵抗素子R4を流れる電流が小さい場合、第4の抵抗素子R4に流れる電流はほぼ第7のトランジスタM7のドレインから供給される。このため、バッファ回路10の出力電圧が変化しても、第2の抵抗素子R2を流れる電流はほとんど変化しない。この結果、第5のトランジスタM5のドレイン電流の変化が抑制され、上述した第6のトランジスタM6のゲート電圧変化を抑制するフィードバックの効果は大きくなる。
一方、LDOレギュレータ回路の出力電流が大きく、出力トランジスタとしての第6のトランジスタM6のゲート−ソース間電位差が大きい場合、第7のトランジスタM7は定電流源として動作するため、バッファ回路10の出力電圧が変化しても、第7のトランジスタM7のドレイン電流値は変化しない。この場合、バッファ回路10の出力電圧の変化に伴う第4の抵抗素子R4に流れる電流の変化は、ほぼ第2の抵抗素子R2を流れる電流の変化となり、第5のトランジスタM5のドレイン電流が変化して上記フィードバックの効果は小さくなる。
このように、バッファ回路10と第1の電圧源V1との間に接続された第7のトランジスタM7は、第6のトランジスタM6の出力電流が第1の所定値より小さい場合は非飽和領域にて抵抗素子として動作し、出力電流が第1の所定値と同じか又は大きい第2の所定値以上の場合は飽和領域にて定電流源として動作するため、第6のトランジスタM6のゲートノードのインピーダンス変更用トランジスタとして機能する。そして、バッファ回路10、第3〜5の抵抗素子R3〜R5、及び第7のトランジスタM7は、LDOレギュレータ回路の位相補償効果を調整する位相補償調整回路として機能する。
以上の動作により、LDOレギュレータ回路の出力電流が増加するに従い、第6のトランジスタM6のゲートノードのインピーダンスが大きくなり、LDOレギュレータ回路全体のループゲインが増加する。このことは出力電流に対する出力電圧の変動を抑制し、図12に示したエラーアンプにおいて抵抗素子を付加した構成よりも、良好なロードレギュレーション特性を得ることが可能となる。
(第2の実施形態)
図2は、第2の実施形態の安定化電源回路の構成を示す回路図である。第2の実施形態は、第1の実施形態におけるバッファ回路10の他の構成例を示すものである。
第2の実施形態のLDOレギュレータ回路は、図1の回路構成に対して、バッファ回路10を、第6のトランジスタM6と同じPチャンネル型の第8のトランジスタM8で代用して置き換えた構成である。第8のトランジスタM8は、ゲートが第6のトランジスタM6のゲートに接続され、ドレインが第6のトランジスタM6のドレインとともに出力端子に接続され、ソースが第3の抵抗素子R3及び第4の抵抗素子R4に接続される。第8のトランジスタM8のソースがバッファ回路10の出力端に相当する。
第2の実施形態では、第3の抵抗素子R3と第4の抵抗素子R4の接続点の電圧は、図1の回路構成よりも第8のトランジスタM8の閾値電圧だけ高くなり、その分第3の抵抗素子R3及び第4の抵抗素子R4に流れる電流を減少させることができる。また、第8のトランジスタM8は出力電流の一部となるため、出力電流に対して、LDOレギュレータ回路全体の消費電流を低減させる利点がある。
図3は、第2の実施形態の安定化電源回路の具体的な構成例を示す回路図である。図2の構成に対応して、第1のトランジスタM1、第2のトランジスタM2、第3のトランジスタM3、第4のトランジスタM4、第5のトランジスタM5、第6のトランジスタM6、第7のトランジスタM7、第8のトランジスタM8、第1の電圧源V1、第2の電圧源V2、第1の抵抗素子R1、第2の抵抗素子R2、第3の抵抗素子R3、第4の抵抗素子R4、第5の抵抗素子R5、第7の抵抗素子R7、第8の抵抗素子R8、コンデンサC1が設けられる。
第7のトランジスタM7のゲートは、ドレインとゲートが接続されたPチャンネル型の第9のトランジスタM9のドレイン及びゲートに接続される。第9のトランジスタM9のソースは、第1の電圧源V1に接続され、ドレインは電流源I1に接続される。
トランジスタM1、M2、M3はNチャンネル型のMOSFETにより構成され、トランジスタM4、M5、M6、M7、M8、M9はPチャンネル型のMOSFETにより構成される。第6のトランジスタM6は、出力端子に流れる電流を制御するゲート幅の広いトランジスタにより構成される。第7のトランジスタM7と第9のトランジスタM9はカレントミラー回路となっており、電流源I1に比例した電流を第4の抵抗素子R4に供給する。
第1〜第5の抵抗素子R1〜R5は、第6のトランジスタM6のゲート電圧を第4のトランジスタM4、第5のトランジスタM5のソースにフィードバックするための抵抗である。第7及び第8の抵抗素子R7、R8は、出力電圧を分圧して帰還電圧を生成するための帰還抵抗である。
以下に、本実施形態の安定化電源回路における動作を詳しく説明する。具体的には、本実施形態の構成における、第6のトランジスタM6のゲート電圧の変化に対する第5のトランジスタM5のドレイン電流の変化を求め、この関係から第6のトランジスタM6のゲートノードのインピーダンスが従来例よりも低下していることを示す。
図3の回路構成において、第8のトランジスタM8のソースの出力抵抗が、抵抗素子R3、R4、R5の抵抗値と比較して十分低いとする。この場合、電源電圧VDDと第8のトランジスタM8のソース端子電圧との電位差Vs8は、以下の数式(5)により表される。
Vgs6:第6のトランジスタM6のソース−ゲート間電位差、Vgs8:第8のトランジスタM8のゲート−ソース間電位差
第8のトランジスタM8のゲートアスペクト比が大きく、バッファ回路として機能するように十分な電流を流すことが可能である場合、Vgs6の電圧の変化はそのままVs8の電圧の変化となって現れる。
今ここで、第6のトランジスタM6のゲート−ソース間電圧がVgs6から微小電圧vgs6だけ変動した場合を考える。この場合、抵抗素子R1において発生する電位差VR1の変化である電圧変化量vr1は以下の数式(6)のようになる。
一方、第7のトランジスタM7はドレイン−ソース間の電位差が小さく、非飽和領域で動作していると仮定する。この状態は、LDOレギュレータ回路の低消費電流化のため、出力電流を小さくした場合に相当する。このときの第7のトランジスタM7のドレイン−ソース間の抵抗をro7とする。この場合、第6のトランジスタM6のゲート−ソース間電圧の変化量vgs6に対する抵抗素子R2において発生する電位差VR2の電圧変化量vr2は以下の数式(7)のようになる。
ここで、抵抗素子R1とR2の抵抗値が等しく、また抵抗素子R3の抵抗値をR3=R4+R5として、抵抗素子R1とR2の電圧変化の差を考える。電圧変化量の差vr1−vr2は以下の数式(8)により表される。
第4のトランジスタM4のドレイン電流が一定で、ゲート−ソース間電圧が一定であるとすると、抵抗素子R1とR2の電圧変化量の差によって、第5のトランジスタM5のドレイン電流Id5の変化である電流変化量id5は、以下の数式(9)により表される。
gm5:第5のトランジスタM5のトランスコンダクタンス
以上の式により、第6のトランジスタM6のゲートノードにおけるインピーダンスro5は、以下の数式(10)のようになる。
各抵抗素子の抵抗値の具体例として以下の値を想定する。
R1=10kΩ、R3=100kΩ、R4=20kΩ、R5=80kΩ、gm5= 8.5×10−6、ro7=10kΩ
この具体例の場合、数式(10)により、インピーダンスro5は、ro5=2.09MΩとして求められる。この第6のトランジスタM6のゲートノードにおけるインピーダンスro5は、数式(3)において求めた第5のトランジスタM5の出力抵抗Rdsと比較して1/10程度の低い値となっている。
上述したインピーダンスro5等の算出例は、第6のトランジスタM6のソース−ゲート間電位差Vgs6が小さく抵抗素子R4に流れる電流が小さい状態、すなわち、第7のトランジスタM7が非飽和領域で動作している状態の動作における特性を示している。
この状態から、第6のトランジスタM6の出力電流が増加し、ソース−ゲート間電位差Vgs6が増加すると、第7のトランジスタM7のドレイン−ソース間電位差は拡大し、第7のトランジスタM7が飽和領域で動作する。この場合、第7のトランジスタM7のドレイン電流は、第9のトランジスタM9のドレイン−ソース間の電位差に関わりなく一定となる。すなわち、ro7≫R4となる。
この結果、上記数式(7)は以下の数式(11)のように近似できる。
数式(11)から、抵抗素子R1〜R5の抵抗値がR1=R2でR3=R4+R5の場合、この飽和領域の動作においては、VDD−第8のトランジスタM8のソース間の電位差が変化しても、抵抗素子R1とR2の電圧は同じだけ変化し、第5のトランジスタM5のゲート−ソース間電位差は変化しないことが分かる。このことから、第6のトランジスタM6のゲートノードのインピーダンスは、数式(3)で求めた値に近づく。
ここで、第7のトランジスタM7が非飽和領域から飽和領域に切り替わる際のドレイン−ソース間電圧Vdsat7は、以下の数式(12)のようになる。
Vgs7:第7のトランジスタM7のゲート−ソース間電圧、Vth7:M7の閾値電圧
非飽和領域から飽和領域に切り替わる電圧は、抵抗素子R4、R5の抵抗値の比により変化し、以下の数式(13)のようになる。
Vs8sat:第7のトランジスタM7が飽和領域に切り替わる際のVDD−M8ソース間電位差、Idsat7:M7の飽和電流、VR2:抵抗素子R2にて発生する電位差
図4は、抵抗素子R4とR5の抵抗値の比によりロードレギュレーション特性が変化することを示した特性図の一例である。図4に示すように、例えばR4/R5=0.2とすると、出力電流の変化に対する出力電圧の変化を小さくでき、ロードレギュレーション特性の悪化を抑制できる。本実施形態の回路構成では、抵抗素子R4とR5の抵抗値の比により、第7のトランジスタM7が飽和領域に切り替わる際の出力電流を設定することが可能である。このことは、LDOレギュレータ回路に求められるロードレギュレーション特性等に合わせて、本回路の位相補償効果を調整し、最適な回路定数を設定する際に有用である。
上述したように、本実施形態のLDOレギュレータ回路は、出力トランジスタとなる第6のトランジスタM6のゲートにバッファ回路となる第8のトランジスタM8のゲートを接続し、第8のトランジスタM8のソースを抵抗素子R4を介して第7のトランジスタM7のドレインに接続し、第7のトランジスタM7のソースを電源電圧端子(VDD)に接続した構成となっている。本実施形態では、LDOレギュレータ回路の出力電流の大小によって、第7のトランジスタM7の動作が非飽和領域/飽和領域に切り替わり、第6のトランジスタM6のゲートノードのインピーダンスが切り替わるように構成されている。結果として、出力電流が小さい場合は、ゲートノードのインピーダンスが低下し、数式(4)におけるfP2の周波数を高い側に移動させて位相補償効果を高め、発振を抑制できる。また、出力電流が大きい場合は、ゲートノードのインピーダンスが高くなり、LDOレギュレータ回路全体のループゲインを高め、出力電流の増加により出力電圧が変動することを抑制できる。
(第3の実施形態)
図5は、第3の実施形態の安定化電源回路の構成を示す回路図である。第3の実施形態は、第1又は第2の実施形態に対して素子を追加した構成例を示すものである。
第3の実施形態のLDOレギュレータ回路は、図2の回路構成に対して、第8のトランジスタM8のゲート電圧において第6のトランジスタM6のゲート電圧に対して所定の電位差を発生させる回路素子を設けた構成である。図5では、電位差を発生させる回路素子として電圧発生回路V3を設けた構成例を示している。なお、図示しないが、同様に図1の回路構成に対して、バッファ回路10の入力端の電圧において、第6のトランジスタM6のゲート電圧に対して所定の電位差を発生させる回路素子を設けた構成としてもよい。
第3の実施形態では、第8のトランジスタM8のゲート電圧を、第6のトランジスタM6のゲート電圧に対して所定の電位差V3を持たせて制御する構成となっている。LDOレギュレータ回路の出力電流が小さく、第6のトランジスタM6のゲート−ソース間の電位差が小さい場合、図2の回路構成では第8のトランジスタM8のソース電流も減少し、位相補償に必要な電流を流せなくなる場合がある。これに対し、第3の実施形態の構成では、第6のトランジスタM6のゲート−ソース間電位差が小さい状況においても、第8のトランジスタM8のゲートとの間で所定の電位差を有するため、第8のトランジスタM8において必要なドレイン電流を流すことが可能となる。この結果、LDOレギュレータ回路の出力端子に負荷が接続されないような状態においても、第1及び第2の実施形態と同様の位相補償効果を得ることができる。
図6は、第3の実施形態の安定化電源回路の具体的な構成例を示す回路図である。図5の構成に対応して、第1のトランジスタM1、第2のトランジスタM2、第3のトランジスタM3、第4のトランジスタM4、第5のトランジスタM5、第6のトランジスタM6、第7のトランジスタM7、第8のトランジスタM8、第1の電圧源V1、第2の電圧源V2、第1の抵抗素子R1、第2の抵抗素子R2、第3の抵抗素子R3、第4の抵抗素子R4、第5の抵抗素子R5、第7の抵抗素子R7、第8の抵抗素子R8、コンデンサC1が設けられる。
第7のトランジスタM7のゲートは、ドレインとゲートが接続された第9のトランジスタM9のドレイン及びゲートに接続される。第9のトランジスタM9のソースは、第1の電圧源V1に接続され、ドレインは電流源I1に接続される。トランジスタM1〜M9は、図3に示した第2の実施形態の具体例の構成と同様である。
また、第8のトランジスタM8のゲートと第6のトランジスタM6のゲートとの間には、所定の電位差を発生させる回路素子として、抵抗素子R9が接続される。第8のトランジスタM8と第6のトランジスタM6のゲート間に抵抗素子R9を設け、第1のトランジスタM1のドレイン電流によって、第6のトランジスタM6のゲートに対して電位差を持たせている。これにより、第8のトランジスタM8のゲート−ソース間電位差は、第6のトランジスタM6よりも大きくなる。
図3の第2の実施形態の回路構成の場合、負荷抵抗RLの値が非常に大きく、第6のトランジスタM6のドレイン電流がわずかしか流れない状況においては、第8のトランジスタM8のドレイン電流も減少する。これに伴い、抵抗素子R3、R4に対して十分な電流が供給できなくなり、第6のトランジスタM6のゲート−ソース間の電圧変化を十分にフィードバックすることができない状態が起こり得る。この現象を改善するためには、第8のトランジスタM8のゲートアスペクト比を大きくとる必要があるが、この対策は素子のレイアウト面積の増大につながる。
図6の第3の実施形態の回路構成は、上記課題を解決するための構成である。第6のトランジスタM6のゲート−ソース間の電位差が小さく、第6のトランジスタM6がほとんどOFF状態においても、第8のトランジスタM8のゲート−ソース間には抵抗素子R9により発生する分の電位差が加算されるため、抵抗素子R3、R4に必要な電流を供給することが可能となる。したがって、第8のトランジスタM8のゲートアスペクト比を小さくしても、負荷抵抗RLの値が非常に大きい状態、あるいは、無負荷状態においても、安定した動作が可能になる。
(第4の実施形態)
図7は、第4の実施形態の安定化電源回路の構成を示す回路図である。第4の実施形態は、第1から第3のいずれかの実施形態に対して素子を追加した構成例を示すものである。
第4の実施形態のLDOレギュレータ回路は、図5の回路構成に対して、第8のトランジスタM8のドレインと第6のトランジスタM6の出力端子との間に、所定量以上の電流が流れないように制限する電流制限素子D1を設けた構成である。なお、図示しないが、同様に図1又は図2の回路構成に対して、電流制限素子を設けた構成としてもよい。図1の回路構成に適用した場合、バッファ回路の出力端と第6のトランジスタM6の出力端子との間に、電流制限素子を設けた構成となる。
第4の実施形態では、第8のトランジスタM8のドレインにダイオード等による電流制限素子D1を接続した構成となっている。LDOレギュレータ回路の出力電流が大きく、第6のトランジスタM6のゲート−ソース間の電位差が大きい場合、抵抗素子R3、R4に多くの電流が流れる。この電流増加は、抵抗素子R3、R4において発生する電圧を増加させ、第4のトランジスタM4と第5のトランジスタM5のソースの電圧を引き下げることとなる。この結果、LDOレギュレータ回路の1次側の電源電圧である第1の電圧源V1の電圧が低い場合、第1のトランジスタM1と第2のトランジスタM2のドレイン−ソース間の電位差が減少して非飽和領域で動作することにより、LDOレギュレータ回路全体のループゲインを低下させ、出力電圧を正常に制御できなくなる状態が起こり得る。これに対し、第4の実施形態の構成では、電流制限素子D1を第8のトランジスタM8のドレインに挿入することにより、第8のトランジスタM8のソース電流が所定値以上に増加することを抑止できる。このため、第1の電圧源V1の電圧が低く、且つ第6のトランジスタM6のゲート−ソース間の電位差が大きい状況においても、出力電圧を制御可能にする効果がある。
図8は、第4の実施形態の安定化電源回路の具体的な構成例を示す回路図である。図7の構成に対応して、第1のトランジスタM1、第2のトランジスタM2、第3のトランジスタM3、第4のトランジスタM4、第5のトランジスタM5、第6のトランジスタM6、第7のトランジスタM7、第8のトランジスタM8、第1の電圧源V1、第2の電圧源V2、第1の抵抗素子R1、第2の抵抗素子R2、第3の抵抗素子R3、第4の抵抗素子R4、第5の抵抗素子R5、第7の抵抗素子R7、第8の抵抗素子R8、第9の抵抗素子R9、コンデンサC1が設けられる。
第7のトランジスタM7のゲートは、ドレインとゲートが接続された第9のトランジスタM9のドレイン及びゲートに接続される。第9のトランジスタM9のソースは、第1の電圧源V1に接続され、ドレインは電流源I1に接続される。トランジスタM1〜M9は、図3に示した第2の実施形態の具体例の構成と同様である。
また、第8のトランジスタM8のドレインと出力端子VOUTとの間には、電流制限素子として、デプレッション型のNチャンネル型MOSFETである第10のトランジスタM10が設けられる。第10のトランジスタM10のドレインが第8のトランジスタM8のドレインと接続され、ソース及びゲートが出力端子VOUTと接続される。
図3の第2の実施形態、及び図6の第3の実施形態の回路構成の場合、LDOレギュレータ回路の出力電流が増加し、それに伴い第6のトランジスタM6のゲート−ソース間電位差が拡大すると、抵抗素子R1、R2に流れる電流もそれに比例して増加する。この結果、抵抗素子R1、R2において発生する電圧は増加していくことになる。この電圧増加は、第1のトランジスタM1、第2のトランジスタM2のドレイン−ソース間の電位差を減少させるため、第1のトランジスタM1と第2のトランジスタM2を飽和領域で動作させるために必要なドレイン−ソース間電圧を確保するために、より高い電源電圧、すなわ第1の電圧源V1において高い出力電圧が必要になる。
図8の第4の実施形態の回路構成は、上記課題を解決するための構成である。第8のトランジスタM8のドレインと出力端子VOUTとの間に挿入した第10のトランジスタM10は、ゲートとソースが接続され、閾値電圧は0V以下になっている。このため、第10のトランジスタM10は、ドレイン電流が所定値以上になると、それ以上の電流が流れないように電流を制限する電流制限素子として機能する。この構成により、第7のトランジスタM7のドレイン電流は所定値以上に増加することは無く、上述した課題を改善して、特に電源電圧が低い場合でもLDOレギュレータ回路において出力電圧を正確に制御できるようにしている。また、位相補償効果については、第7のトランジスタM7のドレイン電流が所定値に達するまでは第1〜第3の実施形態の回路と同様の動作を行うため、出力電流の少ない状態においては同様の効果を得ることが可能である。
以上説明したように、本実施形態によれば、安定化電源回路の出力電流が小さい状態において、出力トランジスタのゲートノードのインピーダンスを低下させ、位相補償効果を高めることができる。また、出力電流が大きい状態では、ゲートノードのインピーダンスを高めて回路全体のループゲインを高くでき、出力電流の増加により出力電圧が変動することを抑制できる。このような本実施形態の作用により、位相補償用のコンデンサの値を小さくでき、従来例の回路構成と比較して少ないレイアウト面積により低消費電流に対応した安定化電源回路を実現できる。また、出力電圧の変動を抑制でき、従来例の抵抗素子を追加する構成と比較して、良好なロードレギュレーション特性を得ることができる。したがって、さらなる低消費電流に対応しつつ、ロードレギュレーション特性が良好な安定化電源回路を、小さい実装面積にて実現可能となる。
以上、図面を参照しながら各種の実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。また、本発明の趣旨を逸脱しない範囲において、上記実施形態における各構成要素を任意に組み合わせてもよい。