JP5343698B2

JP5343698B2 - 電圧調整装置

Info

Publication number: JP5343698B2
Application number: JP2009119207A
Authority: JP
Inventors: カイルゥ; 弘造伊藤
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2008-05-16
Filing date: 2009-05-15
Publication date: 2013-11-13
Anticipated expiration: 2029-05-15
Also published as: CN101581947B; JP2009277233A; CN101581947A

Description

本発明は、電圧調整装置に関し、特に、低ドロップアウト（Low Drop Out：LDO）電圧調整装置に関する。

殆どの電子回路は、特定の許容範囲内に維持される安定な電圧源を要する。この電圧源は、特定の部品に安定な電圧を供給し、その正常動作を確保することができる。その安定な電圧は、一般的に電圧調整装置により提供される。

通常、電圧調整装置は、主に、差動増幅部、駆動部（例えば、駆動用P-FET、PNPトランジスタ）、及び、出力電圧を一定の比率で差動増幅部へフィードバックするフィードバック回路を含む。従来の電圧調整装置は、出力電圧の安定性を保つために、一般的に差動増幅部と駆動部との間にホロア（Follower）部を導入し、差動増幅部による極点を高周波数方向へシフトさせ、位相余裕を改善する。しかし、ホロア部の導入に伴い新しい極点が生じ、位相余裕の改善に悪影響を及ぼす。そこで、前述したような構成にミラーRC補償装置を追加することにより、位相余裕を改善することができる。しかし、このようにして、コンデンサーの影響で電圧調整装置の過渡応答が悪いという欠点がある。

よって、位相余裕の改善効果が良く、且つ、優れた過渡応答性を有する電圧調整装置が望ましい。

本発明の目的は、低ドロップアウト（LDO）電圧調整装置を提供することにある。

本発明の一側面によれば、入力電圧を安定な出力電圧に調節する電圧調整装置が提供される。この電圧調整装置は、ホロア部と、前記ホロア部の出力を受けて負荷に対して安定な電圧を出力する駆動部と、前記ホロア部と前記駆動部との間に接続されて前記負荷の負荷電流の増大と共に位相余裕を増大させる位相余裕動的補償装置と、を含む。

本発明の他の側面によれば、低消費電力の電圧調整装置と高消費電力の電圧調整装置を含むデュアルモード動作装置が提供される。このデュアルモード動作装置は、低消費電力の電圧調整装置にて動作する低消費電力モードと、高消費電力の電圧調整装置にて動作する高消費電力モードとの間に切り替えることができ、前記低消費電力の電圧調整装置は、前記本発明の一側面で提供された電圧調整装置である。

本発明は、ホロア部を増加して位相補償を行う方法に基づいて、位相余裕動的補償装置をホロア部の負荷として導入し、この位相余裕動的補償装置により、負荷の負荷電流の増大と共に位相余裕を改善する。これにより、良好な位相改善効果を得ると同時に、ミラーRC補償方法におけるミラーコンデンサーによる過渡応答性へのマイナス効果を除去することができる。

従来技術におけるホロア部を用いて位相補償を行う電圧調整装置のブロック図である。本発明に係る実施例における電圧調整装置のブロック図である。図１に示す従来技術における電圧調整装置のシステム全体のゲイン―周波数曲線を示す図である。本発明に係る電圧調整装置の一実施例の詳細な回路図である。電圧調整装置のシステム全体のゲイン―周波数曲線を示す図である。ホロア部の位相―周波数曲線を示す図である。負荷電流が5mAの場合、位相余裕動的補償装置を導入していない電圧調整装置と位相余裕動的補償装置を導入した電圧調整装置のシステム全体のゲイン―位相―周波数曲線を示す図である。ミラーRCによる位相補償方法と本発明に係る位相補償方法を用いたシステムの負荷電流過渡応答性を比較する図である。本発明に係る電圧調整装置の応用例を示す図である。

次に、添付した図面を参照しながら、本発明の好適な実施形態を詳細に説明する。

図１は、従来技術におけるホロア部の導入により位相補償を行う電圧調整装置のブロック図である。図１に示す電圧調整装置は、互いに接続された差動増幅部１０、ホロア部２０、駆動部３０、及び、駆動部３０の出力を差動増幅部１０の入力端子へフィードバックするフィードバック回路４０を含む。この電圧調整装置は、入力電圧を調節することにより、駆動部３０により安定な出力電圧を出力する。ホロア部２０は、差動増幅部１０と接続され、電圧調整装置のシステム全体の位相余裕を改善する。なお、駆動部３０の出力電圧は、フィードバック回路４０を介せずに、差動増幅部１０へ直接フィードバックされることも可能である。

図２は、本発明に係る実施例における電圧調整装置のブロック図である。図２に示すように、本発明のポイントは、ホロア部２０の後ろに位相余裕動的補償装置５０をホロア部２０の負荷として追加することにある。なお、位相余裕動的補償装置５０の具体的な構成、及び、位相余裕動的補償装置５０が具体的にどのようにシステムの位相余裕を改善するかについては、図４と図５を参照して後述する。

図３は、図１に示す従来技術における電圧調整装置のシステム全体のゲイン―周波数曲線を示す図である。図３において、曲線R、S、Tは、それぞれ、負荷電流が10μA、1mA、5mAときのシステムのゲイン―周波数曲線である。極点Pole1は、駆動部３０による極点であり、また、前記曲線から分かるように、負荷電流の増大に伴い、Pole1は、周波数増大の方向へ移動し、Pole1’とPole1’’に達する。Pole2は、差動増幅部１０による極点であり、Pole3は、ホロア部２０による極点であり、また、前記曲線から分かるように、Pole2の周波数f_Pole2とPole3の周波数f_Pole3は、負荷電流の変化に伴って変化しない。Pole3の周波数は、単位ゲイン周波数に近いため、電圧調整装置のシステムの位相余裕は、ホロア部２０による極点Pole3の周波数の影響を受ける。以上の分析をまとめると、従来技術における電圧調整装置のシステムにおいて、負荷電流の増大に伴い、駆動部による極点は、周波数増大の方向へ移動し、差動増幅部による極点の周波数とホロア部による極点の周波数は、負荷電流の増大による影響を受けず一定に保持される。しかし、単位ゲイン周波数は、周波数の増大の方向へシフトするので、システムの位相余裕は減少し、システムは不安定になる。

本発明のポイントは、ホロア部２０と駆動部３０との間に、位相余裕動的補償装置５０を設けることにある。位相余裕動的補償装置５０は、ホロア部による極点Pole3の極点周波数f_Pole3を、駆動部３０の負荷電流の増大と共に高周波数方向へ移動（増大）させることができる。つまり、ホロア部２０による極点Pole3の極点周波数f_Pole3と単位ゲイン周波数UGFとの変化傾向を一致させる。即ち、単位ゲイン周波数UGFは後ろへ移動するときに、ホロア部２０による極点の極点周波数f_Pole3も同時に後ろへ移動する。これにより、位相余裕動的補償５０を導入していない場合におけるシステムの位相余裕が負荷電流の増大と共に減少する傾向を抑制し、システムの安定性を向上させることができる。

ここで、ホロア部による極点Pole3の極点周波数f_Pole3が負荷電流の増大と共に増大することは、ホロア部による極点の極点周波数の計算式

（Roは、ホロア部と駆動部との間の等価並列抵抗を表し、Coは、ホロア部と駆動部との間の等価並列コンデンサーを表す）から得られる。上式のパラメータRoとCoのうち、少なくとも一つを負荷電流の増大に伴って減少させれば、f_Pole3を負荷電流の増大と共に増大させることが可能になる。なお、次の実施例では、Roを負荷電流の増大と共に減少させる方法を用いて説明を行う。

図４は、本発明に係る電圧調整装置の実施例としての低ドロップアウト（LDO）電圧調整装置の具体的な回路図である。図１に示すように、差動増幅部１０は、二つのPMOS電界効果トランジスタP1、P2、及び、三つのNMOS電界効果トランジスタN1、N2、N3によって実現される。ホロア部２０は、定電流源とするPMOS電界効果トランジスタP3と、ホロアトランジスタとするPMOS電界効果トランジスタP4とにより構成されたソースホロア（Source Follower）部で実現される。駆動部３０は、一つPMOS電界効果トランジスタP6によって実現され、このような電圧安定トランジスタは、低ドロップアウト（LDO）電圧安定トランジスタとも称される。図２の中の位相余裕動的補償装置５０は、PMOS電界効果トランジスタP5によって実現され、本実施例において、ホロア部２０の負荷とされる。即ち、PMOS電界効果トランジスタP5のソースは、駆動トランジスタP6のソース（即ち、図４の中のプラス電圧VDD）と接続され、ダイオードのプラス端の役割を果たし、PMOS電界効果トランジスタP5のゲートとドレーンは、駆動トランジスタP6のゲートとホロア部２０の出力端と接続され、ダイオードのマイナス端に相当する。このような接続により、実際的には、P5は、ダイオードの順方向の役割を果たす。フィードバック回路４０は、RtopとRbotの直列で構成され、出力電圧を比例縮小した後に差動増幅部１０にフィードバックする。勿論、他の変形例においては、RtopとRbotの直列回路によりフィードバック電圧を取得せずに、出力電圧を差動増幅部１０へ直接フィードバックすることもできる。なお、差動増幅部１０、ホロア部２０、駆動部３０及びフィードバック回路４０の実現に関する具体的な構成については、当業者が合理的に変更させても良い。例えば、差動増幅部１０は、バイポーラトランジスタで実現されても良く、また、ホロア部２０は、エミッタホロアで代替されても良い。また、本実施例で挙げられたソースホロア部以外に、他のホロア部も採用することができる。例えば、抵抗を本実施例における定電流源として用いてホロアトランジスタと共にソースホロア部を構成しても良い。また、駆動部３０は、PNPトランジスタによって実現されることで、本実施例におけるPMOS電界効果トランジスタを代替しても良い。また、図４におけるPMOS電界効果トランジスタは、NMOS電界効果トランジスタにより代替されても良いし、NMOS電界効果トランジスタは、PMOS電界効果トランジスタにより代替されても良く、例えば、負の電圧を出力する場合は、これに相当する。なお、このようなあらゆる変更は、本発明の範囲に属する。

以下は、図５を用いて、位相余裕動的補償装置５０とするPMOS電界効果トランジスタP5により位相余裕を改善することについて説明を行う。図５は、本発明に係るシステムのゲイン―周波数曲線である。図５では、負荷電流が10μA、1mA、5mAの順に増大する三つのケースを挙げ、この三つのケースにおけるシステムのゲイン―周波数曲線がそれぞれ曲線A、曲線Bと曲線Cで示される。図４に示すように、負荷電流が増大するにつれてPMOS駆動トランジスタP6のソースとゲートの間に印加される電圧が増大するので、PMOS電界効果トランジスタP5に印加される電圧も増大する。ダイオードの順方向の等価出力抵抗が電圧の増大と共に減少する特性に基づいて、ダイオードとして接続されるPMOS電界効果トランジスタP5の順方向抵抗Rは、その両端に印加される電圧の増大に伴って減少する。また、PMOS電界効果トランジスタP5の抵抗Rに対して、駆動部の入力抵抗とホロア部の出力抵抗が遥かに大きいため、特に、負荷電流が大きい場合、それらの抵抗による極点Pole3の周波数への影響を無視できるので、Roを抵抗Rに近似できる。つまり、ホロア部の負荷抵抗は、ダイオードの順方向として使われるPMOS電界効果トランジスタの抵抗値Rによって決められる。

図４に示すように、電圧調整装置の負荷電流が10μAから1mAに、さらに5mAまで増大する場合、PMOS駆動トランジスタP6のソースとゲートの間に印加される電圧が次第に増大するので、PMOS電界効果トランジスタP5に印加される電圧も大きくなる。ダイオードの順方向抵抗が電圧の増大と共に減少する特性に基づいて、極点Pole3の周波数計算式

により、ホロア部による極点Pole3の周波数を計算した結果、極点Pole3の周波数f_Pole3は、PMOS電界効果トランジスタP5の抵抗Rの減少と共に増大することが分る。つまり、電圧調整装置の負荷電流が10μAから1mAに、さらに5mAまで増大するときに、極点Ploe3は、高周波数方向へ移動し、図５に示すように、極点Pole3の周波数は、f_Pole3からf_Pole3’に、さらにf_Pole3’’まで増大する。

図６は、位相余裕動的補償装置５０を負荷としてのホロア部の位相―周波数曲線を示す図である。極点周波数は、f_Pole3からf_Pole3’に、さらにf_Pole3’’まで増大するに伴って、極点Pole3による位相変化は、図６の曲線Dから曲線Eへ、そして曲線Fへまでの変化のように、持ち上げる傾向になる。

図７は、負荷電流が5mAである場合、位相余裕動的補償装置５０を導入していない電圧調整装置（図１に示す電圧調整装置）と位相余裕動的補償装置５０を導入した電圧調整装置（図２に示す電圧調整装置）のゲイン―位相―周波数曲線を示す図である。負荷電流が5mAに変わらない場合、位相余裕動的補償装置５０は、駆動部による極点と差動増幅部による極点の周波数に影響を与えない。そのため、位相余裕動的補償装置５０を導入していない電圧調整装置と位相余裕動的補償装置５０を導入した電圧調整装置のシステム全体のゲイン―位相―周波数曲線は、図７の曲線H、Gに示すようになる。曲線H、Gは、ホロア部による極点に達する前に重なり合う。位相余裕動的補償装置５０を導入していない電圧調整装置において、ホロア部による極点の周波数は、負荷電流の増大と共に増大しなく、図５に示した負荷電流が10μAであるときの周波数f_Pole3の位置にずっとあると相当する。それに対して、位相余裕動的補償装置５０を導入している電圧調整装置において、前述のように、ホロア部による極点の周波数は、負荷電流の増大と共に増大し、つまり、ホロア部による極点の周波数とシステムのゼロゲイン周波数UGFとの差は、位相余裕動的補償装置５０を導入していない装置のその両周波数の差よりも大きく、その位相―周波数曲線も負荷電流の増大と共に、負荷電流が小さいときの位相―周波数曲線に比べ持ち上がるようになる。そのため、位相余裕動的補償装置５０を使用していない電圧調整装置と位相余裕動的補償装置５０を使用した電圧調整装置のソースホロア部の位相―周波数曲線は、図７の曲線I、Jに示すようになり、曲線Jは曲線Iに比べ持ち上がった。図７の曲線M、Nは、それぞれ位相余裕動的補償装置５０を導入していない電圧調整装置と位相余裕動的補償装置５０を導入した電圧調整装置のシステム全体の位相―周波数曲線を表す。ホロア部における位相曲線の重畳効果のため、曲線Nは、曲線Mと比べ、単位ゲイン周波数UGFのところでの位相が（図７のPM1とPM2に示すように）持ち上げられた。即ち、システムの位相余裕は、改善（増大）された。

また、当業者は、位相余裕動的補償装置５０の可変抵抗部品として、PMOS電界効果トランジスタのほかに、NMOS電界効果トランジスタまたは簡単なダイオードを用いて実現することも容易に想到できる。また、可変抵抗部品のほかに、本発明の趣旨を離脱しない限り、可変コンデンサー等を用いて位相余裕動的補償装置５０を実現することも考えられる。

本発明は、通常の位相余裕改善方法であるミラーRC位相補償と比べ、コンデンサーを必要としないため、電圧調整装置の負荷電流の過渡応答性を有効に改善できる。負荷電流の過渡応答性は、負荷電流の瞬時変化によるシステム出力電圧の電圧差ΔVtrを用いて評価できる。

ΔVtr=Ioutmax^*Δt/Cout+ΔVesr
ここで、Δt=1/Bwcl+ΔVpgate^*Cpgate/Issであり、Ioutmaxは、最大出力電流であり、Coutは、外付け出力コンデンサーであり、ΔVesrは、出力コンデンサーの等価直列抵抗ESRの電圧差であり、Bwclは、閉ループ帯域であり、ΔVpgateは、駆動トランジスタのゲート電圧差であり、Cpgateは、駆動トランジスタのゲートの対地等価コンデンサーであり、Issは、駆動トランジスタのゲートの対地放電電流である。

他のパラメータが同じである場合、ミラーRC位相補償方法にあるミラーコンデンサーCを省略すれば、Cpgateの値が大幅に減少するため、Δｔが減少し、ΔVtrも同時に減少する。図８は、ミラーRC位相補償方法と本発明に係る位相補償方法を用いたシステムの負荷電流の過渡応答性に対する比較図である。シミュレーションソフトを用いて得られた比較結果を図８に示す。図の中の曲線Xは、ミラーRC位相補償方法による過渡応答性の曲線を示し、Yは、本発明に係る位相余裕動的補償方法で得られた過渡応答性の曲線を示す。図８から分かるように、ミラーRCによる位相補償方法では、負荷電流を最小電流と最大電流の間に切り替えるときに、過渡変動の幅が出力電圧の理想値の０．０２倍の範囲内にある。本発明に係る位相余裕動的補償方法では、負荷電流が変化すると、出力電圧の曲線Yの過渡変動の幅は、曲線Xの半分にも及ばず、最大値は出力電圧の理想値の０．０１倍である。従って、本発明に係る位相余裕動的補償方法は、ミラーRCによる位相補償方法と比べて、より良い負荷電流の過渡応答性を得ることが分かった。

また、本発明は、ミラーRC位相補償方法と組み合わせて実施することも可能である。これによって、もっと広い範囲内でシステムの位相余裕と過渡応答性を調整することができる。この場合、ミラーコンデンサーCを小さくすることで、位相余裕がよりよく補償され、過渡応答性が若干悪くなるシステムを得ることができる。

本発明に係る電圧調整装置は、負荷電流に対する過渡応答性が良いため、本発明に係る位相余裕動的補償装置５０を用いて位相余裕を補償する電圧調整装置を、低消費電力の電圧調整装置として、低消費電力モードと高消費電力モードとの間に切り替えできるデュアルモード電圧調整装置に応用することで、デュアルモード電圧調整装置は、２つのモード間における切り替えノイズを改善でき、特に、高消費電力モードから低消費電力モードへの切り替えノイズを改善できる。

図９は、本発明に係る電圧調整装置をデュアルモード動作装置に応用する実施例のブロック図である。図９に示すように、低消費電力差動増幅部１０と、ホロア部２０と、位相余裕動的補償装置５０と、低消費電力駆動部３０と、フィードバック回路４０とは、前述した電圧調整装置を構成する。この電圧調整装置は、低消費電力の電圧調整装置とされる。よって、この低消費電力の電圧調整装置と、もう一つの高消費電力の電圧調整装置とは、それぞれ、イネイブル端EN1とEN2により制御されることで、デュアルモード動作装置の出力電圧を、低消費電力の電圧調整装置或いは高消費電力の電圧調整装置から出力させることを選択することができる。本発明に係る電圧調整装置における過渡応答性が良いので、高消費電力モードから低消費電力モードへ切り替えるときの切り替えノイズを改善できる。ここで、イネイブル端EN1とEN2は、ハードウェア或いはソフトウェアによって実現できる。また、高消費電力の電圧調整装置にとっても、同様に本発明に係る電圧調整装置で実現することができ、これにより、切り替えノイズをより一層改善することができる。

以上、本発明の好ましい実施形態を説明したが、本発明はこの実施形態に限定されず、本発明の趣旨を離脱しない限り、本発明に対するあらゆる変更は本発明の範囲に属する。

１０差動増幅部
２０ホロア部
３０駆動部
４０フィードバック回路
５０位相余裕動的補償装置
６０高消費電力差動増幅部
７０高消費電力駆動部

Claims

低消費電力の電圧調整装置と、高消費電力の電圧調整装置とを含み、前記低消費電力の電圧調整装置にて動作する低消費電力モードと、前記高消費電力の電圧調整装置にて動作する高消費電力モードとの間に切り替えるデュアルモード動作装置であって、
前記低消費電力の電圧調整装置は、入力電圧を安定な出力電圧に調整するものであり、
ホロア部と、
前記ホロア部の出力を受け、負荷へ安定な電圧を出力する駆動部と、
を含み、
前記ホロア部と前記駆動部との間には、前記負荷の負荷電流の増大と共に位相余裕を改善する位相余裕動的補償装置が接続される、
ことを特徴とするデュアルモード動作装置。
低消費電力の電圧調整装置と、高消費電力の電圧調整装置とを含み、前記低消費電力の電圧調整装置にて動作する低消費電力モードと、前記高消費電力の電圧調整装置にて動作する高消費電力モードとの間に切り替えるデュアルモード動作装置であって、
前記低消費電力の電圧調整装置は、入力電圧を安定な出力電圧に調整するものであり、
ホロア部と、
前記ホロア部の出力を受け、負荷へ安定な電圧を出力する駆動部と、
を含み、
前記ホロア部と前記駆動部との間には、前記負荷の負荷電流の増大と共に位相余裕を改善する位相余裕動的補償装置、及び、ミラーコンデンサーによるミラーRC位相補償装置が接続され、前記位相余裕動的補償装置及び前記ミラーRC位相補償装置のどちらか一方が選択される、
ことを特徴とするデュアルモード動作装置。
前記位相余裕動的補償装置は、可変抵抗部品で構成され、前記可変抵抗部品の抵抗は、印加される電圧の増大に伴って減少する、
ことを特徴とする請求項１又は２に記載のデュアルモード動作装置。
前記可変抵抗部品は、ダイオードで構成され、前記ダイオードは、順方向で、前記ホロア部の出力端に接続される、
ことを特徴とする請求項３に記載のデュアルモード動作装置。
前記ダイオードは、ダイオードの接続方法にしたMOS電界効果トランジスタで構成される、
ことを特徴とする請求項４に記載のデュアルモード動作装置。
前記駆動部は、MOS電界効果トランジスタで構成され、前記ダイオードの接続方法にしたMOS電界効果トランジスタは、順方向で、前記駆動部を構成した前記MOS電界効果トランジスタのソースとゲートとの間に接続される、
ことを特徴とする請求項５に記載のデュアルモード動作装置。
前記ホロア部は、ソースホロア部である、
ことを特徴とする請求項１乃至６の何れかに記載のデュアルモード動作装置。
前記ソースホロア部は、定電流源とPMOSホロアトランジスタとで構成される、
ことを特徴とする請求項７に記載のデュアルモード動作装置。