KR101939845B1 - 전압 레귤레이터 - Google Patents

전압 레귤레이터 Download PDF

Info

Publication number
KR101939845B1
KR101939845B1 KR1020120101389A KR20120101389A KR101939845B1 KR 101939845 B1 KR101939845 B1 KR 101939845B1 KR 1020120101389 A KR1020120101389 A KR 1020120101389A KR 20120101389 A KR20120101389 A KR 20120101389A KR 101939845 B1 KR101939845 B1 KR 101939845B1
Authority
KR
South Korea
Prior art keywords
mos transistor
output
voltage
terminal
circuit
Prior art date
Application number
KR1020120101389A
Other languages
English (en)
Other versions
KR20130029728A (ko
Inventor
데루오 스즈키
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20130029728A publication Critical patent/KR20130029728A/ko
Application granted granted Critical
Publication of KR101939845B1 publication Critical patent/KR101939845B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Abstract

(과제) 과도 응답 특성이 좋고, 또한, 안정 동작을 유지하는 전압 레귤레이터를 제공한다.
(해결 수단) 기준 전압 회로가 출력하는 기준 전압과, 전압 레귤레이터의 출력 전압을 분압한 피드백 전압을 입력하고, 그 차를 증폭해 출력하는 차동 증폭기와, 차동 증폭기의 출력 단자가 게이트 단자에 접속된 제1의 MOS 트랜지스터와, 제1의 MOS 트랜지스터와 접지 단자 사이에 설치된 제1의 정전류원과, 제1의 MOS 트랜지스터의 드레인 단자와 위상 보상 회로를 통해 게이트 단자가 접속된 출력 MOS 트랜지스터와, 차동 증폭기의 출력이 게이트 단자에 입력되고, 출력 MOS 트랜지스터의 게이트 단자에 드레인 단자가 접속된 제2의 MOS 트랜지스터와, 제2의 MOS 트랜지스터와 접지 단자 사이에 설치된 제2의 정전류원을 구비한 전압 레귤레이터로 했다.

Description

전압 레귤레이터{VOLTAGE REGULATOR}
본 발명은, 입력 전압을 받아 일정한 출력전압(Vout)을 발생시키는 전압 레귤레이터에 관한 것이며, 더욱 상세하게는 전압 레귤레이터의 과도 응답 특성과 안정 동작에 관한 것이다.
일반적으로, 전압 레귤레이터는, 입력 단자(15)에 입력되는 입력 전압(Vin)을 받아, 출력 단자(16)에 일정한 출력전압(Vout)을 발생시킨다. 전압 레귤레이터는, 부하의 변동에 따라 전류를 공급하고, 출력전압(Vout)을 항상 일정하게 유지한다.
도 2는, 종래의 전압 레귤레이터의 회로도이다.
기준 전압 회로(110)는, 기준 전압(Vref)을 생성한다. 브리더 저항(111 및 112)은, 출력 단자(16)의 출력전압(Vout)을 분압해, 귀환 전압(Vfb)을 생성한다. 기준 전압(Vref)과 귀환 전압(Vfb)은, 차동 증폭기(120)의 입력 단자에 입력된다. 차동 증폭기(120)의 출력전압은, 제1의 소스 접지 증폭 회로를 구성하는 MOS 트랜지스터(123)의 게이트 단자에 입력된다. MOS 트랜지스터(123)는, 소스 단자가 입력 단자(15)에 접속되고 드레인 단자가 정전류원(124)과 저항(121)과 용량(122)에 접속된다. MOS 트랜지스터(123)의 출력은, 저항(121)을 통해 제2의 소스 접지 증폭 회로를 구성하는 MOS 트랜지스터(114)의 게이트 단자에 입력된다. MOS 트랜지스터(114)는, 소스 단자가 입력 단자(15)에 접속되고 드레인 단자가 브리더 저항(111)에 접속된다. 전압 레귤레이터의 출력 단자(16)는, MOS 트랜지스터(114)와 브리더 저항(111)의 접점이다. 전압 레귤레이터의 출력 단자(16)에는, 부하 용량(CL)과, 부하 저항(RL)을 갖는 부하가 접속된다.
종래의 전압 레귤레이터의 동작에 대해서 설명한다.
기준 전압(Vref)이 귀환 전압(Vfb)보다도 큰 경우에는, 차동 증폭기(120)의 출력은 높아져, MOS 트랜지스터(123)의 ON저항을 크게 한다. MOS 트랜지스터(123)의 ON저항이 커지면, 저항(121)을 통해 MOS 트랜지스터(114)의 게이트 단자의 전압은 낮아진다. MOS 트랜지스터(114)의 ON저항이 작아지므로, 출력전압(Vout)이 높아진다. 따라서, 전압 레귤레이터는, 귀환 전압(Vfb)과 기준 전압(Vref)이 동일해지는 형태로 작동한다. 귀환 전압(Vfb)이 기준 전압(Vref)보다도 큰 경우에는, 상기와 반대 동작을 하여, 출력전압(Vout)이 낮아진다.
전압 레귤레이터는, 항상, 귀환 전압(Vfb)과 기준 전압(Vref)을 동일하게 유지함으로써, 일정한 출력전압(Vout)을 발생시킨다.
전압 레귤레이터는, 과도 응답 특성을 향상시키기 위해서, 주파수 대역을 넓게 할 필요가 있다. 종래의 전압 레귤레이터는, 전압 3단 증폭 회로 구성으로 함으로써, 비교적 적은 소비 전류로도 주파수 대역을 넓게 하여, 과도 응답 특성을 향상시키고 있다. 그러나 전압 3단 증폭 회로 구성으로 하면, 위상이 180도 이상 지연되어 발진 등의 불안정 동작으로 되기 쉬워진다. 그래서, 종래의 전압 레귤레이터에서는, 저항(121)과 용량(122)을 부가하고 있다. 전압 3단 증폭 회로에서 발생하는 위상의 지연을, 저항(121)과 MOS 트랜지스터(114)의 기생 용량에 의해 제로점을 발생시켜 위상 보상을 행함으로, 안정 동작을 유지하고 있다(예를 들면, 특허 문헌 1 참조).
일본국 특허 공개 2005－215897호 공보
종래의 전압 레귤레이터에서는, 저항(121)과 용량(122)을 부가함으로써, 위상 보상을 행하여 안정 동작을 유지하고 있다. 또 한편, MOS 트랜지스터(114)의 게이트 전압을 제어하기 위해서, MOS 트랜지스터(114)의 기생 용량의 전하를 충방전할 필요가 있다.
따라서, 종래의 전압 레귤레이터에서는, MOS 트랜지스터(114)의 기생 용량의 전하를 충방전할 때에, 저항(121)의 영향으로 전하의 충방전에 지연이 발생한다. MOS 트랜지스터(114)의 기생 용량의 충방전에 지연이 발생함으로써, 부하 과도 응답에서 출력전압(Vout)의 언더슛, 오버슛이 커지는 문제점이 있었다.
본 발명은, 상기 과제를 감안하여 이루어졌으며, 응답 특성이 좋고, 또한, 안정 동작을 유지하는 전압 레귤레이터를 제공한다.
본 발명은, 상기 과제를 해결하기 위해서, 차동 증폭기와, 위상 보상 회로를 구비한 제1의 소스 접지 증폭 회로와, 출력 회로인 제2의 소스 접지 증폭 회로로 구성하는 전압 3단 증폭 회로에 추가하여, 차동 증폭기와 제2의 소스 접지 증폭 회로 사이에 제3의 소스 접지 증폭 회로를 추가한다.
즉, 기준 전압 회로가 출력하는 기준 전압과, 전압 레귤레이터의 출력전압을 분압한 피드백 전압을 입력하고, 그 차를 증폭해 출력하는 차동 증폭기와, 차동 증폭기의 출력 단자가 게이트 단자에 접속된 제1의 MOS 트랜지스터와, 제1의 MOS 트랜지스터와 접지 단자 사이에 설치된 제1의 정전류원과, 제1의 MOS 트랜지스터의 드레인 단자와 위상 보상 회로를 통해 게이트 단자가 접속된 출력 MOS 트랜지스터와, 차동 증폭기의 출력이 게이트 단자에 입력되고, 출력 MOS 트랜지스터의 게이트 단자에 드레인 단자가 접속된 제2의 MOS 트랜지스터와, 제2의 MOS 트랜지스터와 접지 단자 사이에 설치된 제2의 정전류원을 구비한 전압 레귤레이터로 했다.
제3의 소스 접지 증폭 회로를 구성하는 MOS 트랜지스터의 출력은, 저항을 통하지 않고 출력 MOS 트랜지스터의 게이트에 접속된다. 따라서, 출력 MOS 트랜지스터의 게이트는 지연없이 제어하는 것이 가능해진다. 따라서, 위상 보상 회로를 구비한 전압 3단 증폭 회로를 이용하고 있어도, 위상 보상 회로의 저항을 통하지 않고 출력 MOS 트랜지스터의 게이트를 제어할 수 있으므로, 과도 응답 특성의 개선이 가능해진다.
도 1은 제1의 실시형태의 전압 레귤레이터의 회로도이다.
도 2는 종래의 전압 레귤레이터 회로의 회로도이다.
도 3은 제2의 실시형태의 전압 레귤레이터의 회로도이다.
도 4는 제3의 실시형태의 전압 레귤레이터의 회로도이다.
도 5는 제4의 실시형태의 전압 레귤레이터의 회로도이다.
도 6은 제5의 실시형태의 전압 레귤레이터의 회로도이다.
이하, 본 발명의 전압 레귤레이터를 도면을 참조하여 설명한다.
<제1의 실시형태>
도 1은, 제1의 실시형태의 전압 레귤레이터의 회로도이다.
제1의 실시형태의 전압 레귤레이터는, 기준 전압 회로(10)와, 차동 증폭기(20)와, MOS 트랜지스터(23 및 23a)와, 정전류원(24 및 24a)과, 저항(21)과, 용량(22)과, 출력 MOS 트랜지스터인 MOS 트랜지스터(14)와, 브리더 저항(11 및 12)을 구비하고 있다.
브리더 저항(11 및 12)은, 출력 단자(16)의 출력전압(Vout)을 분압해 귀환 전압(Vfb)을 생성한다. 차동 증폭기(20)는, 기준 전압 회로(10)가 출력하는 기준 전압(Vref)과 귀환 전압(Vfb)을 비교한다. 차동 증폭기(20)의 출력은, 제1의 소스 접지 증폭 회로를 구성하는 MOS 트랜지스터(23)의 게이트 단자와, 제3의 소스 접지 증폭 회로를 구성하는 MOS 트랜지스터(23a)의 게이트 단자에 입력된다. MOS 트랜지스터(23)는, 소스 단자가 입력 단자(15)에 접속되고, 드레인 단자가 정전류원(24)과 저항(21)과 용량(22)에 접속된다. MOS 트랜지스터(23a)는, 소스 단자가 입력 단자(15)에 접속되고, 드레인 단자가 정전류원(24a)과 저항(21)과 용량(22)에 접속된다. 또, MOS 트랜지스터(23a)의 드레인은, 제2의 소스 접지 증폭 회로를 구성하는 MOS 트랜지스터(14)의 게이트 단자에 접속된다. MOS 트랜지스터(14)는, 소스 단자가 입력 단자(15)에 접속되고, 드레인 단자가 브리더 저항(11)에 접속된다. 전압 레귤레이터의 출력 단자(16)는, MOS 트랜지스터(14)와 브리더 저항(11)의 접점이다. 전압 레귤레이터의 출력 단자(16)에는, 부하 용량(CL)과, 부하 저항(RL)을 갖는 부하가 접속된다.
여기서, 제1의 소스 접지 증폭 회로와 제3의 소스 접지 증폭 회로에 관한 요소를, 저항(21)의 양단의 전압이 동일해지도록 설정한다. 예를 들면, MOS 트랜지스터(23)와 MOS 트랜지스터(23a)는, 애스펙트비(W/L)가 동일해지도록 설정한다. 또한, 정전류원(24)과 정전류원(24a)은, 전류값이 동일해지도록 설정한다. 또 예를 들면, MOS 트랜지스터(23)와 MOS 트랜지스터(23a)의 애스펙트비를 변경한 경우에는, 정전류원(24)과 정전류원(24a)의 전류비도 애스펙트비에 대응하도록 설정한다.
다음에, 제1의 실시형태의 전압 레귤레이터의 동작에 대해서 설명한다.
MOS 트랜지스터(14)와 브리더 저항(11)의 접점의 전압이 출력전압(Vout)이 되고, 브리더 저항(11)과 브리더 저항(12)에서 귀환 전압(Vfb)이 생성된다.
차동 증폭기(20)는, 입력 단자에 기준 전압(Vref)과 귀환 전압(Vfb)이 입력되고, 출력 단자의 출력전압을 MOS 트랜지스터(23)의 게이트 단자와 MOS 트랜지스터(23a)의 게이트 단자에 출력한다.
제1의 소스 접지 증폭 회로의 MOS 트랜지스터(23)와 정전류원(24)은, 위상 보상 회로인 저항(21)과 용량(22)을 통해 MOS 트랜지스터(14)의 게이트 단자를 제어한다. 제3의 소스 접지 증폭 회로의 MOS 트랜지스터(23a)와 정전류원(24a)은, MOS 트랜지스터(14)의 게이트 단자를 제어한다. 제3의 소스 접지 증폭 회로의 출력은, 위상 보상 회로의 저항(21)을 통하지 않음으로써, MOS 트랜지스터(14)의 게이트 단자전압을 지연 없이 원하는 전압으로 설정할 수 있다.
여기서, MOS 트랜지스터(23)와 MOS 트랜지스터(23a)의 애스펙트비는 같고, 또한, 정전류원(24)과 정전류원(24a)의 전류값도 동일하게 설계한다. 이와 같이 하면, 제1의 소스 접지 증폭 회로와 제3의 소스 접지 증폭 회로의 출력전압은, 동일한 전압이 된다. 혹은, MOS 트랜지스터(23)와 MOS 트랜지스터(23a)의 애스펙트비를 변경해도, 정전류원(24)과 정전류원(24a)의 전류비를 애스펙트비에 맞추도록 설계한다. 이와 같이 함으로써, 제1의 소스 접지 증폭 회로와 제3의 소스 접지 증폭 회로의 출력전압은, 동일한 전압이 된다.
다음에, 제1의 실시형태의 전압 레귤레이터의 위상 보상에 대해서 설명한다.
출력 트랜지스터인 MOS 트랜지스터(14)는, 다른 트랜지스터에 비해 사이즈가 훨씬 크다. 따라서, MOS 트랜지스터(14)의 게이트와 드레인 사이의 기생 용량은, 미러 효과에 의해 다른 트랜지스터에 비해 큰 값으로 되어 있다.
여기서, MOS 트랜지스터(14)의 게이트와 드레인 사이의 기생 용량에 대해, 용량(22)의 용량을 무시할 수 있을 정도로 충분히 작은 값으로 설정한다. 이와 같이 하면, MOS 트랜지스터(23)와 MOS 트랜지스터(23a)의 출력 저항의 합성 저항과, MOS 트랜지스터(14)의 게이트와 드레인 사이의 기생 용량에 의해, 이 계에서 가장 낮은 주파수에 폴 FPL2가, 그보다 주파수가 높은 곳에 폴 FPH2가 발생한다.
또, MOS 트랜지스터(14)의 출력 저항과 부하 저항(RL)의 합성 저항과, 용량(CL)에 의해, 이 계에서 가장 낮은 주파수에 폴 FPL3가, 그보다 주파수가 높은 곳에 폴 FPH3가 발생한다. 또, MOS 트랜지스터(14)의 게이트와 드레인 사이의 기생 용량과 저항(21)에 의해 정해지는 주파수에, 제로점 FZ1가 발생한다.
이와 같이 구성된 제1의 실시형태의 전압 레귤레이터는, 이하와 같이 위상 보상이 행해진다. 단, 차동 증폭기(20)에서의 위상의 지연에 대해서는, 이 계에서 보상되는 것으로서, 고려하고 있지 않다.
먼저, 제1의 소스 접지 증폭 회로를 구성하는 MOS 트랜지스터(23)에 의한 폴 FPL2에서 90도의 위상 지연이 발생한다. 이 위상 지연을, 제로점 FZ1에서 위상을 90도 진행시켜, 원래대로 되돌아가도록 한다. 여기서, 저항(21)의 저항값을 조정해, 제로점FZ1를 다음에 발생하는 폴 FPH2나 폴 FPL3보다도 낮은 주파수로 발생시킨다. 이에 의해, 전압 레귤레이터는, 위상 여유를 확보하는 것이 가능해져, 안정 동작을 유지할 수 있다.
이상 설명한 바와 같이, 제1의 실시형태의 전압 레귤레이터에 의하면, 부하 과도 응답시의 과도 응답 특성이 좋고, 또한, 안정 동작을 유지하는 것이 가능한 전압 레귤레이터를 제공할 수 있다.
<제2의 실시형태>
도 3은, 제2의 실시형태의 전압 레귤레이터의 회로도이다. 제2의 실시형태의 전압 레귤레이터는, 출력 부하 전류를 감지하는 출력 부하 전류 검출 회로(30)를 구비하고 있다. 또, 정전류원(24a)은, 직렬로 접속된 스위치 회로와 정전류원이 추가되어 있다. 출력 부하 전류 검출 회로(30)와 정전류원(24a) 이외의 회로 구성은, 제1의 실시형태와 같다.
출력 부하 전류 검출 회로(30)는, 검출 신호를 출력하는 단자가, 정전류원(24a)의 스위치 회로에 접속되어 있다. 그리고 출력 부하 전류 검출 회로(30)는, 검출 신호에 따라 정전류원(24a)의 전류값의 전환을 행하고 있다.
예를 들면, 출력 부하 전류가 증가한 경우, 출력 부하 전류 검출 회로(30)는, 정전류원(24a)의 전류값을 증가시킨다. 이와 같이 하면, MOS 트랜지스터(14)는, 게이트 단자의 기생 용량의 전하가 빨리 방전된다. 따라서, MOS 트랜지스터(14)의 게이트 단자의 전압을 원하는 전압으로 빨리 설정할 수 있으므로, 과도 응답 특성이 더 개선된다.
또한, 본 실시형태에서는 정전류원(24a)의 전류값을 증가시키는 구성으로 했는데, 정전류원(24)의 전류값을 증가시켜도 된다.
<제3의 실시형태>
도 4는, 제3의 실시형태의 전압 레귤레이터의 회로도이다.
제3의 실시형태의 전압 레귤레이터는, 출력 부하 전류를 감지하는 출력 부하 전류 검출 회로(30)를 구비하고 있다. 또, 저항(21)은, 병렬로 접속된 스위치 회로와 정전류원이 추가되어 있다. 출력 부하 전류 검출 회로(30)와 저항(21) 이외의 회로 구성은, 제1의 실시형태와 같다.
출력 부하 전류 검출 회로(30)는, 검출 신호를 출력하는 단자가, 저항(21)의 스위치 회로에 접속되어 있다. 그리고 출력 부하 전류 검출 회로(30)는, 검출 신호에 따라 저항(21)의 저항값의 전환을 행하고 있다.
예를 들면, 출력 부하 전류가 증가한 경우, 출력 부하 전류 검출 회로(30)는, 저항(21)의 저항값을 감소시킨다. 이와 같이 하면, 출력 부하 전류에 따라 정해지는 주파수 폴에 대해, 저항값을 전환하여 제로점의 주파수를 임의로 바꿀 수 있다. 따라서, 동작의 안정성이 더 개선된다.
<제4의 실시형태>
도 5는, 제4의 실시형태의 전압 레귤레이터의 회로도이다.
제4의 실시형태의 전압 레귤레이터는, 제1의 실시형태의 전압 레귤레이터에, 출력 부하 전류 검출 회로(30)와, 직렬로 접속된 스위치 회로를 갖는 정전류원(25)을 더 구비하고 있다. 출력 부하 전류 검출 회로(30)와 정전류원(25) 이외의 회로 구성은, 제1의 실시형태와 같다.
출력 부하 전류 검출 회로(30)는, 검출 신호를 출력하는 단자가, 스위치 회로에 접속되어 있다. 그리고 출력 부하 전류 검출 회로(30)는, 검출 신호에 따라 정전류원(25)의 전환을 행하고 있다.
예를 들면, 출력 부하 전류가 증가한 경우, 출력 부하 전류 검출 회로(30)는, 정전류원(25)의 스위치 회로를 온하여, 정전류원(25)으로부터 MOS 트랜지스터(23)와 MOS 트랜지스터(23a)의 게이트 단자에 전류를 공급시킨다. 따라서, MOS 트랜지스터(23)와 MOS 트랜지스터(23a)의 드레인 전류가 감소하므로, 정전류원(24) 및 정전류원(24a)에 의해, MOS 트랜지스터(14)의 게이트 단자의 전압을 원하는 전압으로 빨리 설정할 수 있다. 즉, 전압 레귤레이터의 과도 응답 특성이 개선된다.
<제5의 실시형태>
도 6은, 제5의 실시형태의 전압 레귤레이터의 회로도이다.
본 발명의 제4의 실시형태의 회로 구성에, 정전류원(24a)에 직렬로 접속된 스위치 회로와 정전류원이 더 추가되어 있다.
예를 들면, 출력 부하 전류가 증가한 경우, 출력 부하 전류 검출 회로(30)는, 정전류원(25)으로부터 전류를 공급해 MOS 트랜지스터(14)의 게이트 단자에 흘러들어가는 전류가 감소한다. 아울러, 출력 부하 전류 검출 회로(30)는, 정전류원(24a)의 전류값을 증가시킴으로써 MOS 트랜지스터(14)의 게이트 단자의 전압을 원하는 전압으로 빨리 설정할 수 있으므로, 전압 레귤레이터의 과도 응답 특성이 개선된다.
또한, 본 실시형태에서는 정전류원(24a)의 전류값을 증가시키는 구성으로 했는데, 정전류원(24)의 전류값을 증가시켜도 된다.
20, 120: 차동 증폭기 24, 24a, 25, 124: 정전류원
30: 출력 부하 전류 검출 회로 10, 110: 기준 전압 회로

Claims (6)

  1. 기준 전압 회로가 출력하는 기준 전압과, 전압 레귤레이터의 출력 전압을 분압한 피드백 전압을 입력하고, 그 차를 증폭해 출력하는 차동 증폭기와,
    저항과 용량을 병렬로 접속한 회로를 포함하여 구성되는 위상 보상 회로와,
    상기 차동 증폭기의 출력 단자가 게이트 단자에 접속된 제1의 MOS 트랜지스터와,
    상기 제1의 MOS 트랜지스터와 접지 단자 사이에 설치된 제1의 정전류원과,
    상기 제1의 MOS 트랜지스터의 드레인 단자와 상기 위상 보상 회로를 통해 게이트 단자가 접속된 출력 MOS 트랜지스터를 구비한 전압 레귤레이터로서,
    상기 차동 증폭기의 출력이 게이트 단자에 입력되고, 상기 출력 MOS 트랜지스터의 게이트 단자에 드레인 단자가 접속된 제2의 MOS 트랜지스터와,
    상기 제2의 MOS 트랜지스터의 드레인 단자와 접지 단자 사이에 설치된 제2의 정전류원을 구비한 것을 특징으로 하는 전압 레귤레이터.
  2. 청구항 1에 있어서,
    상기 전압 레귤레이터는, 출력 단자의 부하 전류가 증가한 것을 검출하는 출력 부하 전류 검출 회로를 더 구비하고,
    상기 위상 보상 회로를 구성하는 저항은, 상기 출력 부하 전류 검출 회로의 검출 신호에 따라, 저항값이 변화하는 것을 특징으로 하는 전압 레귤레이터.
  3. 청구항 1에 있어서,
    상기 전압 레귤레이터는, 출력 단자의 부하 전류가 증가한 것을 검출하고, 검출 신호를 출력하는 출력 부하 전류 검출 회로를 더 구비하고,
    상기 제1의 정전류원 및 상기 제2의 정전류원 중 적어도 하나는, 상기 출력 부하 전류 검출 회로의 상기 검출 신호에 따라, 전류를 증가시키는 것을 특징으로 하는 전압 레귤레이터.
  4. 청구항 1에 있어서,
    상기 전압 레귤레이터는, 출력 단자의 부하 전류가 증가한 것을 검출하고, 검출 신호를 출력하는 출력 부하 전류 검출 회로를 더 구비하고,
    상기 제1의 MOS 트랜지스터와 상기 제2의 MOS 트랜지스터는, 상기 출력 부하 전류 검출 회로의 상기 검출 신호에 따라, 드레인 전류가 감소하는 것을 특징으로 하는 전압 레귤레이터.
  5. 청구항 3에 있어서,
    상기 전압 레귤레이터는,
    상기 제1의 MOS 트랜지스터와 상기 제2의 MOS 트랜지스터는, 상기 출력 부하 전류 검출 회로의 상기 검출 신호에 따라, 드레인 전류가 감소하는 것을 특징으로 하는 전압 레귤레이터.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 전압 레귤레이터는,
    상기 제1의 MOS 트랜지스터와 상기 제2의 MOS 트랜지스터의 애스펙트비와, 상기 제1의 정전류원과 상기 제2의 정전류원의 전류값 비가 같은 것을 특징으로 하는 전압 레귤레이터.
KR1020120101389A 2011-09-15 2012-09-13 전압 레귤레이터 KR101939845B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2011-201444 2011-09-15
JP2011201444 2011-09-15
JP2012156619A JP6038516B2 (ja) 2011-09-15 2012-07-12 ボルテージレギュレータ
JPJP-P-2012-156619 2012-07-12

Publications (2)

Publication Number Publication Date
KR20130029728A KR20130029728A (ko) 2013-03-25
KR101939845B1 true KR101939845B1 (ko) 2019-01-17

Family

ID=47880066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120101389A KR101939845B1 (ko) 2011-09-15 2012-09-13 전압 레귤레이터

Country Status (5)

Country Link
US (1) US8810219B2 (ko)
JP (1) JP6038516B2 (ko)
KR (1) KR101939845B1 (ko)
CN (1) CN102999075B (ko)
TW (1) TWI534582B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9229464B2 (en) * 2013-07-31 2016-01-05 Em Microelectronic-Marin S.A. Low drop-out voltage regulator
JP6316632B2 (ja) * 2014-03-25 2018-04-25 エイブリック株式会社 ボルテージレギュレータ
CN105446403A (zh) 2014-08-14 2016-03-30 登丰微电子股份有限公司 低压差线性稳压器
JP6416638B2 (ja) * 2015-01-21 2018-10-31 エイブリック株式会社 ボルテージレギュレータ
JP2017126285A (ja) * 2016-01-15 2017-07-20 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
JP6740169B2 (ja) 2017-04-25 2020-08-12 株式会社東芝 電源装置
JP6884472B2 (ja) 2017-08-10 2021-06-09 エイブリック株式会社 ボルテージレギュレータ
TWI633408B (zh) * 2017-08-17 2018-08-21 力晶科技股份有限公司 穩壓輸出裝置
JP6951305B2 (ja) * 2018-08-24 2021-10-20 株式会社東芝 定電圧回路
CN109976439A (zh) * 2019-04-29 2019-07-05 苏州市职业大学 高效率可多路均流的恒流源电路
CN110221647B (zh) * 2019-06-28 2020-09-08 上海视欧光电科技有限公司 一种稳压器
JP7237774B2 (ja) * 2019-08-27 2023-03-13 株式会社東芝 電流検出回路
FR3102581B1 (fr) * 2019-10-23 2021-10-22 St Microelectronics Rousset Régulateur de tension
US11347248B2 (en) * 2020-07-10 2022-05-31 Semiconductor Components Industries, Llc Voltage regulator having circuitry responsive to load transients
JP7391791B2 (ja) * 2020-08-12 2023-12-05 株式会社東芝 定電圧回路
US11157028B1 (en) * 2020-11-17 2021-10-26 Centaur Technology, Inc. Fast precision droop detector
US11480985B2 (en) 2021-01-21 2022-10-25 Qualcomm Incorporated Low-power voltage regulator with fast transient response
CN115167600B (zh) * 2022-07-29 2023-07-11 西安微电子技术研究所 一种抗输出电压瞬态过冲的低压差线性稳压器电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100967261B1 (ko) * 2004-01-28 2010-07-01 세이코 인스트루 가부시키가이샤 전압 조정기
JP2010191869A (ja) 2009-02-20 2010-09-02 Ricoh Co Ltd 定電圧回路及びその動作制御方法
KR101188149B1 (ko) 2006-07-18 2012-10-08 세이코 인스트루 가부시키가이샤 전압 레귤레이터

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4808907A (en) * 1988-05-17 1989-02-28 Motorola, Inc. Current regulator and method
US5686820A (en) * 1995-06-15 1997-11-11 International Business Machines Corporation Voltage regulator with a minimal input voltage requirement
US5852359A (en) * 1995-09-29 1998-12-22 Stmicroelectronics, Inc. Voltage regulator with load pole stabilization
FR2783942B1 (fr) * 1998-09-30 2004-02-13 St Microelectronics Sa Dispositif de regulation de tension
JP2001282372A (ja) * 2000-03-31 2001-10-12 Seiko Instruments Inc レギュレータ
US6377033B2 (en) * 2000-08-07 2002-04-23 Asustek Computer Inc. Linear regulator capable of sinking current
US6441594B1 (en) * 2001-04-27 2002-08-27 Motorola Inc. Low power voltage regulator with improved on-chip noise isolation
US6674273B2 (en) * 2002-02-15 2004-01-06 Motorola, Inc. Filtering circuit and battery protection circuit using same
JP2004062374A (ja) * 2002-07-26 2004-02-26 Seiko Instruments Inc ボルテージ・レギュレータ
JP4217497B2 (ja) * 2003-02-05 2009-02-04 株式会社リコー 定電圧回路
JP4443301B2 (ja) * 2004-05-17 2010-03-31 セイコーインスツル株式会社 ボルテージ・レギュレータ
JP2006018774A (ja) * 2004-07-05 2006-01-19 Seiko Instruments Inc ボルテージレギュレータ
JP4527592B2 (ja) * 2005-04-18 2010-08-18 株式会社リコー 定電圧電源回路
TWI332134B (en) * 2006-12-28 2010-10-21 Ind Tech Res Inst Adaptive pole and zero & pole zero cancellation control low drop-out voltage regulator
JP4914738B2 (ja) * 2007-02-17 2012-04-11 セイコーインスツル株式会社 ボルテージレギュレータ
JP2011013726A (ja) * 2009-06-30 2011-01-20 Ricoh Co Ltd 定電圧回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100967261B1 (ko) * 2004-01-28 2010-07-01 세이코 인스트루 가부시키가이샤 전압 조정기
KR101188149B1 (ko) 2006-07-18 2012-10-08 세이코 인스트루 가부시키가이샤 전압 레귤레이터
JP2010191869A (ja) 2009-02-20 2010-09-02 Ricoh Co Ltd 定電圧回路及びその動作制御方法

Also Published As

Publication number Publication date
US20130069607A1 (en) 2013-03-21
TWI534582B (zh) 2016-05-21
CN102999075A (zh) 2013-03-27
JP2013077288A (ja) 2013-04-25
TW201321922A (zh) 2013-06-01
JP6038516B2 (ja) 2016-12-07
KR20130029728A (ko) 2013-03-25
CN102999075B (zh) 2016-06-29
US8810219B2 (en) 2014-08-19

Similar Documents

Publication Publication Date Title
KR101939845B1 (ko) 전압 레귤레이터
KR100967261B1 (ko) 전압 조정기
US8471539B2 (en) Low drop out voltage regulato
US9594387B2 (en) Voltage regulator stabilization for operation with a wide range of output capacitances
US7932707B2 (en) Voltage regulator with improved transient response
KR102528632B1 (ko) 볼티지 레귤레이터
US9134740B2 (en) Low dropout regulator having differential circuit with X-configuration
JP6316632B2 (ja) ボルテージレギュレータ
TWI411903B (zh) 低壓差穩壓器
JP5343698B2 (ja) 電圧調整装置
KR20100095379A (ko) 볼티지 레귤레이터
KR20080053208A (ko) 전압 조정기
KR20160137408A (ko) 전압 레귤레이터
JP2017091316A (ja) 安定化電源回路
KR20090048327A (ko) 볼티지 레귤레이터
JP2016143341A (ja) ボルテージレギュレータ
KR20090124963A (ko) 전압 조정기
JP4344646B2 (ja) 電源回路
JP7292108B2 (ja) ボルテージレギュレータ
CN114138043B (zh) 线性稳压电路及电子设备
JP2014164702A (ja) ボルテージレギュレータ
US9367073B2 (en) Voltage regulator

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right