JPH0823247A - 電流検出回路及び増幅器 - Google Patents
電流検出回路及び増幅器Info
- Publication number
- JPH0823247A JPH0823247A JP15587594A JP15587594A JPH0823247A JP H0823247 A JPH0823247 A JP H0823247A JP 15587594 A JP15587594 A JP 15587594A JP 15587594 A JP15587594 A JP 15587594A JP H0823247 A JPH0823247 A JP H0823247A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- terminal
- current detection
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 より少ない素子数で電流検出を行って、被検
出部の電流を一定値に制御する電流検出回路を提供する
と共に、該電流検出回路の使用により、電源の低電圧化
に対応し得る増幅器を提供する。 【構成】 第１被検出部１と、第１被検出部１に流れる
電流を検出する第１電流検出部２と、第２被検出部３
と、第２被検出部３に流れる電流を検出する第２電流検
出部４と、モニタ部５とを有して構成し、モニタ部５
は、第１電流検出部２の出力と当該トランジスタの第２
端子を接続した第１トランジスタＴｒ１と、第２電流検
出部４の出力と当該トランジスタの第２端子を、第１ト
ランジスタＴｒ１の第３端子と当該トランジスタの第１
端子を、それぞれ接続した第２トランジスタＴｒ２とを
有して構成し、第１トランジスタＴｒ１及び第２トラン
ジスタＴｒ２は、同一の特性を備える。
出部の電流を一定値に制御する電流検出回路を提供する
と共に、該電流検出回路の使用により、電源の低電圧化
に対応し得る増幅器を提供する。 【構成】 第１被検出部１と、第１被検出部１に流れる
電流を検出する第１電流検出部２と、第２被検出部３
と、第２被検出部３に流れる電流を検出する第２電流検
出部４と、モニタ部５とを有して構成し、モニタ部５
は、第１電流検出部２の出力と当該トランジスタの第２
端子を接続した第１トランジスタＴｒ１と、第２電流検
出部４の出力と当該トランジスタの第２端子を、第１ト
ランジスタＴｒ１の第３端子と当該トランジスタの第１
端子を、それぞれ接続した第２トランジスタＴｒ２とを
有して構成し、第１トランジスタＴｒ１及び第２トラン
ジスタＴｒ２は、同一の特性を備える。
Description
【０００１】
【産業上の利用分野】本発明は電流検出回路及びそれを
用いた増幅器に係り、特に、より少ない素子数で電流検
出を行って、被検出部の電流を一定値に制御する電流検
出回路、並びに該電流検出回路の使用によって電源の低
電圧化に対応し得る増幅器に関する。
用いた増幅器に係り、特に、より少ない素子数で電流検
出を行って、被検出部の電流を一定値に制御する電流検
出回路、並びに該電流検出回路の使用によって電源の低
電圧化に対応し得る増幅器に関する。
【０００２】低周波用増幅器について大きく分けると、
Ａ級、Ｂ級及びＡＢ級の各増幅器に分けられる。これら
の特徴を挙げると、Ａ級増幅器では信号歪みが小さい
が、消費電力が大きく、またＢ級増幅器では信号歪みが
大きいが、消費電力が小さく、更にＡＢ級増幅器では信
号歪みが小さく、消費電力も小さいという特徴がある。
Ａ級、Ｂ級及びＡＢ級の各増幅器に分けられる。これら
の特徴を挙げると、Ａ級増幅器では信号歪みが小さい
が、消費電力が大きく、またＢ級増幅器では信号歪みが
大きいが、消費電力が小さく、更にＡＢ級増幅器では信
号歪みが小さく、消費電力も小さいという特徴がある。
【０００３】例えば、スピーカ駆動用増幅器などに求め
られる大電流出力・低歪という要求がある場合に、Ａ級
増幅器では無信号時の消費電力が問題となり、Ｂ級増幅
器ではクロスオーバー歪が問題となるので、一般的にＡ
Ｂ級増幅器が用いられている。
られる大電流出力・低歪という要求がある場合に、Ａ級
増幅器では無信号時の消費電力が問題となり、Ｂ級増幅
器ではクロスオーバー歪が問題となるので、一般的にＡ
Ｂ級増幅器が用いられている。
【０００４】近年、消費電力を抑えるために電源の低電
圧化が行われているので、増幅器においても低電圧電源
に対応した設計を行う必要がある。
圧化が行われているので、増幅器においても低電圧電源
に対応した設計を行う必要がある。
【０００５】
【従来の技術】図１０に従来（第１従来例）のＡＢ級増
幅器の回路図を示す。第１従来例のＡＢ級増幅器は、差
動増幅器１１、電流Ｉref を供給する定電流源Ｉｒ１１
及びＩｒ１２、並びにｐチャネルトランジスタＴｒ１
０，Ｔｒ１２及びｎチャネルトランジスタＴｒ１１，Ｔ
ｒ１３を備えている。
幅器の回路図を示す。第１従来例のＡＢ級増幅器は、差
動増幅器１１、電流Ｉref を供給する定電流源Ｉｒ１１
及びＩｒ１２、並びにｐチャネルトランジスタＴｒ１
０，Ｔｒ１２及びｎチャネルトランジスタＴｒ１１，Ｔ
ｒ１３を備えている。
【０００６】図１１は第１従来例の動作を説明する図で
あり、図１１（ａ）はＡＢ級増幅器における差動増幅器
１１の入出力対応表であって、差動増幅器１１の差動入
力Ｖ + ，Ｖ- に基づく電流Ｉ1 ，Ｉ2 への変換を説明す
る。図中、Ｇは差動増幅器の利得である。また、“＊”
は乗算の演算子であり、本明細書の以下の記述及び他の
図面中においても同様とする。
あり、図１１（ａ）はＡＢ級増幅器における差動増幅器
１１の入出力対応表であって、差動増幅器１１の差動入
力Ｖ + ，Ｖ- に基づく電流Ｉ1 ，Ｉ2 への変換を説明す
る。図中、Ｇは差動増幅器の利得である。また、“＊”
は乗算の演算子であり、本明細書の以下の記述及び他の
図面中においても同様とする。
【０００７】また、図１１（ｂ）は差動入力Ｖ+ ，Ｖ-
と各部の電流の関係を示すものであり、Ｉp はｐチャネ
ルトランジスタＴｒ１０を流れる電流、Ｉn はｎチャネ
ルトランジスタＴｒ１１を流れる電流、並びに、Ｉt は
ＡＢ級増幅器の出力段に流れる微小な貫通電流である。
ここで、貫通電流Ｉt の定義は、電流Ｉp と電流Ｉnを
比較して小さい方、とする。
と各部の電流の関係を示すものであり、Ｉp はｐチャネ
ルトランジスタＴｒ１０を流れる電流、Ｉn はｎチャネ
ルトランジスタＴｒ１１を流れる電流、並びに、Ｉt は
ＡＢ級増幅器の出力段に流れる微小な貫通電流である。
ここで、貫通電流Ｉt の定義は、電流Ｉp と電流Ｉnを
比較して小さい方、とする。
【０００８】更に、図１１（ｃ）は差動入力Ｖ+ ，Ｖ-
と各部電流Ｉ1 ，Ｉ2 の関係を示すものである。貫通電
流は、クロスオーバー歪をなくすために必要であるが、
大きいと消費電力が増加するのでなるべく小さい方がよ
い。
と各部電流Ｉ1 ，Ｉ2 の関係を示すものである。貫通電
流は、クロスオーバー歪をなくすために必要であるが、
大きいと消費電力が増加するのでなるべく小さい方がよ
い。
【０００９】この第１従来例の回路方式は構成が簡単と
いう利点があるが、次のような問題点もある。即ち、ト
ランジスタの特性の変動によって貫通電流Ｉt は変動す
るため、貫通電流Ｉt が０にならないように多めにとる
必要があり、その結果、回路の消費電力が増加するとい
う点である。
いう利点があるが、次のような問題点もある。即ち、ト
ランジスタの特性の変動によって貫通電流Ｉt は変動す
るため、貫通電流Ｉt が０にならないように多めにとる
必要があり、その結果、回路の消費電力が増加するとい
う点である。
【００１０】この問題点をなくすための回路方式とし
て、図１２に示すような第２従来例のＡＢ級増幅器があ
る。図１２（ａ）はＡＢ級増幅器の全体回路図、同図
（ｂ）はフィードバック系（電流検出回路）の回路図で
ある。
て、図１２に示すような第２従来例のＡＢ級増幅器があ
る。図１２（ａ）はＡＢ級増幅器の全体回路図、同図
（ｂ）はフィードバック系（電流検出回路）の回路図で
ある。
【００１１】図１２（ａ）において、第２従来例のＡＢ
級増幅器は、差動増幅器１１、電流検出回路１２、並び
にｐチャネルトランジスタＴｒ１０，Ｔｒ１２及びｎチ
ャネルトランジスタＴｒ１１，Ｔｒ１３を備えている。
級増幅器は、差動増幅器１１、電流検出回路１２、並び
にｐチャネルトランジスタＴｒ１０，Ｔｒ１２及びｎチ
ャネルトランジスタＴｒ１１，Ｔｒ１３を備えている。
【００１２】図１２（ｂ）において、電流検出回路１２
は、電流Ｉref を供給する定電流源Ｉｒ１、並びにｐチ
ャネルトランジスタＴｒ２，Ｔｒ３，Ｔｒ８，Ｔｒ９，
Ｔｒ２２及びｎチャネルトランジスタＴｒ１，Ｔｒ４，
Ｔｒ６，Ｔｒ７，Ｔｒ２１を備えている。
は、電流Ｉref を供給する定電流源Ｉｒ１、並びにｐチ
ャネルトランジスタＴｒ２，Ｔｒ３，Ｔｒ８，Ｔｒ９，
Ｔｒ２２及びｎチャネルトランジスタＴｒ１，Ｔｒ４，
Ｔｒ６，Ｔｒ７，Ｔｒ２１を備えている。
【００１３】このＡＢ級増幅器は、増幅器の出力段（ト
ランジスタＴｒ１０及びＴｒ１１）に一定の貫通電流Ｉ
t が流れるように、フィードバック系（電流検出回路）
による負帰還をかける、という回路方式である。
ランジスタＴｒ１０及びＴｒ１１）に一定の貫通電流Ｉ
t が流れるように、フィードバック系（電流検出回路）
による負帰還をかける、という回路方式である。
【００１４】以下、図１２の第２従来例のＡＢ級増幅器
の動作について説明するが、その前にトランジスタサイ
ズについて定義する。 Ｔｒ２／Ｔｒ１＝Ｘ と表記したとき、トランジスタＴｒ１とＴｒ２のサイズ
の比がＸであるとする。
の動作について説明するが、その前にトランジスタサイ
ズについて定義する。 Ｔｒ２／Ｔｒ１＝Ｘ と表記したとき、トランジスタＴｒ１とＴｒ２のサイズ
の比がＸであるとする。
【００１５】ドレイン電流はトランジスタサイズに比例
するので、例えば、トランジスタＴｒ１とＴｒ２でカレ
ントミラーを組んだとき、トランジスタＴｒ２に流れる
電流はトランジスタＴｒ１に流れる電流のＸ倍というこ
とになる。 （１）入力について 差動入力Ｖ+ ，Ｖ- と電流Ｉ1 ，Ｉ2 の対応は、第１従
来例と同様に図１１（ａ）に示す如くなる。 （２）電流検出について 図１２（ｂ）に示す電流検出回路では、トランジスタＴ
ｒ１〜Ｔｒ４、並びにＴｒ２１及びＴｒ２２によって貫
通電流Ｉt を検出するが、その検出動作について説明す
る。
するので、例えば、トランジスタＴｒ１とＴｒ２でカレ
ントミラーを組んだとき、トランジスタＴｒ２に流れる
電流はトランジスタＴｒ１に流れる電流のＸ倍というこ
とになる。 （１）入力について 差動入力Ｖ+ ，Ｖ- と電流Ｉ1 ，Ｉ2 の対応は、第１従
来例と同様に図１１（ａ）に示す如くなる。 （２）電流検出について 図１２（ｂ）に示す電流検出回路では、トランジスタＴ
ｒ１〜Ｔｒ４、並びにＴｒ２１及びＴｒ２２によって貫
通電流Ｉt を検出するが、その検出動作について説明す
る。
【００１６】ここで、次のトランジスタサイズの関係を
持つものとする。 Ｔｒ１０／Ｔｒ３＝Ｔｒ１１／Ｔｒ２１＝Ｓ …（１） Ｔｒ４／Ｔｒ１ ＝Ｔｒ２２／Ｔｒ２ ＝Ｔ …（２） 電流Ｉe は、 Ｉe ＝（１／Ｓ）＊Ｉt …（３） となるので、貫通電流Ｉt に比例する。また、トランジ
スタＴｒ４及びＴｒ２２は５極管領域で動作するので、
ノードＰ点の電圧をＶP とすると、次式が成立する。
持つものとする。 Ｔｒ１０／Ｔｒ３＝Ｔｒ１１／Ｔｒ２１＝Ｓ …（１） Ｔｒ４／Ｔｒ１ ＝Ｔｒ２２／Ｔｒ２ ＝Ｔ …（２） 電流Ｉe は、 Ｉe ＝（１／Ｓ）＊Ｉt …（３） となるので、貫通電流Ｉt に比例する。また、トランジ
スタＴｒ４及びＴｒ２２は５極管領域で動作するので、
ノードＰ点の電圧をＶP とすると、次式が成立する。
【００１７】 Ｉ（Ｔｒ４）＝β（Ｖg1−ＶP −Ｖthn ）2 ／２ …（４） Ｉ（Ｔｒ２２）＝β（ＶP −Ｖg2−｜Ｖthp ｜）2 ／２ …（５） Ｉ（Ｔｒ４）＝Ｉ（Ｔｒ２２） …（６） ここに、Ｖg1，Ｖg2はそれぞれトランジスタＴｒ１，Ｔ
ｒ２のゲート電圧、Ｖ thn ，Ｖthp はそれぞれｎチャネ
ル及びｐチャネルトランジスタのしきい値電圧である。
ｒ２のゲート電圧、Ｖ thn ，Ｖthp はそれぞれｎチャネ
ル及びｐチャネルトランジスタのしきい値電圧である。
【００１８】従って、上記式（４）〜（６）によって電
圧Ｖg1，Ｖg2，ＶP は一意に決まる。この時、ノードＱ
点の電圧をＶQ とすると、 ＶP ＝ＶQ …（７） となる。これは、トランジスタＴｒ１とＴｒ２について
式（４）〜（６）と同様な式が成り立ち、電圧Ｖg1，Ｖ
g2が共通であるためである。よって、 Ｉ（Ｔｒ１）＝Ｉ（Ｔｒ２）＝（１／Ｔ）＊Ｉe …（８） 式（３）と式（８）により、 Ｉ（Ｔｒ１）＝Ｉ（Ｔｒ２）＝（１／Ｓ＊Ｔ）＊Ｉt …（９） となるので、トランジスタＴｒ１とＴｒ２によって貫通
電流Ｉt を検出したといえる。 （３）全体の動作 （２）で述べたようにトランジスタＴｒ１とＴｒ２に流
れる電流は、（１／Ｓ＊Ｔ＊）Ｉt なので、貫通電流Ｉ
t に追従しているといえる。
圧Ｖg1，Ｖg2，ＶP は一意に決まる。この時、ノードＱ
点の電圧をＶQ とすると、 ＶP ＝ＶQ …（７） となる。これは、トランジスタＴｒ１とＴｒ２について
式（４）〜（６）と同様な式が成り立ち、電圧Ｖg1，Ｖ
g2が共通であるためである。よって、 Ｉ（Ｔｒ１）＝Ｉ（Ｔｒ２）＝（１／Ｔ）＊Ｉe …（８） 式（３）と式（８）により、 Ｉ（Ｔｒ１）＝Ｉ（Ｔｒ２）＝（１／Ｓ＊Ｔ）＊Ｉt …（９） となるので、トランジスタＴｒ１とＴｒ２によって貫通
電流Ｉt を検出したといえる。 （３）全体の動作 （２）で述べたようにトランジスタＴｒ１とＴｒ２に流
れる電流は、（１／Ｓ＊Ｔ＊）Ｉt なので、貫通電流Ｉ
t に追従しているといえる。
【００１９】ここでなんらかの原因で電流Ｉt が減少し
た場合を考える。この時、ノードＲ点の電圧ＶR が増加
する。これは、トランジスタＴｒ１及びＴｒ２に流れる
電流は電流Ｉt に追従して変化しようとするが、定電流
源Ｉｒ１が直列に接続されているので一定であるためで
ある。
た場合を考える。この時、ノードＲ点の電圧ＶR が増加
する。これは、トランジスタＴｒ１及びＴｒ２に流れる
電流は電流Ｉt に追従して変化しようとするが、定電流
源Ｉｒ１が直列に接続されているので一定であるためで
ある。
【００２０】電圧ＶR が増加すると、トランジスタＴｒ
７とＴｒ９に流れる電流が増加し、ノードＡ点の電圧Ｖ
A 及びノードＢ点の電圧ＶB が変化し、電流Ｉe 及び貫
通電流Ｉt が増加する。つまり、一定の貫通電流Ｉt が
流れるように負帰還がかかる。
７とＴｒ９に流れる電流が増加し、ノードＡ点の電圧Ｖ
A 及びノードＢ点の電圧ＶB が変化し、電流Ｉe 及び貫
通電流Ｉt が増加する。つまり、一定の貫通電流Ｉt が
流れるように負帰還がかかる。
【００２１】また、貫通電流Ｉt の電流値は、 Ｉt ＝Ｓ＊Ｔ＊Ｉref …（１０） で一定となる。つまり、トランジスタのサイズの比を換
えることによって、貫通電流Ｉt を制御することができ
る。よって、図１２に示す第２従来例は、常に一定の貫
通電流Ｉt が流れるＡＢ級増幅器といえる。
えることによって、貫通電流Ｉt を制御することができ
る。よって、図１２に示す第２従来例は、常に一定の貫
通電流Ｉt が流れるＡＢ級増幅器といえる。
【００２２】
【発明が解決しようとする課題】しかしながら、従来の
貫通電流Ｉt の変動を抑制したＡＢ級増幅器では、貫通
電流Ｉt の変動を負帰還によって抑制するが、貫通電流
Ｉt を検出する回路構成において、トランジスタＴｒ４
及びＴｒ２２によってそれぞれしきい値電圧Ｖth n 及び
Ｖthp の電圧降下があり、しきい値電圧Ｖthn 及びＶ
thp を約１［Ｖ］とすると、ここだけでも２［Ｖ］の電
圧降下を持つこととなり、電源の低電圧化に対応するこ
とができない、という問題があった。
貫通電流Ｉt の変動を抑制したＡＢ級増幅器では、貫通
電流Ｉt の変動を負帰還によって抑制するが、貫通電流
Ｉt を検出する回路構成において、トランジスタＴｒ４
及びＴｒ２２によってそれぞれしきい値電圧Ｖth n 及び
Ｖthp の電圧降下があり、しきい値電圧Ｖthn 及びＶ
thp を約１［Ｖ］とすると、ここだけでも２［Ｖ］の電
圧降下を持つこととなり、電源の低電圧化に対応するこ
とができない、という問題があった。
【００２３】本発明は、上記問題点を解決するもので、
より少ない素子数で電流検出を行って、被検出部の電流
を一定値に制御する電流検出回路を提供すると共に、該
電流検出回路の使用により、電源の低電圧化に対応し得
る増幅器を提供することを目的とする。
より少ない素子数で電流検出を行って、被検出部の電流
を一定値に制御する電流検出回路を提供すると共に、該
電流検出回路の使用により、電源の低電圧化に対応し得
る増幅器を提供することを目的とする。
【００２４】
【課題を解決するための手段】図１から図４は本発明の
原理説明図である。上記課題を解決するために、本発明
の第１の特徴の電流検出回路は、図１（ａ）に示す如
く、第１被検出部１と、前記第１被検出部１に流れる電
流を検出する第１電流検出部２と、第２被検出部３と、
前記第２被検出部３に流れる電流を検出する第２電流検
出部４と、モニタ部５とを有して構成し、前記モニタ部
５は、前記第１電流検出部２の出力と当該トランジスタ
の第２端子を接続した第１トランジスタＴｒ１と、前記
第２電流検出部４の出力と当該トランジスタの第２端子
を、前記第１トランジスタＴｒ１の第３端子と当該トラ
ンジスタの第１端子を、それぞれ接続した第２トランジ
スタＴｒ２とを有して構成し、前記第１トランジスタＴ
ｒ１及び第２トランジスタＴｒ２は、同一の特性を備え
る。
原理説明図である。上記課題を解決するために、本発明
の第１の特徴の電流検出回路は、図１（ａ）に示す如
く、第１被検出部１と、前記第１被検出部１に流れる電
流を検出する第１電流検出部２と、第２被検出部３と、
前記第２被検出部３に流れる電流を検出する第２電流検
出部４と、モニタ部５とを有して構成し、前記モニタ部
５は、前記第１電流検出部２の出力と当該トランジスタ
の第２端子を接続した第１トランジスタＴｒ１と、前記
第２電流検出部４の出力と当該トランジスタの第２端子
を、前記第１トランジスタＴｒ１の第３端子と当該トラ
ンジスタの第１端子を、それぞれ接続した第２トランジ
スタＴｒ２とを有して構成し、前記第１トランジスタＴ
ｒ１及び第２トランジスタＴｒ２は、同一の特性を備え
る。
【００２５】また、本発明の第２の特徴の電流検出回路
は、請求項１に記載の電流検出回路において、図２に示
す如く、前記第１被検出部１は第３トランジスタＴｒ１
０を有して構成する。
は、請求項１に記載の電流検出回路において、図２に示
す如く、前記第１被検出部１は第３トランジスタＴｒ１
０を有して構成する。
【００２６】また、本発明の第３の特徴の電流検出回路
は、請求項２に記載の電流検出回路において、図３に示
す如く、前記第１電流検出部２は、前記第３トランジス
タＴｒ１０の第２端子と当該トランジスタの第２端子を
接続した第４トランジスタＴｒ３と、前記第４トランジ
スタＴｒ３の第１端子と当該トランジスタの第１端子及
び第２端子を、前記第１トランジスタの第２端子と当該
トランジスタの第１端子及び第２端子を、それぞれ接続
した第５トランジスタＴｒ４とを有して構成する。
は、請求項２に記載の電流検出回路において、図３に示
す如く、前記第１電流検出部２は、前記第３トランジス
タＴｒ１０の第２端子と当該トランジスタの第２端子を
接続した第４トランジスタＴｒ３と、前記第４トランジ
スタＴｒ３の第１端子と当該トランジスタの第１端子及
び第２端子を、前記第１トランジスタの第２端子と当該
トランジスタの第１端子及び第２端子を、それぞれ接続
した第５トランジスタＴｒ４とを有して構成する。
【００２７】また、本発明の第４の特徴の電流検出回路
は、請求項１，２または３に記載の電流検出回路におい
て、図４に示す如く、前記電流検出回路は、前記第１ト
ランジスタＴｒ１の第１端子に接続される第１電流源Ｉ
ｒ１と、前記第１トランジスタＴｒ１の第１端子を入力
とし、前記第１検出部１及び第２検出部３に流れる電流
を一定値に制御するフィードバック回路６とを有して構
成する。
は、請求項１，２または３に記載の電流検出回路におい
て、図４に示す如く、前記電流検出回路は、前記第１ト
ランジスタＴｒ１の第１端子に接続される第１電流源Ｉ
ｒ１と、前記第１トランジスタＴｒ１の第１端子を入力
とし、前記第１検出部１及び第２検出部３に流れる電流
を一定値に制御するフィードバック回路６とを有して構
成する。
【００２８】また、本発明の第５の特徴の電流検出回路
は、請求項１，２，３または４に記載の電流検出回路に
おいて、図１（ｂ）に示す如く、前記モニタ部５は、前
記第１トランジスタＴｒ１の第１端子と当該トランジス
タの第１端子を、前記第２トランジスタＴｒ２の第２端
子と当該トランジスタの第２端子を、それぞれ接続した
第６トランジスタＴｒ２’と、前記第１トランジスタＴ
ｒ１の第２端子と当該トランジスタの第２端子を、前記
第６トランジスタＴｒ２’の第３端子と当該トランジス
タの第１端子を、それぞれ接続した第７トランジスタＴ
ｒ１’とを有して構成する。
は、請求項１，２，３または４に記載の電流検出回路に
おいて、図１（ｂ）に示す如く、前記モニタ部５は、前
記第１トランジスタＴｒ１の第１端子と当該トランジス
タの第１端子を、前記第２トランジスタＴｒ２の第２端
子と当該トランジスタの第２端子を、それぞれ接続した
第６トランジスタＴｒ２’と、前記第１トランジスタＴ
ｒ１の第２端子と当該トランジスタの第２端子を、前記
第６トランジスタＴｒ２’の第３端子と当該トランジス
タの第１端子を、それぞれ接続した第７トランジスタＴ
ｒ１’とを有して構成する。
【００２９】また、本発明の第６の特徴の電流検出回路
は、請求項１，２，３，４または５に記載の電流検出回
路において、前記第１、第２、第５、第６及び第７トラ
ンジスタＴｒ１，Ｔｒ２，Ｔｒ４，Ｔｒ２’，及びＴｒ
１’は第１導電型であり、前記第３及び第４トランジス
タＴｒ１０及びＴｒ３は第２導電型である。
は、請求項１，２，３，４または５に記載の電流検出回
路において、前記第１、第２、第５、第６及び第７トラ
ンジスタＴｒ１，Ｔｒ２，Ｔｒ４，Ｔｒ２’，及びＴｒ
１’は第１導電型であり、前記第３及び第４トランジス
タＴｒ１０及びＴｒ３は第２導電型である。
【００３０】また、本発明の第７の特徴の電流検出回路
は、請求項１，２，３，４，５または６に記載の電流検
出回路において、前記第１端子はドレイン電極またはコ
レクタ電極、前記第２端子はゲート電極またはベース電
極、前記第３電極はソース電極またはエミッタ電極であ
る。
は、請求項１，２，３，４，５または６に記載の電流検
出回路において、前記第１端子はドレイン電極またはコ
レクタ電極、前記第２端子はゲート電極またはベース電
極、前記第３電極はソース電極またはエミッタ電極であ
る。
【００３１】更に、本発明の特徴の増幅器は、請求項
１，２，３，４，５，６または７に記載の電流検出回路
を有して構成する。
１，２，３，４，５，６または７に記載の電流検出回路
を有して構成する。
【００３２】
【作用】以下の説明では、一例として、第１、第２、第
５、第６及び第７トランジスタＴｒ１，Ｔｒ２，Ｔｒ
４，Ｔｒ２’，及びＴｒ１’を第１導電型（ｎチャネ
ル）トランジスタとし、第３及び第４トランジスタＴｒ
１０及びＴｒ３を第２導電型（Ｐチャネル）トランジス
タとして説明する。従って、第１端子はドレイン電極、
第２端子はゲート電極、第３電極はソース電極となる。
５、第６及び第７トランジスタＴｒ１，Ｔｒ２，Ｔｒ
４，Ｔｒ２’，及びＴｒ１’を第１導電型（ｎチャネ
ル）トランジスタとし、第３及び第４トランジスタＴｒ
１０及びＴｒ３を第２導電型（Ｐチャネル）トランジス
タとして説明する。従って、第１端子はドレイン電極、
第２端子はゲート電極、第３電極はソース電極となる。
【００３３】本発明の第１、第２、第３、第４、第５、
第６及び第７の特徴の電流検出回路では、図１、図２、
図３及び図４に示す如く、第１被検出部１に流れる電流
を第１電流検出部２で検出し、第２被検出部３に流れる
電流を第２電流検出部４で検出し、これら第１電流検出
部２及び第２電流検出部４の検出量に応じた出力によっ
てモニタ部５に発生する電流値により検知している。
第６及び第７の特徴の電流検出回路では、図１、図２、
図３及び図４に示す如く、第１被検出部１に流れる電流
を第１電流検出部２で検出し、第２被検出部３に流れる
電流を第２電流検出部４で検出し、これら第１電流検出
部２及び第２電流検出部４の検出量に応じた出力によっ
てモニタ部５に発生する電流値により検知している。
【００３４】モニタ部５が第１トランジスタＴｒ１と第
２トランジスタＴｒ２で構成され、第１トランジスタＴ
ｒ１と第２トランジスタＴｒ２の特性が等しい場合に
は、トランジスタＴｒ１及びＴｒ２を流れる電流は、ト
ランジスタＴｒ１及びＴｒ２の入力電圧を比較して低い
方で決まる。
２トランジスタＴｒ２で構成され、第１トランジスタＴ
ｒ１と第２トランジスタＴｒ２の特性が等しい場合に
は、トランジスタＴｒ１及びＴｒ２を流れる電流は、ト
ランジスタＴｒ１及びＴｒ２の入力電圧を比較して低い
方で決まる。
【００３５】第１トランジスタＴｒ１の入力電圧Ｖg1と
第２トランジスタＴｒ２の入力電圧Ｖg2が等しい時、１
／２の駆動能力のトランジスタ１個と等価になる。以下
にこのことを示す。 １）Ｖg1＝Ｖg2＝Ｖg の時 第１トランジスタＴｒ１は５極管領域で動作するので、
次式が成立する。
第２トランジスタＴｒ２の入力電圧Ｖg2が等しい時、１
／２の駆動能力のトランジスタ１個と等価になる。以下
にこのことを示す。 １）Ｖg1＝Ｖg2＝Ｖg の時 第１トランジスタＴｒ１は５極管領域で動作するので、
次式が成立する。
【００３６】 Ｉx ＝β（Ｖg −ＶA −Ｖth）2 ／２ …（１１） また、第２トランジスタＴｒ２は３極管領域で動作する
ので、次式が成立する。
ので、次式が成立する。
【００３７】 Ｉx ＝β｛２（Ｖg −Ｖth）ＶA −ＶA 2 ｝／２ …（１２） 式（１１）及び（１２）より、 Ｉx ＝β（Ｖg −Ｖth）2 ／４ …（１３） ２）Ｖg1＞Ｖg2の時 第１トランジスタＴｒ１は３極管領域で動作し、第２ト
ランジスタＴｒ２は５極管領域で動作するので、次式が
成立する。
ランジスタＴｒ２は５極管領域で動作するので、次式が
成立する。
【００３８】 Ｉx ＝β（Ｖg2−Ｖth）2 ／２ …（１４） ３）Ｖg1＜Ｖg2の時 第１トランジスタＴｒ１は５極管領域で動作するので、
次式が成立する。
次式が成立する。
【００３９】 Ｉx ＝β（Ｖg1−ＶA −Ｖth）2 ／２ …（１５） また、第２トランジスタＴｒ２は３極管領域で動作する
ので、次式が成立する。
ので、次式が成立する。
【００４０】 Ｉx ＝β｛２（Ｖg2−Ｖth）ＶA −ＶA 2 ｝／２ …（１６） 式（１５）及び（１６）より、 ＶA ＝［（Ｖf2＋Ｖf1）−｛（Ｖf2＋Ｖf1）2 −２Ｖf1 2 ｝1/2 ］／２ …（１７） よって、 Ｉx ＝β［Ｖf2 2 ＋（Ｖf2−Ｖf1） ｛（Ｖf2＋Ｖf1）2 −２Ｖf1 2 ｝1/2 ］／４ …（１８） 式（１７）より、 ＶA ／Ｖf2＝［１−（Ｖf2＋Ｖf1） ／｛（Ｖf2＋Ｖf1）2 −２Ｖf1 2 ｝1/2 ］／２ …（１９） 但し、Ｖf1＝Ｖg1−Ｖth，Ｖf2＝Ｖg2−Ｖth 式（１８）及び（１９）より、Ｖf1≒０の時 ＶA ≒０，∂ＶA ／∂Ｖf2≒０ …（２０） よって、この時は第１トランジスタＴｒ１のゲート電圧
Ｖg1が電流Ｉx を支配しているといえる。
Ｖg1が電流Ｉx を支配しているといえる。
【００４１】以上（１）、（２）及び（３）の説明によ
り、第１トランジスタＴｒ１及び第２トランジスタＴｒ
２のゲート電圧を比較して、低い方で電流Ｉx が決まる
といえる。
り、第１トランジスタＴｒ１及び第２トランジスタＴｒ
２のゲート電圧を比較して、低い方で電流Ｉx が決まる
といえる。
【００４２】従来例の電流検出回路においては、電源間
に最大４個のトランジスタを直列接続する構成で、か
つ、ゲート・ドレイン接続されたＴｒが２個あるので少
なくとも２Ｖthの電圧降下があったのに対し、本発明の
電流検出回路では最大２個のトランジスタが直列接続さ
れた構成で、かつ、ゲート・ドレイン接続されたＴｒが
ないので、電源の低電圧化に対応でき、回路の低消費電
力化を図ることができる。
に最大４個のトランジスタを直列接続する構成で、か
つ、ゲート・ドレイン接続されたＴｒが２個あるので少
なくとも２Ｖthの電圧降下があったのに対し、本発明の
電流検出回路では最大２個のトランジスタが直列接続さ
れた構成で、かつ、ゲート・ドレイン接続されたＴｒが
ないので、電源の低電圧化に対応でき、回路の低消費電
力化を図ることができる。
【００４３】また特に、本発明の第５の特徴の電流検出
回路では、図１（ｂ）に示す如く、モニタ部５を、第１
トランジスタＴｒ１、第２トランジスタＴｒ２、第６ト
ランジスタＴｒ２’及び第７トランジスタＴｒ１’を備
えて構成するが、このような構成とすることで、Ｖg1＞
Ｖg2の時Ｖg1＜Ｖg2の２つの状態においてモニタ部を流
れる電流のばらつきをより平坦化することができる。
回路では、図１（ｂ）に示す如く、モニタ部５を、第１
トランジスタＴｒ１、第２トランジスタＴｒ２、第６ト
ランジスタＴｒ２’及び第７トランジスタＴｒ１’を備
えて構成するが、このような構成とすることで、Ｖg1＞
Ｖg2の時Ｖg1＜Ｖg2の２つの状態においてモニタ部を流
れる電流のばらつきをより平坦化することができる。
【００４４】更に、本発明の特徴の増幅器では、第１、
第２、第３、第４、第５、第６及び第７の特徴の電流検
出回路を備えて構成するが、これにより、電源の低電圧
化に対応し得る増幅器を実現でき、結果として、消費電
力の低下に寄与するところが大きい。
第２、第３、第４、第５、第６及び第７の特徴の電流検
出回路を備えて構成するが、これにより、電源の低電圧
化に対応し得る増幅器を実現でき、結果として、消費電
力の低下に寄与するところが大きい。
【００４５】特に、本発明の第４の特徴の電流検出回路
を備えた増幅器では、第１トランジスタＴｒ１の第１端
子（ドレイン電極）を入力とするフィードバック回路６
によって、第１検出部１及び第２検出部３に（負）帰還
をかけ、第１検出部１及び第２検出部３に流れる電流を
一定値に制御するので、出力段に流れる貫通電流の変動
を抑制したＡＢ級増幅器を実現することができる。
を備えた増幅器では、第１トランジスタＴｒ１の第１端
子（ドレイン電極）を入力とするフィードバック回路６
によって、第１検出部１及び第２検出部３に（負）帰還
をかけ、第１検出部１及び第２検出部３に流れる電流を
一定値に制御するので、出力段に流れる貫通電流の変動
を抑制したＡＢ級増幅器を実現することができる。
【００４６】
【実施例】次に、本発明に係る実施例を図面に基づいて
説明する。第１実施例 図５に本発明の第１実施例に係るＡＢ級増幅器の回路図
を示す。図５（ａ）はＡＢ級増幅器の全体の回路構成
図、図５（ｂ）は電流検出回路の回路図である。同図に
おいて、図１２（第２従来例）と重複する部分には同一
の符号を附する。
説明する。第１実施例 図５に本発明の第１実施例に係るＡＢ級増幅器の回路図
を示す。図５（ａ）はＡＢ級増幅器の全体の回路構成
図、図５（ｂ）は電流検出回路の回路図である。同図に
おいて、図１２（第２従来例）と重複する部分には同一
の符号を附する。
【００４７】図５（ａ）において、本実施例のＡＢ級増
幅器は、差動増幅器１１、電流検出回路８、並びにｐチ
ャネルトランジスタＴｒ１０，Ｔｒ１２及びｎチャネル
トランジスタＴｒ１１，Ｔｒ１３を備えた構成である。
幅器は、差動増幅器１１、電流検出回路８、並びにｐチ
ャネルトランジスタＴｒ１０，Ｔｒ１２及びｎチャネル
トランジスタＴｒ１１，Ｔｒ１３を備えた構成である。
【００４８】図５（ｂ）において、電流検出回路８は、
電流Ｉref を供給する第１定電流源Ｉｒ１、並びにｐチ
ャネルトランジスタＴｒ３，Ｔｒ８，Ｔｒ９及びｎチャ
ネルトランジスタＴｒ１，Ｔｒ２，Ｔｒ４，Ｔｒ６，Ｔ
ｒ７を備えた構成である。
電流Ｉref を供給する第１定電流源Ｉｒ１、並びにｐチ
ャネルトランジスタＴｒ３，Ｔｒ８，Ｔｒ９及びｎチャ
ネルトランジスタＴｒ１，Ｔｒ２，Ｔｒ４，Ｔｒ６，Ｔ
ｒ７を備えた構成である。
【００４９】本実施例のＡＢ級増幅器は、増幅器の出力
段（トランジスタＴｒ１０及びＴｒ１１）に一定の貫通
電流Ｉt が流れるように、電流検出回路８（フィードバ
ック系）によって負帰還をかけている。
段（トランジスタＴｒ１０及びＴｒ１１）に一定の貫通
電流Ｉt が流れるように、電流検出回路８（フィードバ
ック系）によって負帰還をかけている。
【００５０】動作原理は貫通電流Ｉt を検出する電流検
出回路８以外の部分は、従来の技術（第２従来例）での
説明と同じである。第１被検出部１はｐチャネルトラン
ジスタＴｒ１０であり、第２被検出部３はｎチャネルト
ランジスタＴｒ１１である。
出回路８以外の部分は、従来の技術（第２従来例）での
説明と同じである。第１被検出部１はｐチャネルトラン
ジスタＴｒ１０であり、第２被検出部３はｎチャネルト
ランジスタＴｒ１１である。
【００５１】また、実際に電流検出を行う第１電流検出
部２はｐチャネルトランジスタＴｒ３及びｎチャネルト
ランジスタＴｒ４で実現され、モニタ部５はｎチャネル
トランジスタＴｒ１及びＴｒ２で実現され、第２電流検
出部４はトランジスタＴｒ１１のゲート電極とトランジ
スタＴｒ２のゲート電極を接続する信号線である。
部２はｐチャネルトランジスタＴｒ３及びｎチャネルト
ランジスタＴｒ４で実現され、モニタ部５はｎチャネル
トランジスタＴｒ１及びＴｒ２で実現され、第２電流検
出部４はトランジスタＴｒ１１のゲート電極とトランジ
スタＴｒ２のゲート電極を接続する信号線である。
【００５２】トランジスタＴｒ１、Ｔｒ２、Ｔｒ３及び
Ｔｒ４におけるトランジスタサイズの関係は、 Ｔｒ１１／Ｔｒ１＝Ｔｒ１１／Ｔｒ２＝Ｓ …（２１） Ｔｒ１０／Ｔｒ３＝Ｔｒ１１／Ｔｒ４ …（２２） となる。関係式（２２）を満たすので、出力電流Ｉp 、
Ｉn とモニタ部５の入力電圧Ｖg1、Ｖg2の関係は、 Ｉp ＝Ｉn の時、Ｖg1＝Ｖg2 Ｉp ＞Ｉn の時、Ｖg1＞Ｖg2 Ｉp ＜Ｉn の時、Ｖg1＜Ｖg2 このため、貫通電流Ｉt は図６に示す表の如くなる。こ
こでＩref は第１定電流原Ｉｒ１の電流値である。
Ｔｒ４におけるトランジスタサイズの関係は、 Ｔｒ１１／Ｔｒ１＝Ｔｒ１１／Ｔｒ２＝Ｓ …（２１） Ｔｒ１０／Ｔｒ３＝Ｔｒ１１／Ｔｒ４ …（２２） となる。関係式（２２）を満たすので、出力電流Ｉp 、
Ｉn とモニタ部５の入力電圧Ｖg1、Ｖg2の関係は、 Ｉp ＝Ｉn の時、Ｖg1＝Ｖg2 Ｉp ＞Ｉn の時、Ｖg1＞Ｖg2 Ｉp ＜Ｉn の時、Ｖg1＜Ｖg2 このため、貫通電流Ｉt は図６に示す表の如くなる。こ
こでＩref は第１定電流原Ｉｒ１の電流値である。
【００５３】貫通電流Ｉt はＳ＊Ｉref から２＊Ｓ＊Ｉ
ref までの範囲を動くが、電流値Ｉ ref とトランジスタ
サイズの比Ｓを適当な値に設定すればＡＢ級増幅器とな
る。また、Ｉp ＞Ｉn の状態からＩp ＜Ｉn の状態に切
り替わる時に、貫通電流Ｉ t が大きいので、Ｉt の変動
は利点といえる。
ref までの範囲を動くが、電流値Ｉ ref とトランジスタ
サイズの比Ｓを適当な値に設定すればＡＢ級増幅器とな
る。また、Ｉp ＞Ｉn の状態からＩp ＜Ｉn の状態に切
り替わる時に、貫通電流Ｉ t が大きいので、Ｉt の変動
は利点といえる。
【００５４】第２従来例の電流検出回路（図１２（ｂ）
参照）においては、電源Ｖcc−接地電位GND 間に４個の
トランジスタＴｒ３，Ｔｒ４，Ｔｒ２１，及びＴｒ２２
を直列接続する構成を備え、かつ、ゲート・ドレイン接
続されたＴｒが２個含まれていたのに対し、本実施例の
電流検出回路８では２個のトランジスタＴｒ３及びＴｒ
４を直列接続する構成を備え、かつ、ゲート・ドレイン
接続されたＴｒがないので電源の低電圧化に対応し得る
増幅器を実現できる。
参照）においては、電源Ｖcc−接地電位GND 間に４個の
トランジスタＴｒ３，Ｔｒ４，Ｔｒ２１，及びＴｒ２２
を直列接続する構成を備え、かつ、ゲート・ドレイン接
続されたＴｒが２個含まれていたのに対し、本実施例の
電流検出回路８では２個のトランジスタＴｒ３及びＴｒ
４を直列接続する構成を備え、かつ、ゲート・ドレイン
接続されたＴｒがないので電源の低電圧化に対応し得る
増幅器を実現できる。
【００５５】また、図５（ｂ）に示すモニタ部５におい
ては、Ｖg1＞Ｖg2である時とＶg1＜Ｖg2である時とを比
較すると、トランジスタＴｒ１及びＴｒ２を流れる電流
にばらつきがある可能性がある。
ては、Ｖg1＞Ｖg2である時とＶg1＜Ｖg2である時とを比
較すると、トランジスタＴｒ１及びＴｒ２を流れる電流
にばらつきがある可能性がある。
【００５６】そこで、図１（ｂ）に示すように、モニタ
部５をｎチャネルトランジスタＴｒ１，Ｔｒ２，Ｔｒ
２’，及びＴｒ１’による構成とした場合には、より対
称性を高めることができ、モニタ部を流れる電流のばら
つきをより平坦化することができる。第２実施例 図７に本発明の第２実施例に係るＡＢ級増幅器における
電流検出回路の回路図を示す。本実施例のＡＢ級増幅器
の全体の回路構成は図５（ａ）と同等である。
部５をｎチャネルトランジスタＴｒ１，Ｔｒ２，Ｔｒ
２’，及びＴｒ１’による構成とした場合には、より対
称性を高めることができ、モニタ部を流れる電流のばら
つきをより平坦化することができる。第２実施例 図７に本発明の第２実施例に係るＡＢ級増幅器における
電流検出回路の回路図を示す。本実施例のＡＢ級増幅器
の全体の回路構成は図５（ａ）と同等である。
【００５７】本実施例の電流検出回路の構成は、第１実
施例の電流検出回路８（図５（ｂ）参照）に位相補償を
追加した回路構成となっている。第１実施例の電流検出
回路８では、ノードＡ点に高周波が入力された時、トラ
ンジスタＴｒ３→トランジスタＴｒ４→トランジスタＴ
ｒ１→トランジスタＴｒ７→ノードＡ点で形成されるル
ープを回るうちに１８０［°］回って正帰還となり、発
振することがある。
施例の電流検出回路８（図５（ｂ）参照）に位相補償を
追加した回路構成となっている。第１実施例の電流検出
回路８では、ノードＡ点に高周波が入力された時、トラ
ンジスタＴｒ３→トランジスタＴｒ４→トランジスタＴ
ｒ１→トランジスタＴｒ７→ノードＡ点で形成されるル
ープを回るうちに１８０［°］回って正帰還となり、発
振することがある。
【００５８】本実施例ではその対策として、抵抗Ｒ１及
びＲ２、並びにコンデンサＣ１及びＣ２からなる位相補
償回路を付加して、高周波による発振を防いでいる。
尚、本実施例においても、モニタ部５の構成を図１
（ｂ）に示す構成とする変形が可能である。第３実施例 図８に本発明の第３実施例に係る多数決回路の回路図を
示す。
びＲ２、並びにコンデンサＣ１及びＣ２からなる位相補
償回路を付加して、高周波による発振を防いでいる。
尚、本実施例においても、モニタ部５の構成を図１
（ｂ）に示す構成とする変形が可能である。第３実施例 図８に本発明の第３実施例に係る多数決回路の回路図を
示す。
【００５９】多数決回路は、ディジタル信号を幾つかの
系統を使って送り、１つの系統が誤動作によって反転し
ても、全ての系統によって多数決を行い、出力を決定す
るという回路である。そのため信頼性が高く、例えば鉄
道の信号など高い信頼性が求められる分野で使用されて
いる。
系統を使って送り、１つの系統が誤動作によって反転し
ても、全ての系統によって多数決を行い、出力を決定す
るという回路である。そのため信頼性が高く、例えば鉄
道の信号など高い信頼性が求められる分野で使用されて
いる。
【００６０】図８において、本実施例の多数決回路は、
第２電流源Ｉｒ２、第３電流源Ｉｒ３、ｎチャネルトラ
ンジスタＴｉ１〜Ｔｉｎ，ＴｒＡ，ＴｒＢ，Ｔｒ１，及
びＴｒ２から構成されている。
第２電流源Ｉｒ２、第３電流源Ｉｒ３、ｎチャネルトラ
ンジスタＴｉ１〜Ｔｉｎ，ＴｒＡ，ＴｒＢ，Ｔｒ１，及
びＴｒ２から構成されている。
【００６１】尚、第１電流検出部２はトランジスタＴｒ
Ｂで、第２電流検出部４はトランジスタトランジスタＴ
ｉ１〜Ｔｉｎ，及びＴｒＡで、モニタ部５はトランジス
タＴｒ１及びＴｒ２でそれぞれ実現されている。
Ｂで、第２電流検出部４はトランジスタトランジスタＴ
ｉ１〜Ｔｉｎ，及びＴｒＡで、モニタ部５はトランジス
タＴｒ１及びＴｒ２でそれぞれ実現されている。
【００６２】ディジタル入力信号Ｄ1 〜Ｄn が同一特性
のトランジスタＴｉ１〜Ｔｉｎのゲート電極に入力され
る。ここでディジタル入力信号Ｄ1 〜Ｄn は、同一レベ
ル信号（“Ｈ”レベルまたは“Ｌ”レベル）であるとす
る。また、ディジタル入力信号Ｄk （k ＝１〜ｎ）が
“Ｈ”レベルの時、それぞれのトランジスタＴｉk には
電流Ｉ1 ［Ａ］が流れるとする。第２電流源Ｉｒ２は電
流ｎ＊Ｉ1 ［Ａ］を流し、第３電流源Ｉｒ３は微小電流
Ｉ2 ［Ａ］を流す。
のトランジスタＴｉ１〜Ｔｉｎのゲート電極に入力され
る。ここでディジタル入力信号Ｄ1 〜Ｄn は、同一レベ
ル信号（“Ｈ”レベルまたは“Ｌ”レベル）であるとす
る。また、ディジタル入力信号Ｄk （k ＝１〜ｎ）が
“Ｈ”レベルの時、それぞれのトランジスタＴｉk には
電流Ｉ1 ［Ａ］が流れるとする。第２電流源Ｉｒ２は電
流ｎ＊Ｉ1 ［Ａ］を流し、第３電流源Ｉｒ３は微小電流
Ｉ2 ［Ａ］を流す。
【００６３】ディジタル入力信号Ｄ1 〜Ｄn が正しく動
作（即ち、全て“Ｈ”レベルまたは“Ｌ”レベル）して
いる時、トランジスタＴｒＡまたはＴｒＢの一方はカッ
トオフして、モニタ部５には電流は流れない。つまり、
トランジスタＴｒＡに流れる電流Ｉ（ＴｒＡ）、トラン
ジスタＴｒＢに流れる電流Ｉ（ＴｒＢ）、モニタ部５に
流れる電流Ｉout は、それぞれ図９（ａ）に示すような
値の電流が流れることとなる。
作（即ち、全て“Ｈ”レベルまたは“Ｌ”レベル）して
いる時、トランジスタＴｒＡまたはＴｒＢの一方はカッ
トオフして、モニタ部５には電流は流れない。つまり、
トランジスタＴｒＡに流れる電流Ｉ（ＴｒＡ）、トラン
ジスタＴｒＢに流れる電流Ｉ（ＴｒＢ）、モニタ部５に
流れる電流Ｉout は、それぞれ図９（ａ）に示すような
値の電流が流れることとなる。
【００６４】ところが、ディジタル入力信号Ｄk （k ＝
１〜ｎ）が故障して該信号が反転した場合、図９（ｂ）
に示すように、トランジスタＴｒＡまたはＴｒＢに電流
Ｉ1［Ａ］が流れ、モニタ部５にはそれに比例した電流
Ｓ＊Ｉ1 ［Ａ］が流れるので、故障を検出することが可
能となる。ここで、Ｓは伝達比である。
１〜ｎ）が故障して該信号が反転した場合、図９（ｂ）
に示すように、トランジスタＴｒＡまたはＴｒＢに電流
Ｉ1［Ａ］が流れ、モニタ部５にはそれに比例した電流
Ｓ＊Ｉ1 ［Ａ］が流れるので、故障を検出することが可
能となる。ここで、Ｓは伝達比である。
【００６５】尚、本実施例の多数決回路では、原理的に
複数個の故障を検出可能であるが、電流検出回路の特性
上、検出可能な故障数はそれ程多くはない。また、本実
施例においても、モニタ部５の構成を図１（ｂ）に示す
構成とする変形が可能である。
複数個の故障を検出可能であるが、電流検出回路の特性
上、検出可能な故障数はそれ程多くはない。また、本実
施例においても、モニタ部５の構成を図１（ｂ）に示す
構成とする変形が可能である。
【００６６】更に、以上説明した第１、第２及び第３実
施例では、ＭＯＳトランジスタを用いた回路構成につい
て説明したが、これに限定されることなく、例えばＴＴ
Ｌ等のバイポーラトランジスタによる回路構成であって
もよい。
施例では、ＭＯＳトランジスタを用いた回路構成につい
て説明したが、これに限定されることなく、例えばＴＴ
Ｌ等のバイポーラトランジスタによる回路構成であって
もよい。
【００６７】
【発明の効果】以上説明したように、本発明の電流検出
回路によれば、第１被検出部に流れる電流を第１電流検
出部で検出し、第２被検出部に流れる電流を第２電流検
出部で検出し、これら第１電流検出部及び第２電流検出
部の検出量に応じた出力を、それぞれモニタ部の特性が
等しい第１トランジスタと第２トランジスタに供給する
こととしたので、第１トランジスタ及び第２トランジス
タを流れる電流は、第１トランジスタ及び第２トランジ
スタの入力電圧を比較して低い方で決定され、結果とし
て、最大２個のトランジスタが直列接続された構成で電
流検出回路を実現でき、電源の低電圧化に対応でき、回
路の低消費電力化を図り得る電流検出回路を提供するこ
とができる。
回路によれば、第１被検出部に流れる電流を第１電流検
出部で検出し、第２被検出部に流れる電流を第２電流検
出部で検出し、これら第１電流検出部及び第２電流検出
部の検出量に応じた出力を、それぞれモニタ部の特性が
等しい第１トランジスタと第２トランジスタに供給する
こととしたので、第１トランジスタ及び第２トランジス
タを流れる電流は、第１トランジスタ及び第２トランジ
スタの入力電圧を比較して低い方で決定され、結果とし
て、最大２個のトランジスタが直列接続された構成で電
流検出回路を実現でき、電源の低電圧化に対応でき、回
路の低消費電力化を図り得る電流検出回路を提供するこ
とができる。
【００６８】また特に、モニタ部を、第１トランジス
タ、第２トランジスタ、第６トランジスタ及び第７トラ
ンジスタを備えて構成した場合には、モニタ部を流れる
電流のばらつきをより平坦化することができる。
タ、第２トランジスタ、第６トランジスタ及び第７トラ
ンジスタを備えて構成した場合には、モニタ部を流れる
電流のばらつきをより平坦化することができる。
【００６９】更に、本発明の増幅器によれば、第１、第
２、第３、第４、第５、第６及び第７の特徴の電流検出
回路を備えて構成することとしたので、電源の低電圧化
に対応でき、回路の低消費電力化を図り得る増幅器を提
供することができる。
２、第３、第４、第５、第６及び第７の特徴の電流検出
回路を備えて構成することとしたので、電源の低電圧化
に対応でき、回路の低消費電力化を図り得る増幅器を提
供することができる。
【００７０】特に、本発明の第４の特徴の電流検出回路
を備えた増幅器によれば、第１トランジスタの第１端子
（ドレイン電極）を入力とするフィードバック回路によ
って、第１検出部及び第２検出部に帰還をかけ、第１検
出部及び第２検出部に流れる電流を一定値に制御するの
で、出力段に流れる貫通電流の変動を抑制したＡＢ級増
幅器を実現することができる。
を備えた増幅器によれば、第１トランジスタの第１端子
（ドレイン電極）を入力とするフィードバック回路によ
って、第１検出部及び第２検出部に帰還をかけ、第１検
出部及び第２検出部に流れる電流を一定値に制御するの
で、出力段に流れる貫通電流の変動を抑制したＡＢ級増
幅器を実現することができる。
【図１】本発明の原理説明図（請求項１及び５）であ
り、図１（ａ）は全体構成図、図１（ｂ）はモニタ部の
変形例の回路図である。
り、図１（ａ）は全体構成図、図１（ｂ）はモニタ部の
変形例の回路図である。
【図２】本発明の原理説明図（請求項２）である。
【図３】本発明の原理説明図（請求項３）である。
【図４】本発明の原理説明図（請求項４）である。
【図５】本発明の第１実施例に係るＡＢ級増幅器につい
て、図５（ａ）はＡＢ級増幅器の全体の回路構成図、図
５（ｂ）は電流検出回路の回路図である。
て、図５（ａ）はＡＢ級増幅器の全体の回路構成図、図
５（ｂ）は電流検出回路の回路図である。
【図６】第１実施例の動作説明図であり、モニタ部の入
力電圧の各状態に対する貫通電流の関係説明図である。
力電圧の各状態に対する貫通電流の関係説明図である。
【図７】本発明の第２実施例に係るＡＢ級増幅器におけ
る電流検出回路の回路図である。
る電流検出回路の回路図である。
【図８】本発明の第３実施例に係る多数決回路の回路図
である。
である。
【図９】第３実施例の動作説明図であり、図９（ａ）は
正常な動作における各部電流値を、図９（ｂ）はディジ
タル入力信号Ｄk が故障した時の各部電流値をそれぞれ
示す。
正常な動作における各部電流値を、図９（ｂ）はディジ
タル入力信号Ｄk が故障した時の各部電流値をそれぞれ
示す。
【図１０】従来（第１従来例）のＡＢ級増幅器の回路図
である。
である。
【図１１】図１１は第１従来例の動作を説明する図であ
り、図１１（ａ）はＡＢ級増幅器における差動増幅器の
入出力対応表、図１１（ｂ）は差動入力Ｖ+ ，Ｖ- と各
部の電流の関係説明図、図１１（ｃ）は差動入力Ｖ+ ，
Ｖ- と各部電流Ｉ1 ，Ｉ2の関係説明図である。
り、図１１（ａ）はＡＢ級増幅器における差動増幅器の
入出力対応表、図１１（ｂ）は差動入力Ｖ+ ，Ｖ- と各
部の電流の関係説明図、図１１（ｃ）は差動入力Ｖ+ ，
Ｖ- と各部電流Ｉ1 ，Ｉ2の関係説明図である。
【図１２】第２従来例のＡＢ級増幅器について、図１２
（ａ）はＡＢ級増幅器の全体回路図、図１２（ｂ）はフ
ィードバック系（電流検出回路）の回路図である。
（ａ）はＡＢ級増幅器の全体回路図、図１２（ｂ）はフ
ィードバック系（電流検出回路）の回路図である。
１…第１被検出部 ２…第１電流検出部 ３…第２被検出部 ４…第２電流検出部 ５…モニタ部 ６…フィードバック回路 ８，１２…電流検出回路 １１…差動増幅器 Ｖg1…第１トランジスタのゲート（入力）電位 Ｖg2…第２トランジスタのゲート（入力）電位 Ｉｒ１…第１（定）電流源 Ｉref …定電流源の供給する電流値 Ｔｒ３，Ｔｒ８，Ｔｒ９，Ｔｒ１０，Ｔｒ１２…ｐチャ
ネルトランジスタ Ｔｒ１，Ｔｒ２，Ｔｒ４，Ｔｒ６，Ｔｒ７，Ｔｒ１１，
Ｔｒ１３，Ｔｒ２１，Ｔｒ２２…ｎチャネルトランジス
タ Ｔｉ１〜Ｔｉｎ，ＴｒＡ，ＴｒＢ…ｎチャネルトランジ
スタ Ｖ+ ，Ｖ- …差動入力 Ｇ…差動増幅器の利得 Ｉ1 ，Ｉ2 …差動増幅器の出力電流 Ｉt …貫通電流 Ｖcc…電源 GND …接地（電位） Out …出力端子 Ｒ０…出力抵抗 Ａ，Ｂ，Ｐ，Ｑ，Ｒ…ノード Ｖth，Ｖthn ，Ｖthp …しきい値電圧 Ｒ１，Ｒ２…抵抗 Ｃ１，Ｃ２…コンデンサ Ｉｒ２，Ｉｒ３…第２、第３電流源 ｎ＊Ｉ1 …第２電流源Ｉｒ２の供給する電流値 Ｉ2 …第３電流源Ｉｒ３の供給する電流値 Ｄ1 〜Ｄn …ディジタル入力信号 Ｉout …モニタを流れる電流
ネルトランジスタ Ｔｒ１，Ｔｒ２，Ｔｒ４，Ｔｒ６，Ｔｒ７，Ｔｒ１１，
Ｔｒ１３，Ｔｒ２１，Ｔｒ２２…ｎチャネルトランジス
タ Ｔｉ１〜Ｔｉｎ，ＴｒＡ，ＴｒＢ…ｎチャネルトランジ
スタ Ｖ+ ，Ｖ- …差動入力 Ｇ…差動増幅器の利得 Ｉ1 ，Ｉ2 …差動増幅器の出力電流 Ｉt …貫通電流 Ｖcc…電源 GND …接地（電位） Out …出力端子 Ｒ０…出力抵抗 Ａ，Ｂ，Ｐ，Ｑ，Ｒ…ノード Ｖth，Ｖthn ，Ｖthp …しきい値電圧 Ｒ１，Ｒ２…抵抗 Ｃ１，Ｃ２…コンデンサ Ｉｒ２，Ｉｒ３…第２、第３電流源 ｎ＊Ｉ1 …第２電流源Ｉｒ２の供給する電流値 Ｉ2 …第３電流源Ｉｒ３の供給する電流値 Ｄ1 〜Ｄn …ディジタル入力信号 Ｉout …モニタを流れる電流
Claims (8)
- 【請求項１】 第１被検出部と、 前記第１被検出部に流れる電流を検出する第１電流検出
部と、 第２被検出部と、 前記第２被検出部に流れる電流を検出する第２電流検出
部と、 モニタ部とを有し、 前記モニタ部は、前記第１電流検出部の出力と当該トラ
ンジスタの第２端子を接続した第１トランジスタと、前
記第２電流検出部の出力と当該トランジスタの第２端子
を、前記第１トランジスタの第３端子と当該トランジス
タの第１端子を、それぞれ接続した第２トランジスタと
を有し、 前記第１トランジスタ及び第２トランジスタは、同一の
特性を備えることを特徴とする電流検出回路。 - 【請求項２】 前記第１被検出部は第３トランジスタを
有することを特徴とする請求項１に記載の電流検出回
路。 - 【請求項３】 前記第１電流検出部は、 前記第３トランジスタの第２端子と当該トランジスタの
第２端子を接続した第４トランジスタと、 前記第４トランジスタの第１端子と当該トランジスタの
第１端子及び第２端子を、前記第１トランジスタの第２
端子と当該トランジスタの第１端子及び第２端子を、そ
れぞれ接続した第５トランジスタとを有することを特徴
とする請求項２に記載の電流検出回路。 - 【請求項４】 前記電流検出回路は、 前記第１トランジスタの第１端子に接続される第１電流
源と、 前記第１トランジスタの第１端子を入力とし、前記第１
検出部及び第２検出部に流れる電流を一定値に制御する
フィードバック回路とを有することを特徴とする請求項
１、２、または３に記載の電流検出回路。 - 【請求項５】 前記モニタ部は、 前記第１トランジスタの第１端子と当該トランジスタの
第１端子を、前記第２トランジスタの第２端子と当該ト
ランジスタの第２端子を、それぞれ接続した第６トラン
ジスタと、 前記第１トランジスタの第２端子と当該トランジスタの
第２端子を、前記第６トランジスタの第３端子と当該ト
ランジスタの第１端子を、それぞれ接続した第７トラン
ジスタとを有することを特徴とする請求項１，２，３ま
たは４に記載の電流検出回路。 - 【請求項６】 前記第１、第２、第５、第６及び第７ト
ランジスタは第１導電型であり、前記第３及び第４トラ
ンジスタは第２導電型であることを特徴とする請求項
１，２，３，４または５に記載の電流検出回路。 - 【請求項７】 前記第１端子はドレイン電極またはコレ
クタ電極、前記第２端子はゲート電極またはベース電
極、前記第３電極はソース電極またはエミッタ電極であ
ることを特徴とする請求項１，２，３，４，５または６
に記載の電流検出回路。 - 【請求項８】 請求項１，２，３，４，５，６または７
に記載の電流検出回路を有することを特徴とする増幅
器。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15587594A JP3828165B2 (ja) | 1994-07-07 | 1994-07-07 | 電流検出回路及び増幅器 |
| US08/412,561 US5606287A (en) | 1994-06-17 | 1995-03-29 | Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements |
| DE69522150T DE69522150T2 (de) | 1994-06-17 | 1995-03-30 | Operationsverstärker und Stromdetektorschaltungen |
| EP01103727A EP1104108B1 (en) | 1994-06-17 | 1995-03-30 | Current detector circuits |
| DE69532093T DE69532093T2 (de) | 1994-06-17 | 1995-03-30 | Stromdetektorschaltungen |
| EP95302148A EP0688097B1 (en) | 1994-06-17 | 1995-03-30 | Operational amplifiers and current detector circuits |
| US08/694,288 US5673002A (en) | 1994-06-17 | 1996-08-08 | Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements |
| US09/259,272 USRE37217E1 (en) | 1994-06-17 | 1999-02-24 | Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15587594A JP3828165B2 (ja) | 1994-07-07 | 1994-07-07 | 電流検出回路及び増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0823247A true JPH0823247A (ja) | 1996-01-23 |
| JP3828165B2 JP3828165B2 (ja) | 2006-10-04 |
Family
ID=15615419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15587594A Expired - Lifetime JP3828165B2 (ja) | 1994-06-17 | 1994-07-07 | 電流検出回路及び増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3828165B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380808B1 (en) | 1998-12-25 | 2002-04-30 | Fujitsu, Limited | Push-pull amplifier circuit with idling current control |
| JP2008123524A (ja) * | 2006-11-13 | 2008-05-29 | Power Integrations Inc | フィードバック回路設計方法 |
| WO2020129184A1 (ja) * | 2018-12-19 | 2020-06-25 | 三菱電機株式会社 | Ａｂ級アンプおよびオペアンプ |
-
1994
- 1994-07-07 JP JP15587594A patent/JP3828165B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380808B1 (en) | 1998-12-25 | 2002-04-30 | Fujitsu, Limited | Push-pull amplifier circuit with idling current control |
| JP2008123524A (ja) * | 2006-11-13 | 2008-05-29 | Power Integrations Inc | フィードバック回路設計方法 |
| WO2020129184A1 (ja) * | 2018-12-19 | 2020-06-25 | 三菱電機株式会社 | Ａｂ級アンプおよびオペアンプ |
| JPWO2020129184A1 (ja) * | 2018-12-19 | 2021-11-04 | 三菱電機株式会社 | Ａｂ級アンプおよびオペアンプ |
| US11811373B2 (en) | 2018-12-19 | 2023-11-07 | Mitsubishi Electric Corporation | Class AB amplifier and operational amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3828165B2 (ja) | 2006-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1104108B1 (en) | Current detector circuits | |
| US9836070B2 (en) | Regulator with low dropout voltage and improved stability | |
| US6437645B1 (en) | Slew rate boost circuitry and method | |
| EP0346011B1 (en) | Amplifiers | |
| US4888559A (en) | Correction arrangement for an amplifier | |
| JP2665025B2 (ja) | 増幅器回路 | |
| EP1850476B1 (en) | Differential amplifier circuit | |
| CN101951236A (zh) | 一种数字可变增益放大器 | |
| EP0879500A1 (en) | Low-voltage differential amplifier | |
| JPH11220341A (ja) | 演算増幅器 | |
| TW200529550A (en) | Apparatus and method for increasing a slew rate of an operational amplifier | |
| US10574200B2 (en) | Transconductance amplifier | |
| US5654629A (en) | Current mirror in MOS technology comprising cascade stages with wide drive ranges | |
| US7453104B2 (en) | Operational amplifier including low DC gain wideband feed forward circuit and high DC gain narrowband gain circuit | |
| US7830207B2 (en) | Amplifier circuit | |
| JP2000181554A (ja) | 基準電圧発生回路のスタートアップ回路 | |
| JPH0823247A (ja) | 電流検出回路及び増幅器 | |
| US6366169B1 (en) | Fast rail-to-rail class AB output stage having stable output bias current and linear performance | |
| JPH0438003A (ja) | Ｍｏｓ演算増幅回路 | |
| EP1624568A1 (en) | Symmetrical pulse signal generator | |
| JP7025498B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
| CN115333203B (zh) | 用于供电的装置和电池组的充电控制装置 | |
| KR20050073755A (ko) | 차동증폭기 | |
| CN116736920A (zh) | 一种采用n型调整管的高压ldo模块 | |
| JPH0260311A (ja) | 差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Written amendment |
Effective date: 20040712 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060220 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20060706 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100714 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110714 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20120714 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20120714 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |