JPWO2020129184A1 - Ａｂ級アンプおよびオペアンプ - Google Patents

Ａｂ級アンプおよびオペアンプ Download PDF

Info

Publication number
JPWO2020129184A1
JPWO2020129184A1 JP2020560703A JP2020560703A JPWO2020129184A1 JP WO2020129184 A1 JPWO2020129184 A1 JP WO2020129184A1 JP 2020560703 A JP2020560703 A JP 2020560703A JP 2020560703 A JP2020560703 A JP 2020560703A JP WO2020129184 A1 JPWO2020129184 A1 JP WO2020129184A1
Authority
JP
Japan
Prior art keywords
transistor
voltage
current
amplifier
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020560703A
Other languages
English (en)
Other versions
JP7278306B2 (ja
Inventor
貴之 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020129184A1 publication Critical patent/JPWO2020129184A1/ja
Application granted granted Critical
Publication of JP7278306B2 publication Critical patent/JP7278306B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

ＡＢ級アンプ（Ａ２００）は、第１の入力電流（ＩＩＭ）および第２の入力電流（ＩＩＰ）を受けて、第１の電圧（Ｖｇｐｎ）および第２の電圧（Ｖｇｐｐ）に変換する能動負荷段（ＡＬ２１０）と、能動負荷段（ＡＬ２１０）から第１の電圧（Ｖｇｐｎ）および第２の電圧（Ｖｇｐｐ）を受けて動作し、出力端子（ＶＯ）に電流を出力するドライバアンプ（Ａ２３０）とを備える。ドライバアンプ（Ａ２３０）は、第１の基準電位端子（Ｖ１）および第２の基準電位端子（Ｖ２）の間に直列接続される第１のトランジスタ（Ｍ２３１）および第２のトランジスタ（Ｍ２３２）を有し、第１のトランジスタ（Ｍ２３１）および第２のトランジスタ（Ｍ２３２）の接続点を出力端子（ＶＯ）に接続する。第１のトランジスタ（Ｍ２３１）は第１の電圧（Ｖｇｐｎ）をゲートに受けて第１の電流を流し、第２のトランジスタ（Ｍ２３２）は第２の電圧（Ｖｇｐｐ）をゲートに受けて第２の電流を流すように構成される。ＡＢ級アンプ（Ａ２００）はさらに、第１の電流および第２の電流の各々の絶対値がドライバアンプ（Ａ２３０）の静止電流以上となるように、第１の電圧（Ｖｇｐｎ）および第２の電圧（Ｖｇｐｐ）にフィードバックをかけるように構成されたミニマムセレクタ（ＭＳ２２０）を備える。

Description

本開示は、ＡＢ級アンプおよびオペアンプに関する。
オペアンプの静止状態における静止電流を抑制しつつ、オペアンプの負荷駆動状態において、静止電流を超える電流を負荷に供給するための回路構成として、フィードバック型ＡＢ級アンプを出力段に用いる技術が知られている（例えば、非特許文献１を参照）。
非特許文献１に記載されるフィードバック型ＡＢ級アンプは、直列接続された第１および第２のトランジスタからなるドライバアンプと、反転入力端子に入力される第１の入力電流と非反転入力端子に入力される第２の入力電流との差を増幅し、第１および第２のトランジスタのゲートに入力するゲート電圧を生成する能動負荷と、第１および第２のトランジスタに流れる電流が規定値を下回らないように、第１および第２のトランジスタのゲート電圧にフィードバックをかけるミニマムセレクタとを有する。
"COMPACT LOW-VOLTAGE AND HIGH-SPEED CMOS, BiCMOS AND BIPOLAR OPERATIONAL AMPLIFIERS", P.79, Klaas-Jan de Langen他、Kluwer Academic Publishers
しかしながら、非特許文献１に記載されるオペアンプでは、ドライバアンプを構成する第１および第２のトランジスタの一方のトランジスタが負荷駆動状態である場合に、静止状態である他方のトランジスタを流れる電流が、オペアンプの静止状態における静止電流よりも小さい最小電流に制御される。
このような構成において、最小電流の値を小さくすると、オペアンプの歪みが悪化することになり、通信またはセンシングにおけるアナログ信号処理において、信号の品位が劣化することが懸念される。一方、信号の品位を確保するために最小電流の値を大きくすると、静止電流の値も大きくなるため、消費電流を増大させてしまうことになる。このように、非特許文献１に記載されるオペアンプは、最小電流の値に関して、信号の品位と消費電流との間にトレードオフを有している。
それゆえ、本開示の目的は、ドライバアンプを構成するトランジスタに流れる電流がドライバアンプの静止電流を下回らないようなＡＢ級アンプおよびそれを用いたオペアンプを提供することである。
本開示に係るＡＢ級アンプは、第１の入力電流を受ける第１の入力端子と、第２の入力電流を受ける第２の入力端子と、出力端子と、第１の基準電位端子と、第２の基準電位端子と、第１の入力電流および第２の入力電流を受けて、第１の電圧および第２の電圧に変換する能動負荷段と、能動負荷段から第１の電圧および第２の電圧を受けて動作し、出力端子に電流を出力するドライバアンプとを備える。ドライバアンプは、第１の基準電位端子および第２の基準電位端子の間に直列接続される第１のトランジスタおよび第２のトランジスタを有し、第１のトランジスタおよび第２のトランジスタの接続点を出力端子に接続するように構成される。第１のトランジスタは第１の電圧をゲートに受けて第１の電流を流し、第２のトランジスタは第２の電圧をゲートに受けて第２の電流を流すように構成される。ＡＢ級アンプはさらに、第１の電流および第２の電流の各々の絶対値がドライバアンプの静止電流以上となるように、第１の電圧および第２の電圧にフィードバックをかけるように構成されたミニマムセレクタをさらに備える。
本開示によれば、ドライバアンプを構成するトランジスタに流れる電流がドライバアンプの静止電流を下回らないようなＡＢ級アンプおよびそれを用いたオペアンプを提供することができる。
実施の形態１に係るオペアンプの構成を示す図である。 実施の形態１に係るオペアンプにおいて、ドライバアンプのトランジスタのドレイン電流ＩＤＳと出力電流との関係を説明するための図である。 実施の形態１に係るオペアンプの第１構成例を示す図である。 実施の形態１に係るオペアンプの第２構成例を示す図である。 実施の形態１の変更例に係るオペアンプの構成を示す図である。 図５に示すオペアンプの構成例を示す図である。 実施の形態２に係るオペアンプの構成を示す図である。 図７に示すオペアンプの構成例を示す図である。 実施の形態２の変更例に係るオペアンプの構成を示す図である。 図９に示すオペアンプの構成例を示す図である。 参考例１に係るオペアンプの構成を示す図である。 参考例２に係るオペアンプの構成を示す図である。 参考例２に係るオペアンプにおいて、ドライバアンプのトランジスタのドレイン電流と出力電流との関係を説明するための図である。
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、以下では図中の同一または相当部分には同一符号を付してその説明は原則的に繰返さないものとする。以下の説明では、トランジスタがＭＯＳ（Metal Oxide Semiconductor）トランジスタで構成される場合について説明する。
参考例１．
最初に、参考例に係るオペアンプの構成およびその課題について説明する。
図１１は、参考例１に係るオペアンプの構成を示す図である。参考例１に係るオペアンプは、Ａ級アンプを備えたフォールデッド・カスコード型のオペアンプであり、差動入力端子ＶＩＰ，ＶＩＭに入力される電位差を増幅して出力端子ＶＯに出力するように構成される。
参考例１に係るオペアンプは、差動入力段Ａ１００と、出力段２００と、基準電位端子Ｖ１，Ｖ２とを備える。本願明細書では、基準電位端子Ｖ１を「第１の基準電位端子Ｖ１」とし、基準電位端子Ｖ２を「第２の基準電位端子Ｖ２」とする。第１の基準電位端子Ｖ１の電位が第２の基準電位端子Ｖ２の電位よりも低い。
差動入力段Ａ１００は、差動入力端子ＶＩＰ，ＶＩＭと、トランジスタＭ０，Ｍ１，Ｍ２とを有する。差動入力段Ａ１００は、非反転入力端子ＶＩＰに入力される第１の電位と反転入力端子ＶＩＭに入力される第２の電位との差を電流の差に変換する。
トランジスタＭ０，Ｍ１，Ｍ２はＮ型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。トランジスタＭ０のソースは第２の基準電位端子Ｖ２に接続される。トランジスタＭ０のゲートは制御電圧Ｖｂｐ１を受ける。トランジスタＭ０は定電流源を構成する。
トランジスタＭ１のソースはトランジスタＭ０のドレインに接続され、トランジスタＭ１のドレインは出力段Ａ２００の第１の入力端子ＩＩＭに接続される。トランジスタＭ１のゲートは非反転入力端子ＶＩＰに接続され、第１の電位ＶＩＰを受ける。トランジスタＭ２のソースはトランジスタＭ０のドレインに接続され、トランジスタＭ２のドレインは出力段Ａ２００の第２の入力端子ＩＩＰに接続される。トランジスタＭ２のゲートは反転入力端子ＶＩＭに接続され、第２の電位ＶＩＭを受ける。トランジスタＭ１，Ｍ２は差動対を構成する。
出力段Ａ２００は、入力端子ＩＩＰ，ＩＩＭと、出力端子ＶＯと、能動負荷段ＡＬ２１０と、ドライバアンプＡ２３０とを有する。第１の入力端子ＩＩＭはトランジスタＭ１に流れる電流を受ける。第２の入力端子ＩＩＰはトランジスタＭ２に流れる電流を受ける。
能動負荷段ＡＬ２１０は、トランジスタＭ２０１，Ｍ２０２と、トランジスタＭ２０３，Ｍ２０４と、トランジスタＭ２０５，Ｍ２０６，Ｍ２０７，Ｍ２０８とを有する。トランジスタＭ２０１，Ｍ２０２，Ｍ２０５，Ｍ２０６はＮ型ＭＯＳＦＥＴである。トランジスタＭ２０３，Ｍ２０４，Ｍ２０７，Ｍ２０８はＰ型ＭＯＳＦＥＴである。トランジスタＭ２０１，Ｍ２０２は定電流源を構成する。トランジスタＭ２０３，Ｍ２０４はカレントミラー回路を構成する。カレントミラー回路は、差動入力段Ａ１００で生じた電流の差分をドライバアンプＡ２３０に出力する。トランジスタＭ２０５，Ｍ２０６，Ｍ２０７，Ｍ２０８はカスコード回路を構成する。カスコード回路は差動対（トランジスタＭ１，Ｍ２）の出力抵抗を増加することで、差動入力段の利得を増加する。
トランジスタＭ２０３、トランジスタＭ２０７、トランジスタＭ２０５およびトランジスタＭ２０１は、第２の基準電位端子Ｖ２および第１の基準電位端子Ｖ１の間に直列に接続される。トランジスタＭ２０４、トランジスタＭ２０８、トランジスタＭ２０６およびトランジスタＭ２０２は、第２の基準電位端子Ｖ２および第１の基準電位端子Ｖ１の間に直列に接続される。トランジスタＭ２０７およびトランジスタＭ２０８のゲートは、バイアス電圧Ｖｂｐ２を受ける。トランジスタＭ２０５およびトランジスタＭ２０６のゲートは、バイアス電圧Ｖｂｎ２を受ける。トランジスタＭ２０１およびトランジスタＭ２０２のゲートは、バイアス電圧Ｖｂｎ１を受ける。
トランジスタＭ２０５のソースとトランジスタＭ２０１のドレインとの接続点は第２の入力端子ＩＩＰに接続される。トランジスタＭ２０６のソースとトランジスタＭ２０２のドレインとの接続点は第１の入力端子ＩＩＭに接続される。トランジスタＭ２０８のドレインとトランジスタＭ２０６のドレインとの接続点はドライバアンプＡ２３０のトランジスタＭ２３２のゲートに接続される。
ドライバアンプＡ２３０は、トランジスタＭ２３１，Ｍ２３２を有する。トランジスタＭ２３２およびトランジスタＭ２３１は、第２の基準電位端子Ｖ２および第１の基準電位端子Ｖ１の間に直列に接続される。トランジスタＭ２３２のドレインおよびトランジスタＭ２３１のドレインの接続点は出力端子ＶＯに接続される。トランジスタＭ２３２はソース接地増幅段を構成する。トランジスタＭ２３１は電流引き込み負荷を構成する。ドライバアンプＡ２３０はゲインおよびドライブ能力を高める役割を有する。
トランジスタＭ２３１は「第１のトランジスタ」の一実施例に対応し、トランジスタＭ２３２は「第２のトランジスタ」の一実施例に対応する。
参考例２．
図１２は、参考例２に係るオペアンプの構成を示す図である。参考例２に係るオペアンプは、フィードバック型ＡＢ級アンプを備えたオペアンプである。
図１２を参照して、参考例２に係るオペアンプは、図１１に示す参考例１に係るオペアンプと比較して、出力段Ａ２００の構成が異なる。参考例２の出力段Ａ２００は、能動負荷段ＡＬ２１０と、ミニマムセレクタＭＳ２２０と、ドライバアンプＡ２３０とを有する。参考例２の能動負荷段ＡＬ２１０では、参考例１の能動負荷段ＡＬ２１０においてカスコード回路を構成するトランジスタＭ２０８がトランジスタＭ２０８１およびトランジスタＭ２０８２に分割されるとともに、トランジスタＭ２０６がトランジスタＭ２０６１およびトランジスタＭ２０６２に分割されている。トランジスタＭ２０８１のドレインおよびトランジスタＭ２０６１のドレインの接続点であるノードＮＤ１は、トランジスタＭ２３１のゲートに接続される。トランジスタＭ２０８２のドレインおよびトランジスタＭ２０６２のドレインの接続点であるノードＮＤ２は、トランジスタＭ２３２のゲートに接続される。
トランジスタＭ２０８１およびトランジスタＭ２０８２は差動対を構成し、トランジスタＭ２０６１およびトランジスタＭ２０６２は能動負荷を構成する。差動対および能動負荷は差動アンプを構成する。差動アンプは、ミニマムセレクタＭＳ２２０にて生成されるバイアス制御電圧Ｖｂａｂを制御するための「バイアス制御アンプ」として機能する。
ミニマムセレクタＭＳ２２０は、トランジスタＭ２３２（ソース接地増幅段）に流れる電流およびトランジスタＭ２３１（電流引き込み負荷）に流れる電流のうち絶対値の小さい方を選択し、選択した電流に応じたバイアス制御電圧Ｖｂａｂを生成する。ミニマムセレクタＭＳ２２０は、選択した電流の絶対値が規定値を下回らないように、バイアス制御電圧Ｖｂａｂにフィードバックをかける役割を担う。
具体的には、ミニマムセレクタＭＳ２２０は、トランジスタＭ２２０，Ｍ２２１，Ｍ２２２と、トランジスタＭ２２３，Ｍ２２４とを有する。トランジスタＭ２２０，Ｍ２２１，Ｍ２２２はＮ型ＭＯＳＦＥＴである。トランジスタＭ２２３，Ｍ２２４はＰ型ＭＯＳＦＥＴである。
トランジスタＭ２２３、トランジスタＭ２２１およびトランジスタＭ２２０は、第２の基準電位端子Ｖ２および第１の基準電位端子Ｖ１の間に直列に接続される。より具体的には、第２の基準電位端子Ｖ２は、トランジスタＭ２２３のソースに接続される。トランジスタＭ２２３のドレインは、トランジスタＭ２２１のドレインに接続される。トランジスタＭ２２１のソースはトランジスタＭ２２０のドレインに接続される。トランジスタＭ２２０のソースは第１の基準電位端子Ｖ１に接続される。トランジスタＭ２２３のドレインおよびトランジスタＭ２２１のドレインの接続点、およびトランジスタＭ２２３のゲートは能動負荷段ＡＬ２１０のトランジスタＭ２０８２のゲートに接続される。トランジスタＭ２０８２のゲートは、ミニマムセレクタＭＳ２２０にて生成されたバイアス制御電圧Ｖｂａｂを受ける。トランジスタＭ２２０のゲートはトランジスタＭ２３１のゲートに接続される。トランジスタＭ２２０は、トランジスタＭ２３１のレプリカである。
トランジスタＭ２２４およびトランジスタＭ２２２は、第２の基準電位端子Ｖ２および第１の基準電位端子Ｖ１の間に直列に接続される。より具体的には、第２の基準電位端子Ｖ２は、トランジスタＭ２２４のソースに接続される。トランジスタＭ２２４のドレインはトランジスタＭ２２２のドレインに接続される。トランジスタＭ２２２のソースは第１の基準電位端子Ｖ１に接続される。トランジスタＭ２２４のゲートはトランジスタＭ２３２のゲートに接続される。トランジスタＭ２２４は、トランジスタＭ２３２のレプリカである。トランジスタＭ２２２のドレインおよびゲートはトランジスタＭ２２１のゲートに接続される。トランジスタＭ２２１およびトランジスタＭ２２２はカレントミラー回路を構成する。
ミニマムセレクタＭＳ２２０は、レプリカトランジスタＭ２２０，Ｍ２２４により、トランジスタＭ２３２に流れる電流（以下、「ドレイン電流ＩＤＳ２３２」とも称する）と、トランジスタＭ２３１に流れる電流（以下、「ドレイン電流ＩＤＳ２３１」とも称する）とをモニタする。トランジスタＭ２２１，Ｍ２２２からなるカレントミラー回路は、ドレイン電流ＩＤＳ２３２およびドレイン電流ＩＤＳ２３１のうち絶対値が小さい方を選択する。以下の説明では、選択されたドレイン電流ＩＤＳを「最小ドレイン電流ＩＤＳｍｉｎ」とも称する。すなわち、ＩＤＳｍｉｎ＝ｍｉｎ（｜ＩＤＳ２３１｜，｜ＩＤＳ２３２｜）である。
ミニマムセレクタＭＳ２２０は、最小ドレイン電流ＩＤＳｍｉｎを、ダイオード接続されたトランジスタＭ２２３に流すことにより、最小ドレイン電流ＩＤＳｍｉｎに応じたバイアス制御電圧Ｖｂａｂを生成する。ミニマムセレクタＭＳ２２０は、生成したバイアス制御電圧Ｖｂａｂを能動負荷段ＡＬ２１０内のバイアス制御アンプへ出力する。
バイアス制御アンプは、上述したように、トランジスタＭ２０８１およびトランジスタＭ２０８２からなる差動対を有する。トランジスタＭ２０８１のゲートは、基準電圧Ｖｂｐ２を受ける。トランジスタＭ２０８２のゲートは、バイアス制御電圧Ｖｂａｂを受ける。基準電圧Ｖｂｐ２は、オペアンプが負荷を駆動していない状態（以下、「静止状態」とも称する）におけるアイドリング電流（以下、「静止電流ＩＱ」とも称する）に対応する電圧に設定される。
バイアス制御電圧Ｖｂａｂが基準電圧Ｖｂｐ２より大きい場合、すなわち最小ドレイン電流ＩＤＳｍｉｎが静止電流ＩＱより小さい場合、バイアス制御アンプは、ノードＮＤ１の電位を上昇させるとともに、ノードＮＤ２の電位を低下させる。すなわち、トランジスタＭ２３１のゲート電圧を低下させるとともに、トランジスタＭ２３２のゲート電圧を上昇させる。これにより、バイアス制御電圧Ｖｂａｂを基準電圧Ｖｂｐ２に抑える制御がなされる。
一方、バイアス制御電圧Ｖｂａｂが基準電圧Ｖｂｐ２より小さい場合、すなわち最小ドレイン電流ＩＤＳｍｉｎが静止電流ＩＱより小さい場合、差動アンプは、ノードＮＤ１の電位を低下させるとともに、ノードＮＤ２の電位を上昇させる。すなわち、トランジスタＭ２３１のゲート電圧を上昇させるとともに、トランジスタＭ２３２のゲート電圧を低下させる。これにより、バイアス制御電圧Ｖｂａｂを基準電圧Ｖｂｐ２に引き上げる制御がなされる。
以上説明したように、バイアス制御アンプは、バイアス制御電圧Ｖｂａｂが基準電圧Ｖｂｐ２に等しくなるように、トランジスタＭ２３１およびトランジスタＭ２３２のゲート電圧を生成するように構成される。これによると、オペアンプが静止状態である場合、ドレイン電流ＩＤＳ２３１およびドレイン電流ＩＤＳ２３２の絶対値はともに静止電流ＩＱに等しくなるように制御される。
その一方で、オペアンプが負荷を駆動している状態（以下、「負荷駆動状態」とも称する）であるときには、トランジスタＭ２３１およびトランジスタＭ２３２のいずれか一方のトランジスタが負荷駆動状態となり、そのドレイン電流ＩＤＳの絶対値が静止電流ＩＱよりも大きくなる。したがって、ミニマムセレクタＭＳ２２０は、負荷駆動状態でない他方のトランジスタのドレイン電流ＩＤＳを最小ドレイン電流ＩＤＳｍｉｎとして検出する。バイアス制御アンプは、上述した静止状態と同じメカニズムにより、バイアス制御電圧Ｖｂａｂが基準電圧Ｖｂｐ２に等しくなるように、トランジスタＭ２３１およびトランジスタＭ２３２のゲート電圧を生成する。その結果、他方のトランジスタは最小電流状態に制御される。ただし、最小電流状態のドレイン電流ＩＤＳは、静止電流ＩＱよりも小さい値となる。以下、最小電流状態におけるドレイン電流ＩＤＳを「最小電流ＩＭ」とも称する。
図１３は、参考例２に係るオペアンプにおいて、ドライバアンプＡ２３０のトランジスタＭ２３１，Ｍ２３２のドレイン電流ＩＤＳと出力電流ＩＯとの関係を説明するための図である。図１３には、トランジスタＭ２３１のドレイン電流の絶対値｜ＩＤＳ２３１｜およびトランジスタＭ２３２のドレイン電流の絶対値｜ＩＤＳ２３２｜の特性曲線が示される。図１３の縦軸はドレイン電流の絶対値｜ＩＤＳ｜を示し、横軸は出力端子ＶＯからの出力電流ＩＯを示す。出力電流ＩＯは、出力端子ＶＯから電流が流出する方向を正とし、出力端子ＶＯに電流が流入する方向と負とする。
図１３に示すように、オペアンプが静止状態である場合、すなわち出力電流ＩＯ＝０である場合、トランジスタＭ２３１，Ｍ２３２のドレイン電流の絶対値｜ＩＤＳ｜はともに静止電流ＩＱを示している。
一方、トランジスタＭ２３１およびＭ２３２のいずれか一方のトランジスタが負荷駆動状態である場合、他方のトランジスタは最小電流状態に制御される。このとき、他方のトランジスタのドレイン電流の絶対値｜ＩＤＳ｜は、静止電流ＩＱよりも小さい最小電流ＩＭに制御される。
以上説明したように、参考例２に係るオペアンプは、ドライバアンプＡ２３０のトランジスタＭ２３１およびトランジスタＭ２３２に流れるドレイン電流ＩＤＳをモニタし、ドレイン電流ＩＤＳが最小電流ＩＭを下回らないようにフィードバックをかけることにより、ＡＢ級動作を保証する。
（参考例２に係るオペアンプの課題）
図１３に示したように、参考例２に係るオペアンプでは、ドライバアンプＡ２３０を構成するトランジスタＭ２３１，Ｍ２３２のいずれか一方のトランジスタが負荷駆動状態である場合、静止状態である他方のトランジスタのドレイン電流ＩＤＳの絶対値は、静止電流ＩＱよりも小さい最小電流ＩＭに制御される。
このような構成において、最小電流ＩＭの値を小さくすると、オペアンプの歪みが悪化することになり、通信またはセンシングにおけるアナログ信号処理において、信号の品位が劣化することが懸念される。その一方で、信号の品位を確保するために最小電流ＩＭの値を大きくすると、静止電流ＩＱの値も大きくなるため、消費電流を増大させてしまう。このように、最小電流ＩＭの値に関して、信号の品位と消費電流とはトレードオフを有する。
また、参考例２に係るオペアンプは、ＡＢ級動作を実現するための構成要素として、複数のカレントミラー回路を有している。カレントミラー回路においては、通常、オリジナルトランジスタ（１次側のトランジスタ）と、レプリカトランジスタ（２次側のトランジスタ）とのミラー比を極力１に近づける必要がある。なお、ミラー比とは、オリジナルトランジスタのドレイン電流とレプリカトランジスタのドレイン電流との比である。
参考例２に係るオペアンプでは、負荷駆動状態での出力電流ＩＯを確保するために、ドライバアンプＡ２３０を構成するトランジスタＭ２３１，Ｍ２３２のアスペクト比を大きく設定する必要がある。トランジスタのアスペクト比とは、トランジスタのゲート幅Ｗとゲート長Ｌとの比Ｗ／Ｌを意味する。トランジスタのアスペクト比を大きくするに従って、トランジスタのサイズが大きくなる。サイズが大きいトランジスタＭ２３１，Ｍ２３２をオン状態にバイアスするためには、オペアンプの静止状態において、トランジスタＭ２３１，Ｍ２３２に静止電流ＩＱを流しておく必要がある。よって、ＡＢ級動作の制御の精度、すなわちトランジスタＭ２３１，Ｍ２３２のドレイン電流ＩＤＳの検出精度を確保するためには、レプリカトランジスタＭ２２０，Ｍ２２４のサイズ大きくすることが求められる。
ただし、レプリカトランジスタのサイズを大きくすると、そのゲート容量が増大するため、オペアンプの周波数特性が悪化することが懸念される。よって、オペアンプの周波数特性を確保するためには、レプリカトランジスタのサイズを極力小さくすることが望ましい。また、カレントミラー回路の消費電流を抑えるためには、レプリカトランジスタのドレイン電流を小さくすること、すなわちカレントミラー回路のミラー比を極力ゼロに近づけることが望ましい。このように、カレントミラー回路において、ＡＢ級動作の制御の精度、周波数特性および消費電流は互いにトレードオフを有する。
以上に述べたように、参考例２に係るオペアンプには、信号の品位、ＡＢ級動作の制御の精度、周波数特性、および消費電流の間にトレードオフが存在するため、これら全てを両立させることが難しいという課題がある。
そこで、本実施の形態では、参考例２に係るオペアンプが有するトレードオフを改善することができる新規なオペアンプの構成を提供する。以下、本実施の形態に係るオペアンプの構成例について、図面を参照しながら詳細に説明する。
実施の形態１．
図１は、実施の形態１に係るオペアンプの構成を示す図である。以下の説明では、端子の名称と信号の名称とを同一とする。また、電圧および電流の表記について、接頭字が大文字（Ｖ，Ｉ等）のものは大信号（直流信号）であることを表し、接頭字が小文字（ｖ，ｉ等）のものは小信号（交流信号）であることを表すものとする。
図１を参照して、実施の形態１に係るオペアンプは、差動入力段Ａ１００と、出力段Ａ２００とを備える。出力段Ａ２００は、フィードバック型ＡＢ級アンプであり、能動負荷段ＡＬ２１０と、ミニマムセレクタＭＳ２２０と、ドライバアンプＡ２３０とを有する。
差動入力段Ａ１００は、非反転入力端子ＶＩＰに第１の電位ＶＩＰを受け、反転入力端子ＶＩＭに第２の電位ＶＩＭを受ける。差動入力段Ａ１００は、第１の電位ＶＩＰおよび第２の電位ＶＩＭを、第１の入力電流ＩＩＭおよび第２の入力電流ＩＩＰに変換する。
能動負荷段ＡＬ２１０は、差動入力段Ａ１００から出力される第１の入力電流ＩＩＭを第１の入力端子ＩＩＭに受け、第２の入力電流ＩＩＰを第２の入力端子ＩＩＰに受ける。能動負荷段ＡＬ２１０は、入力電流ＩＩＰ，ＩＩＭを電圧信号Ｖｇｐｐ，Ｖｇｐｎに変換する。
出力段Ａ２３０において、トランジスタＭ２３２のゲートは電圧信号Ｖｇｐｐを受け、トランジスタＭ２３１のゲートは電圧信号Ｖｇｐｎを受ける。電圧信号Ｖｇｐｎは「第１の電圧」に対応し、電圧信号Ｖｇｐｐは「第２の電圧」に対応する。トランジスタＭ２３１，Ｍ２３２の各々は、ゲートに印加された電圧信号に応じて増幅した電流を出力端子ＶＯに出力する。
ミニマムセレクタＭＳ２２０は、出力段Ａ２３０を構成するトランジスタＭ２３１およびトランジスタＭ２３２の各々が負荷駆動状態であるか静止状態であるかを検出する。ミニマムセレクタＭＳ２２０は、静止状態であるトランジスタのバイアス状態を検出し、検出したバイアス状態に基づいてバイアス制御電圧Ｖｂａｂを生成するように構成される。
図１に示すように、実施の形態１に係るオペアンプは、図１２に示す参考例２に係るオペアンプと比較して、ミニマムセレクタＭＳ２２０の構成が異なる。差動入力段Ａ１００、能動負荷段ＡＬ２１０およびドライバアンプＡ２３０の各々の構成は、実施の形態１および参考例２と同じであるため説明は繰り返さない。
ミニマムセレクタＭＳ２２０は、電圧比較器Ａ２２１と、第１のトランスコンダクタンスアンプＡ２４２と、第２のトランスコンダクタンスアンプＡ２４３と、能動負荷ＡＬ２４４とを有する。
電圧比較器Ａ２２１は、反転入力端子に基準電圧Ｖｒｅｆ０を受け、非反転入力端子にトランジスタＭ２３１のゲート電圧Ｖｇｐｎを受ける。基準電圧Ｖｒｅｆｎ０は「第３の基準電圧」に対応する。電圧比較器Ａ２２１は、ゲート電圧Ｖｇｐｎと基準電圧Ｖｒｅｆｎ０とを比較し、比較結果に基づいて第１の選択制御信号ＳＥＬ１および第２の選択制御信号ＳＥＬ２を生成する。
具体的には、ゲート電圧Ｖｇｐｎ＞基準電圧Ｖｒｅｆｎ０のとき、電圧比較器Ａ２２１は、第１の選択制御信号ＳＥＬ１をオン状態にするとともに、第２の選択制御信号ＳＥＬ２をオフ状態にする。一方、ゲート電圧Ｖｇｐｎ≦基準電圧Ｖｒｅｆｎ０のときには、電圧比較器Ａ２２１は、第２の選択制御信号ＳＥＬ２をオン状態にするとともに、第１の選択制御信号ＳＥＬ１をオフ状態にする。
第１のトランスコンダクタンスアンプＡ２４２は、第１の選択制御信号ＳＥＬ１を受ける。第１の選択制御信号ＳＥＬ１がオン状態であるとき（すなわちＶｇｐｎ＞Ｖｒｅｆｎ０のとき）、第１のトランスコンダクタンスアンプＡ２４２は動作する。第１のトランスコンダクタンスアンプＡ２４２は、反転入力端子にトランジスタＭ２３１のゲート電圧Ｖｇｐｎを受け、非反転入力端子に基準電圧Ｖｒｅｆｎ１を受ける。基準電圧Ｖｒｅｆｎ１は「第１の基準電圧」に対応する。基準電圧Ｖｒｅｆｎ１は、トランジスタＭ２３１のドレイン電流ＩＤＳ２３１の絶対値がＩＱになるときのゲート電圧Ｖｇｐｎに対応する電圧に設定される。第１のトランスコンダクタンスアンプＡ２４２は、第１の選択制御信号ＳＥＬ１がオン状態のとき、ゲート電圧Ｖｇｐｎと基準電圧Ｖｒｅｆｎ１との電圧差を電流に変換して出力する。
第２のトランスコンダクタンスアンプＡ２４３は、第２の選択制御信号ＳＥＬ２を受ける。第２の選択制御信号ＳＥＬ２がオン状態であるとき（すなわちＶｇｐｎ≦Ｖｒｅｆｎ０のとき）、第２のトランスコンダクタンスアンプＡ２４３は動作する。第２のトランスコンダクタンスアンプＡ２４３は、反転入力端子にトランジスタＭ２３２のゲート電圧Ｖｇｐｐを受け、非反転入力端子に基準電圧Ｖｒｅｆｐ１を受ける。基準電圧Ｖｒｅｆｐ１は「第２の基準電圧」に対応する。基準電圧Ｖｒｅｆｐ１は、トランジスタＭ２３２のドレイン電流ＩＤＳ２３２の絶対値がＩＱになるときのゲート電圧Ｖｇｐｐに対応する電圧に設定される。第２のトランスコンダクタンスアンプＡ２４３は、第２の選択制御信号ＳＥＬ２がオン状態のとき、ゲート電圧Ｖｇｐｐと基準電圧Ｖｒｅｆｐ１との電圧差を電流に変換して出力する。
能動負荷ＡＬ２４４は、第１のトランスコンダクタンスアンプＡ２４２の出力電流と、第２のトランスコンダクタンスアンプＡ２４３の出力電流とを合算し、合算した電流をバイアス制御電圧Ｖｂａｂに変換する。
上記構成において、ミニマムセレクタＭＳ２００は、トランジスタＭ２３１のゲート電圧Ｖｇｐｎ＞基準電圧Ｖｒｅｆｎ０の場合、トランジスタＭ２３１が負荷駆動状態であり、トランジスタＭ２３２が静止状態であると判定する。この場合、第２の選択制御信号ＳＥＬ２がオン状態となる。したがって、第２のトランスコンダクタンスアンプＡ２４３は、第２の選択制御信号ＳＥＬ２を受けて動作し、トランジスタＭ２３２のゲート電圧Ｖｇｐｐと基準電圧Ｖｒｅｆｐ１との電圧差を電流に変換して出力する。能動負荷ＡＬ２４４は、第２のトランスコンダクタンスアンプＡ４３の出力電流に応じたバイアス制御電圧Ｖｂａｂを生成する。生成したバイアス制御電圧Ｖｂａｂは、能動負荷段ＡＬ２１０のトランジスタＭ２０８２のゲートに入力される。
能動負荷段ＡＬ２１０において、トランジスタＭ２０８１およびトランジスタＭ２０８２は差動対を構成し、トランジスタＭ２０６１およびトランジスタＭ２０６２は能動負荷を構成する。差動対および能動負荷は差動アンプを構成する。差動アンプは、ミニマムセレクタＭＳ２２０にて発生するバイアス制御電圧Ｖｂａｂを制御するためのバイアス制御アンプとして機能する。具体的には、トランジスタＭ２０８１のゲートは、基準電圧Ｖｂｐ２を受ける。基準電圧Ｖｂｐ２は「第４の基準電圧」に対応する。トランジスタＭ２０８２のゲートは、バイアス制御電圧Ｖｂａｂを受ける。基準電圧Ｖｂｐ２は接地電圧に設定されている。バイアス制御アンプは、バイアス制御電圧Ｖｂａｂが基準電圧Ｖｂｐ２に等しくなるように、電圧信号Ｖｇｐｐ，Ｖｇｐｎを生成する。これにより、バイアス制御電圧Ｖｂａｂは、トランジスタＭ２３２のゲート電圧Ｖｇｐｐが基準電圧Ｖｒｅｆｐ１になるように制御される。その結果、トランジスタＭ２３２のドレイン電流ＩＤＳ２３２の絶対値を静止電流ＩＱに一致させることができる。
これに対して、ミニマムセレクタＡＬ２４４は、トランジスタＭ２３１のゲート電圧Ｖｇｐｎ≦基準電圧Ｖｒｅｆｎ０の場合、トランジスタＭ２３１が静止状態であり、トランジスタＭ２３２が負荷駆動状態であると判定する。この場合、第１の選択制御信号ＳＥＬ１がオン状態となる。したがって、第１のトランスコンダクタンスアンプＡ２４２は、第１の選択制御信号ＳＥＬ１を受けて動作し、トランジスタＭ２３１のゲート電圧Ｖｇｐｎと基準電圧Ｖｒｅｆｎ１との電圧差を電流に変換して出力する。能動負荷ＡＬ２４４は、第１のトランスコンダクタンスアンプＡ２４２の出力電流に応じたバイアス制御電圧Ｖｂａｂを生成する。
バイアス制御アンプにおいて、トランジスタＭ２０８１のゲートは基準電圧Ｖｂｐ２を受け、トランジスタＭ２０８２のゲートはバイアス制御電圧Ｖｂａｂを受ける。バイアス制御アンプは、バイアス制御電圧Ｖｂａｂが基準電圧Ｖｂｐ２に等しくなるように、電圧信号Ｖｇｐｐ，Ｖｇｐｎを生成する。これにより、バイアス制御電圧Ｖｂａｂは、トランジスタＭ２３１のゲート電圧Ｖｇｐｎが基準電圧Ｖｒｅｆｎ１になるように制御される。その結果、トランジスタＭ２３１のドレイン電流ＩＤＳ２３１の絶対値を静止電流ＩＱに一致させることができる。
図２は、実施の形態１に係るオペアンプにおいて、ドライバアンプＡ２３０のトランジスタＭ２３１，Ｍ２３２のドレイン電流ＩＤＳと出力電流ＩＯとの関係を説明するための図である。図２には、トランジスタＭ２３１のドレイン電流の絶対値｜ＩＤＳ２３１｜およびトランジスタＭ２３２のドレイン電流の絶対値｜ＩＤＳ２３２｜の特性曲線が示される。図２の縦軸はドレイン電流の絶対値｜ＩＤＳ｜を示し、横軸は出力端子ＶＯからの出力電流ＩＯを示す。出力電流ＩＯは、出力端子ＶＯから電流が流出する方向を正とし、出力端子ＶＯに電流が流入する方向と負とする。
図２に示すように、オペアンプが静止状態である場合（出力電流ＩＯ＝０の場合）、ドライバアンプＡ２３０を構成するトランジスタＭ２３１，Ｍ２３２のドレイン電流ＩＤＳの絶対値はともに静止電流ＩＱとなる。また、トランジスタＭ２３１およびトランジスタＭ２３２のいずれか一方のトランジスタが負荷駆動状態である場合（出力電流ＩＯ≠０の場合）、静止状態である他方のトランジスタのドレイン電流の絶対値｜ＩＤＳ｜は静止電流ＩＱに制御される。
これによると、トランジスタＭ２３１およびトランジスタＭ２３２のドレイン電流の絶対値｜ＩＤＳ｜が静止電流ＩＱを下回ることがない。したがって、実施の形態１では、静止電流ＩＱを、参考例２における静止電流ＩＱに比べてより小さい値に設定することができる。具体的には、静止電流ＩＱを、参考例２における最小電流ＩＭと同程度の値に設定することができる。
これによれば、オペアンプが静止状態であるときの消費電流を低減することができる。また、参考例２における最小電流ＩＭが静止電流ＩＱと同程度にまで引き上げられるため、信号の品位を確保することが可能となる。よって、消費電流および信号の品位のトレードオフを改善することができる。
また、実施の形態１に係るオペアンプにおいて、ミニマムセレクタＭＳ２２０はカレントミラー回路を有していない。そのため、参考例２で示したミラー比およびＡＢ級動作の制御精度のトレードオフを考慮する必要がない。さらに、レプリカトランジスタのゲート容量による周波数特性の劣化という課題も生じることがない。よって、実施の形態１に係るオペアンプによると、参考例２に係るオペアンプが有する、信号の品位、ＡＢ級動作の制御の精度、周波数特性および消費電流の間のトレードオフを改善することができる。
（実施の形態１に係るオペアンプの構成例）
次に、実施の形態１に係るオペアンプの具体的な構成例について説明する。以下の説明では、主に図１に示したミニマムセレクタＭＳ２２０の構成例を説明する。
（オペアンプの第１構成例）
図３は、実施の形態１に係るオペアンプの第１構成例を示す図である。
図３を参照して、第１構成例に係るオペアンプにおいて、ミニマムセレクタＭＳ２２０は、トランジスタＭ２２０，Ｍ２２１，Ｍ２２２と、トランジスタＭ２２３，Ｍ２２４と、トランジスタＭ２２５，Ｍ２２６と、トランジスタＭ２２７，Ｍ２２８とを有する。トランジスタＭ２２０，Ｍ２２１，Ｍ２２２，Ｍ２２３，Ｍ２２４，Ｍ２２５，Ｍ２２６はＮ型ＭＯＳＦＥＴである。トランジスタＭ２２７，Ｍ２２８はＰ型ＭＯＳＦＥＴである。
電圧比較器Ａ２２１は、トランジスタＭ２２０，Ｍ２２１，Ｍ２２２を有する。トランジスタＭ２２１およびトランジスタＭ２２２は差動対を構成する。トランジスタＭ２２０は定電流源を構成する。トランジスタＭ２２０のゲートは、バイアス電圧Ｖｂｎ１を受ける。トランジスタＭ２２２のゲートは、トランジスタＭ２３１のゲート電圧Ｖｇｐｎを受ける。トランジスタＭ２２１のゲートは、基準電圧Ｖｇｒｅｆｎ０を受ける。
差動対は、トランジスタＭ２３１のゲート電圧Ｖｇｐｎと、基準電圧Ｖｇｒｅｆｎ０とを比較し、その比較結果に基づいて、トランジスタＭ２２１およびトランジスタＭ２２２に対し、トランジスタＭ２２０から供給されるバイアス電流を振り分ける。具体的には、Ｖｇｐｎ＜Ｖｇｒｅｆｎ０の場合、トランジスタＭ２２１がオンし、そのドレインから第１のトランスコンダクタンスアンプＡ２４２にバイアス電流ＩＤＳ２２１を供給する。一方、Ｖｇｐｎ＞Ｖｇｒｅｆｎ０の場合、トランジスタＭ２２２がオンし、そのドレインから第２のトランスコンダクタンスアンプＡ２４３にバイアス電流ＩＤＳ２２２を供給する。
ここで、定電流源であるトランジスタＭ２２０により供給されるバイアス電流をＩｂｉａｓとすると、バイアス電流ＩＤＳ２２１，ＩＤＳ２２２は次式（１），（２）でそれぞれ表わすことができる。
ＩＤＳ２２１＝Ｉｂｉａｓ ［Ｖｇｐｎ＜Ｖｒｅｆｎ０］ …（１−１）
ＩＤＳ２２２＝Ｉｂｉａｓ／２ ［Ｖｇｐｎ＝Ｖｒｅｆｎ０］ …（１−２）
ＩＤＳ２２１＝０ ［Ｖｇｐｎ＞Ｖｒｅｆｎ０］ …（１−３）
ＩＤＳ２２２＝０ ［Ｖｇｐｎ＜Ｖｒｅｆｎ０］ …（２−１）
ＩＤＳ２２２＝Ｉｂｉａｓ／２ ［Ｖｇｐｎ＝Ｖｒｅｆｎ０］ …（２−２）
ＩＤＳ２２２＝Ｉｂｉａｓ ［Ｖｇｐｎ＞Ｖｒｅｆｎ０］ …（２−３）
第１のトランスコンダクタンスアンプＡ２４２は、トランジスタＭ２２３，Ｍ２２４を有する。トランジスタＭ２２３およびトランジスタＭ２２４は差動対を構成する。トランジスタＭ２２３のゲートは、トランジスタＭ２３１のゲート電圧Ｖｇｐｎを受ける。トランジスタＭ２２４のゲートは、基準電圧Ｖｒｅｆｎ１を受ける。
第１のトランスコンダクタンスアンプＡ２４２の差動対はトランジスタＭ２２１によりバイアスされる。差動対はトランジスタＭ２２１からバイアス電流ＩＤＳ２２１が供給されたときに動作し、トランジスタＭ２３１のゲート電圧Ｖｇｐｎと基準電圧Ｖｒｅｆｎ１との電位差を増幅する。トランジスタＭ２２３は次式（３）で表わされるバイアス制御電流ｉｄｓ２２３を出力する。トランジスタＭ２２４は次式（４）で表わされるバイアス制御電流ｉｄｓ２２４を出力する。
ｉｄｓ２２３＝ ｇｍ１１・ｖｇｐｎ …（３）
ｉｄｓ２２４＝−ｇｍ１１・ｖｇｐｎ …（４）
ここで、ｇｍ１１は第１のトランスコンダクタンスアンプＡ２４２のトランスコンダクタンス（電流利得）である。ＩＤＳ２２１＝０の場合、ｇｍ１１＝０となり、それ以外の場合、ｇｍ１１はバイアス電流ＩＤＳ２２１の値に応じて決定される。また、ｖｇｐｎはトランジスタＭ２３１の小信号成分であり、ｖｇｐｎ＝Ｖｇｐｎ−Ｖｒｅｆｎ１で表わされるものとする。
同様に、第２のトランスコンダクタンスアンプＡ２４３は、トランジスタＭ２２５，Ｍ２２６を有する。トランジスタＭ２２５およびトランジスタＭ２２６は差動対を構成する。トランジスタＭ２２５のゲートは、基準電圧Ｖｒｅｆｎ２を受ける。トランジスタＭ２２６のゲートは、トランジスタＭ２３２のゲート電圧Ｖｇｐｐを受ける。
第２のトランスコンダクタンスアンプＡ２４３の差動対はトランジスタＭ２２２によりバイアスされる。差動対はトランジスタＭ２２２からバイアス電流ＩＤＳ２２２が供給されたときに動作し、トランジスタＭ２３２のゲート電圧Ｖｇｐｐと基準電圧Ｖｒｅｆｎ２との電位差を増幅する。トランジスタＭ２２５は次式（５）で表わされるバイアス制御電流ｉｄｓ２２５を出力する。トランジスタＭ２２６は次式（６）で表わされるバイアス制御電流ｉｄｓ２２６を出力する。
ｉｄｓ２２５＝ｇｍ１２・ｖｇｐｐ …（５）
ｉｄｓ２２６＝−ｇｍ１２・ｖｇｐｐ …（６）
ここで、ｇｍ１２は第２のトランスコンダクタンスアンプＡ２４３のトランスコンダクタンス（電流利得）である。ＩＤＳ２２２＝０の場合、ｇｍ１２＝０となり、それ以外の場合、ｇｍ１２はバイアス電流ＩＤＳ２２２の値に応じて決定される。また、ｖｇｐｐはトランジスタＭ２３２の小信号成分であり、ｖｇｐｐ＝Ｖｇｐｐ−Ｖｒｅｆｎ２で表わされるものとする。
式（３），（４），（５），（６）でそれぞれ表わされるバイアス制御電流ｉｄｓ２２３，ｉｄｓ２２４，ｉｄｓ２２５，ｉｄｓ２２６は、能動負荷ＡＬ２４４に供給される。能動負荷ＡＬ２４４は、トランジスタＭ２２７，Ｍ２２８を有する。トランジスタＭ２２７およびトランジスタＭ２２８はカレントミラー回路を構成する。能動負荷ＡＬ２４４は、次式（７），（８），（９）に従って、バイアス制御電流に基づいてバイアス制御電圧Ｖｂａｂを生成する。
ｖｂａｂ＝ｉｍｓ・ｒｍｓ …（７）
ｉｍｓ＝（ｉｄｓ２２３＋ｉｄｓ２５）−（ｉｄｓ２２４＋ｉｄｓ２２６）
＝２・（ｇｍ１１・ｖｇｐｎ＋ｇｍ１２・ｖｇｐｐ） …（８）
ｒｍｓ＝ｒｄｓ２２８//ｒｄｓ２２４//ｒｄｓ２２６ …（９）
ここで、ｒｄｓ２２８はトランジスタＭ２２８のドレインーソース間抵抗であり、ｒｄｓ２２４はトランジスタＭ２２４のドレインーソース間抵抗であり、ｒｄｓ２２６はトランジスタＭ２２６のドレインーソース間抵抗である。式（９）中の符号“//”は並列接続を意味する。
能動負荷ＡＬ２４４により生成されたバイアス制御電圧Ｖｂａｂは、能動負荷段ＡＬ２１０のバイアス制御アンプのトランジスタＭ２０８２のゲートに入力される。トランジスタＭ２０８１のゲートは、基準電圧Ｖｂｐ２を受ける。基準電圧Ｖｂｐ２は接地電圧である。トランジスタＭ２０８１およびトランジスタＭ２０８２はバイアス制御アンプの差動対を構成する。トランジスタＭ２０８１は次式（１０）で表わされるドレイン電流ｉｄｓ２０８１を出力する。トランジスタＭ２０８２は次式（１１）で表わされるドレイン電流ｉｄｓ２０８２を出力する。
ｉｄｓ２０８１＝ｇｍ２・ｖｂａｂ／２ …（１０）
ｉｄｓ２０８２＝−ｇｍ２・ｖｂａｂ／２ …（１１）
ここで、ｇｍ２はトランジスタＭ２０８１，Ｍ２０８２で構成される差動段のトランスコンダクタンス（電流利得）である。ｇｍ２はトランジスタＭ２０４により差動対に供給される電流ＩＤＳ２０４の値に応じて決定される。また、式（７）に示すｖｂａｂは、バイアス制御信号の大信号成分Ｖｂａｂと基準電圧Ｖｂｐ２とを用いて次式（１２）で表わされるものとする。
ｖｂａｂ＝Ｖｂａｂ−Ｖｂｐ２ …（１２）
バイアス制御アンプの差動対から出力されたドレイン電流ｉｄｓ２０８１およびドレイン電流ｉｄｓ２０８２は、バイアス制御アンプの能動負荷に供給される。能動負荷はトランジスタＭ２０６１，Ｍ２０６２により構成される。能動負荷は、ドレイン電流ｉｄｓ２０８１，ｉｄｓ２０８をドライバアンプＡ２３０のトランジスタＭ２３１，Ｍ２３２のゲート電圧ｖｇｐｎ＿ｏ，ｖｇｐｐ＿ｏに変換する。ゲート電圧ｖｇｐｎ＿ｏ，ｖｇｐｐ＿ｏは次式（１３），（１４）で与えられる。
ｖｇｐｎ＿ｏ＝ｉｄｓ２０８２・ｒｂｃ
＝−ｇｍ２・ｖｂａｂ・ｒｂｃ／２
＝−ｇｍ２・（ｇｍ１１・ｖｇｐｎ＋ｇｍ１２・ｖｇｐｐ）・ｒｍｓ・ｒｂｃ …（１３）
ｖｇｐｐ＿ｏ＝ｉｄｓ２０８１・ｒｂｃ
＝ｇｍ２・ｖｂａｂ・ｒｂｃ／２
＝ｇｍ２・（ｇｍ１１・ｖｇｐｎ＋ｇｍ１２・ｖｇｐｐ）・ｒｍｓ・ｒｂｃ …（１４）
次に、上述した式（１３），（１４）を用いて、実施の形態１に係るオペアンプにおけるドライバアンプＡ２３０のドレイン電流ＩＤＳ２３１，ＩＤＳ２３２を説明する。
＜オペアンプが静止状態である場合＞
最初に、オペアンプが静止状態である場合のドレイン電流ＩＤＳを考える。
ミニマムセレクタＭＳ２２０において、電圧比較器Ａ２２１を構成するトランジスタＭ２２１およびトランジスタＭ２２２がともにオン状態であり、ｇｍ１１およびｇｍ１２が略等しいと仮定する。ｇｍ１１およびｇｍ１２の値をｇｍ１と置くと、ｇｍ１１およびｇｍ１２は次式（１５）で表わされる。
ｇｍ１１≒ｇｍ１２＝ｇｍ１ …（１５）
式（１５）を用いると、式（１３），（１４）はそれぞれ式（１６），（１７）に書き換えることができる。
ｖｇｐｎ＿ｏ＝−ｇｍ１・ｇｍ２・（ｖｇｐｎ＋ｖｇｐｐ）・ｒｍｓ・ｒｂｃ …（１６）
ｖｇｐｐ＿ｏ＝ｇｍ１・ｇｍ２・（ｖｇｐｎ＋ｖｇｐｐ）・ｒｍｓ・ｒｂｃ …（１７）
さらに、［ｇｍ１・ｇｍ２・ｒｍｓ・ｒｂｃ］が十分大きく無限大とみなせるものとすると、ｖｇｐｎ＿ｏおよびｖｇｐｐ＿ｏが有限値をとるためには、次式（１８）を満たす必要がある。
ｖｇｐｎ＝ｖｇｐｐ＝０ …（１８）
すなわち、このとき、次式（１９），（２０）に示すように、ゲート電圧Ｖｇｐｎ，Ｖｇｐｐは、基準電圧Ｖｒｅｆｎ１，Ｖｒｅｆｎ２にそれぞれ等しくなる。
Ｖｇｐｎ＝Ｖｒｅｆｎ１ …（１９）
Ｖｇｐｐ＝Ｖｒｅｆｎ２ …（２０）
ここで、ゲート電圧Ｖｇｐｎが基準電圧Ｖｒｅｆｎ１に等しいときのトランジスタＭ２３１のドレイン電流ＩＤＳ２３１、および、ゲート電圧Ｖｇｐｐが基準電圧Ｖｒｅｆｎ２に等しいときのトランジスタＭ２３２のドレイン電流ＩＤＳ２３２がともにＩＱとなるとすると、ドレイン電流ＩＤＳ２３１，ＩＤＳ２３２は次式（２１）で与えられる。
ＩＤＳ２３１＝ＩＤＳ２３２＝ＩＱ …（２１）
このようにして、オペアンプが静止状態である場合、ドライバアンプＡ２３０において、トランジスタＭ２３１のドレイン電流ＩＤＳ２３１（静止電流）およびトランジスタＭ２３２のドレイン電流ＩＤＳ２３２（静止電流）はともにＩＱに制御される。
＜トランジスタＭ２３１が負荷駆動状態である場合＞
次に、オペアンプが出力端子ＶＯに電流を引き込む方向に負荷を駆動している場合のドレイン電流ＩＤＳを考える。すなわち、トランジスタＭ２３１が負荷駆動状態であり、トランジスタＭ２３２が静止状態である場合であり、の出力電流ＩＯ＜０となる。
トランジスタＭ２３１のゲート電圧Ｖｇｐｎが基準電圧Ｖｇｐｎより大きいため、電圧比較器Ａ２２１では、トランジスタＭ２２１がオフし、トランジスタＭ２２２がオンする。ｇｍ１１＝０であり、ｇｍ１２＝ｇｍ１（ただし、ｇｍ１≠０）とすると、式（１３）および式（１４）は、次式（２２）および式（２３）にそれぞれ置き換えられる。
ｖｇｐｎ＿ｏ＝−ｇｍ１・ｇｍ２・ｖｇｐｐ・ｒｍｓ・ｒｂｃ …（２２）
ｖｇｐｐ＿ｏ＝ｇｍ１・ｇｍ２・ｖｇｐｐ・ｒｍｓ・ｒｂｃ …（２３）
さらに、［ｇｍ１・ｇｍ２・ｒｍｓ・ｒｂｃ］が十分大きく無限大とみなせるものとすると、ｖｇｐｎ＿ｏおよびｖｇｐｐ＿ｏが有限値をとるためには、次式（２４）を満たす必要がある。
ｖｇｐｐ＝０ …（２４）
すなわち、このとき、次式（２５）に示すように、ゲート電圧Ｖｇｐｐは基準電圧Ｖｒｅｆｎ２に等しくなる。
Ｖｇｐｐ＝Ｖｒｅｆｎ２ …（２５）
ここで、ゲート電圧Ｖｇｐｐが基準電圧Ｖｒｅｆｎ２に等しいときのトランジスタＭ２３２のドレイン電流ＩＤＳ２３２＝ＩＱとすると、ドレイン電流ＩＤＳ２３２は次式（２６）で与えられる。
ＩＤＳ２３２＝ＩＱ …（２６）
このようにして、トランジスタＭ２３１が負荷駆動状態である場合、トランジスタＭ２３２のドレイン電流ＩＤＳ２３２（静止電流）はＩＱに制御される。
＜トランジスタＭ２３２が負荷駆動状態である場合＞
次に、オペアンプが出力端子ＶＯから電流を出力する方向に負荷を駆動している場合のドレイン電流ＩＤＳを考える。すなわち、トランジスタＭ２３１が静止状態であり、トランジスタＭ２３２が負荷駆動状態である場合であり、出力電流ＩＯ＞０となる。
トランジスタＭ２３２のゲート電圧Ｖｇｐｐが基準電圧Ｖｇｐｐより小さいため、電圧比較器Ａ２２１では、トランジスタＭ２２１がオンし、トランジスタＭ２２２がオフする。ｇｍ１１＝ｇｍ１（ただし、ｇｍ１≠０）であり、ｇｍ１２＝０とすると、上述したトランジスタＭ２３１が負荷駆動状態である場合と同様の考察により、次式（２７）および式（２８）が導出される。
ｖｇｐｎ＝０ …（２７）
Ｖｇｐｎ＝Ｖｒｅｆｎ１ …（２８）
ここで、ゲート電圧Ｖｇｐｎが基準電圧Ｖｒｅｆｎ１に等しいときのトランジスタＭ２３１のドレイン電流ＩＤＳ２３１＝ＩＱとすると、ドレイン電流ＩＤＳ２３１は次式（２９）で与えられる。
ＩＤＳ２３１＝ＩＱ …（２９）
このようにして、トランジスタＭ２３２が負荷駆動状態である場合、トランジスタＭ２３１のドレイン電流ＩＤＳ２３１（静止電流）はＩＱに制御される。
以上説明したように、実施の形態１に係るオペアンプによれば、ドライバアンプＡ２３０の負荷駆動状態によらず、トランジスタＭ２３１およびトランジスタＭ２３２のドレイン電流ＩＤＳの絶対値をともに静止電流ＩＱ以上の値となるように制御することができる。
また、ミニマムセレクタＭＳ２２０における電圧比較器Ａ２２１、トランスコンダクタンスアンプＡ２４２，Ａ２４３および能動負荷ＡＬ２４４を構成するトランジスタのサイズはいずれも、カレントミラー回路を構成するトランジスタに比べて小さくすることができる。
さらに、ミニマムセレクタＭＳ２２０におけるバイアス電流は、ドライブアンプＡ２３０を構成するトランジスタのサイズおよび静止電流に無関係に設定することができる。そのため、寄生容量を抑えつつ良好なＡＢ級動作、低消費電流および良好な周波数特性を実現することができる。
なお、第１構成例において、トランジスタＭ２２３，Ｍ２２４，Ｍ２２５，Ｍ２２６の閾値電圧の絶対値は、トランジスタＭ２２０，Ｍ２２１，Ｍ２２２の閾値電圧の絶対値よりも小さくする構成とすることができる。これによると、ミニマムセレクタＭＳ２２０の動作電圧範囲が広くなるため、信号の品位および周波数特性を向上させることができる。
（オペアンプの第２構成例）
図４は、実施の形態１に係るオペアンプの第２構成例を示す図である。
図４を参照して、第２構成例に係るオペアンプは、図３に示す第１構成例に係るオペアンプと比較して、ミニマムセレクタＭＳ２２０の構成が異なる。
具体的には、第２構成例に係るミニマムセレクタＭＳ２２０は、第１構成例に係るミニマムセレクタＭＳ２２０に比較して、能動負荷ＡＬ２４４の構成が異なる。図４に示すように、能動負荷ＡＬ２４４を構成するトランジスタＭ２２７およびトランジスタＭ２２８の各々は、ゲートおよびドレインが接続された、いわゆるダイオード接続となっている。このようにすると、ミニマムセレクタＭＳ２２０の電圧利得が低下するため、ＡＢ級動作の制御の精度が低下するものの、ミニマムセレクタＭＳ２２０の周波数特性を向上させることが可能となる。
（実施の形態１に係るオペアンプのその他の構成例）
（１）上述した第１の構成例および第２の構成例では、電圧比較器Ａ２２１の基準電圧Ｖｒｅｆｎ０（第３の基準電圧）と、第１のトランスコンダクタンスアンプＡ２４２の基準電圧Ｖｒｅｆｎ１（第１の基準電圧）とを別の電圧としていたが、同じ電圧としてもよい。
（２）ミニマムセレクタＭＳ２２０から能動負荷段ＡＬ２１０に供給されるバイアス制御電圧Ｖｂａｂを、増幅器を介して供給する構成としてもよい。
（３）電圧比較器Ａ２２１において、ドライバアンプＡ２３０のトランジスタＭ２３１のゲート電圧Ｖｇｐｎ（第１の電圧）と基準電圧Ｖｒｅｆｎ０（第３の基準電圧）とを比較することによりドライバアンプＡ２３０の負荷駆動状態を検出する構成について説明したが、トランジスタＭ２３２のゲート電圧Ｖｇｐｐ（第２の電圧）に基づいてドライバアンプＡ２３０の負荷駆動状態を検出する構成としてもよい。
（４）図４に示すミニマムセレクタＭＳ２２０において、能動負荷段ＡＬ２１０が有するバイアス制御アンプのトランジスタＭ２０８１のゲート電位を、ミニマムセレクタＭＳ２２０のトランジスタＭ２２８のドレイン電圧に代えて、トランジスタＭ２２７のドレイン電圧を供給する構成としてもよい。
（５）電圧比較器Ａ２２１、第１のトランスコンダクタンスアンプＡ２４２および第２のトランスコンダクタンスアンプＡ２４３の各々において、差動対を構成するトランジスタに、低閾値のＭＯＳＦＥＴ、または閾値がゼロである、いわゆるネイティブトランジスタを用いることで、電源電圧の低いアプリケーションに適用可能なオペアンプを提供することができる。
（６）実施の形態１に係るオペアンプは、図５および図６に示されるような全差動オペアンプにも適用することができる。図５は、実施の形態１の変更例に係るオペアンプの構成を示す図である。図６は、図５に示すオペアンプの構成例を示す図である。
図５および図６を参照して、実施の形態１の変更例に係るオペアンプは、差動入力段Ａ１００と、出力段Ａ２００と、コモンモード・フィードバック回路Ａ４００とを備える。本変更例に係る出力段Ａ２００は、実施の形態１に係る出力段Ａ２００に対して、ミニマムセレクタＭＳ３２０およびドライバアンプＡ３３０を追加したものである。
ミニマムセレクタＭＳ３２０は、ミニマムセレクタＭＳ２２０と同じ構成を有する。ミニマムセレクタＭＳ３２０は、電圧比較器Ａ３２１と、第１のトランスコンダクタンスアンプＡ３４２と、第２のトランスコンダクタンスアンプＡ３４３と、能動負荷ＡＬ３４４とを有する。ミニマムセレクタＭＳ２２０は「第１のミニマムセレクタ」の一実施例に対応し、ミニマムセレクタＭＳ３２０は「第２のミニマムセレクタ」の一実施例に対応する。
ドライバアンプＡ３３０は、ドライバアンプＡ２３０と同じ構成を有する。ドライバアンプＡ２３０は第１の出力端子ＶＯＰに第１の出力電流を出力する。ドライバアンプＡ３３０は第２の出力端子ＶＯＭに第２の出力電流を出力する。ドライバアンプＡ２３０は「第１のドライバアンプ」の一実施例に対応し、ドライバアンプＡ３３０は「第２のドライバアンプ」の一実施例に対応する。ドライバアンプＡ２３０において、トランジスタＭ２３１は「第１のトランジスタ」に対応し、トランジスタＭ２３２は「第２のトランジスタ」に対応する。ドライバアンプＡ３３０において、トランジスタＭ２３１は「第３のトランジスタ」に対応し、トランジスタＭ２３２は「第４のトランジスタ」に対応する。
能動負荷段ＡＬ２１０は、ミニマムセレクタＭＳ２２０から供給されるバイアス制御電圧Ｖｂａｂｐを制御するための第１のバイアス制御アンプと、ミニマムセレクタＭＳ３２０から供給されるバイアス制御電圧Ｖｂａｂｎを制御するための第２のバイアス制御アンプとを有する。
第２のバイアス制御アンプは、第１のバイアス制御アンプと同一の構成を有する。具体的には、第２のバイアス制御アンプでは、実施の形態１におけるトランジスタＭ２０７がトランジスタＭ２０７１およびトランジスタＭ２０８２に分割されるとともに、トランジスタＭ２０５がトランジスタＭ２０５１およびトランジスタＭ２０５２に分割されている。トランジスタＭ２０７１のドレインおよびトランジスタＭ２０５１のドレインの接続点であるノードＮＤ３は、トランジスタＭ２３２のゲートに接続される。トランジスタＭ２０７２のドレインおよびトランジスタＭ２０５２のドレインの接続点であるノードＮＤ４は、トランジスタＭ２３１のゲートに接続される。トランジスタＭ２０７１およびトランジスタＭ２０７２は差動対を構成し、トランジスタＭ２０５１およびトランジスタＭ２０５２は能動負荷を構成する。差動対および能動負荷は差動アンプを構成する。差動アンプは、ミニマムセレクタＭＳ３２０にて発生するバイアス制御電圧Ｖｂａｂｎを制御するためのバイアス制御アンプとして機能する。
コモンモード・フィードバック回路Ａ４００は、抵抗Ｒ４０１，Ｒ４０２と、アンプＡ４１０とを有する。抵抗Ｒ４０１および抵抗Ｒ４０２は、出力端子ＶＯＰおよび出力端子ＶＯＭの間に直列に接続される。抵抗Ｒ４０１および抵抗Ｒ４０２の接続点はアンプＡ４１０の反転入力端子に接続される。アンプＡ４１０の反転入力端子は、出力端子ＶＯＰの電圧ＶＯＰおよび出力端子ＶＯＭの電圧ＶＯＭの中間の電圧を受ける。アンプＡ４１０の非反転入力端子は基準電圧ＶＣＭを受ける。アンプＡ４１０は、電圧ＶＯＭおよび電圧ＶＯＰの中間電圧と基準電圧ＶＣＭとの電位差を増幅して出力する。アンプＡ４１０の出力電圧ｖｃｍｆｂは、能動負荷段ＡＬ２１０のトランジスタＭ２０４およびトランジスタＭ２０３のゲートに入力される。コモンモード・フィードバック回路Ａ４００は、中間電圧が基準電圧ＶＣＭとなるように能動負荷段ＡＬ２１０を制御する。
本変更例に係るオペアンプにおいても、実施の形態１に係るオペアンプと同様に、ドライバアンプＡ２３０の負荷駆動状態によらず、トランジスタＭ２３１およびトランジスタＭ２３２のドレイン電流ＩＤＳはともに静止電流ＩＱ以上の値となるように制御することができるとともに、ドライバアンプＡ３３０の負荷駆動状態によらず、トランジスタＭ２３１およびトランジスタＭ２３２のドレイン電流ＩＤＳはともに静止電流ＩＱ以上の値となるように制御することができる。
（７）図１〜図６に示した構成例に限らず、各差動対をレール・トゥ・レール構成とする、あるいは、極性を操作することができる。また、Ｎ型ＭＯＳＦＥＴとＰ型ＭＯＳＦＥＴとを入れ替えるとともに、正電源および負電源を入れ替えることができる。さらに、各トランジスタをカスコード構成とする、あるいは、トランジスタを分割または統合する構成とすることができる。また、コモンモード・フィードバック回路として他の構成を適用することができる。これらの構成のいずれにおいても、実施の形態１に係るオペアンプと同様の作用効果を得ることができる。
実施の形態２．
図７は、実施の形態２に係るオペアンプの構成を示す図である。図８は、図７に示すオペアンプの構成例を示す図である。
図７を参照して、実施の形態２に係るオペアンプは、図１に示す実施の形態１に係るオペアンプと比較して、ミニマムセレクタＭＳ２２０の構成が異なる。実施の形態２のミニマムセレクタＭＳ２２０は、実施の形態１のミニマムセレクタＭＳ２２０から能動負荷ＡＬ２４４を除去したものである。
実施の形態２のミニマムセレクタＭＳ２２０では、第１のトランスコンダクタンスアンプＡ２４２の出力端子は、能動負荷段ＡＬ２１０のバイアス制御アンプの出力部であるトランジスタＭ２０８１のドレイン、およびドライバアンプＡ２３０のトランジスタＭ２３２のゲートに接続される。第２のトランスコンダクタンスアンプＡ２４３の出力端子は、能動負荷段ＡＬ２１０のバイアス制御アンプの出力部であるトランジスタＭ２０８２のドレイン、およびドライバアンプＡ２３０のトランジスタＭ２３１のゲートに接続される。差動対を構成するトランジスタＭ２０８１およびトランジスタＭ２０８２のゲートは基準電圧Ｖｂｐ２を受ける。
第１のトランスコンダクタンスアンプＡ２４２の出力電流と第２のトランスコンダクタンスアンプＡ２４３の出力電流とを合計した電流Ｉｂａｂｐ１はトランジスタＭ２３２のゲートに入力される。第１のトランスコンダクタンスアンプＡ２４２の出力電流と第２のトランスコンダクタンスアンプＡ２４３の出力電流とを合計した電流Ｉｂａｂｐ２はトランジスタＭ２３１のゲートに入力される。
実施の形態２に係るオペアンプによれば、ミニマムセレクタＭＳ２２０を単一の導電型のトランジスタ（図８ではＮ型ＭＯＳＦＥＴ）で構成することができる。したがって、実施の形態１に係るオペアンプよりも簡易かつ小面積で、実施の形態１と同様の作用効果を実現するオペアンプを実現することができる。
なお、実施の形態２に係るオペアンプにおいても、図９および図１０に示されるような全差動オペアンプに適用することが可能である。図９は、実施の形態２の変更例に係るオペアンプの構成を示す図である。図１０は、図９に示すオペアンプの構成例を示す図である。
図９および図１０を参照して、実施の形態２の変更例に係るオペアンプは、差動入力段Ａ１００と、出力段Ａ２００と、コモンモード・フィードバック回路Ａ４００とを備える。本変更例に係る出力段Ａ２００は、実施の形態２に係る出力段Ａ２００に対して、ミニマムセレクタＭＳ３２０およびドライバアンプＡ３３０を追加したものである。
ミニマムセレクタＭＳ３２０は、ミニマムセレクタＭＳ２２０と同じ構成を有する。ミニマムセレクタＭＳ３２０は、電圧比較器Ａ３２１と、第１のトランスコンダクタンスアンプＡ３４２と、第２のトランスコンダクタンスアンプＡ３４３と、能動負荷ＡＬ３４４とを有する。ミニマムセレクタＭＳ２２０は「第１のミニマムセレクタ」の一実施例に対応し、ミニマムセレクタＭＳ３２０は「第２のミニマムセレクタ」の一実施例に対応する。
ミニマムセレクタＭＳ２２０において、第１のトランスコンダクタンスアンプＡ２４２の出力電流と第２のトランスコンダクタンスアンプＡ２４３の出力電流とを合計した電流Ｉｂａｂｐ１はトランジスタＭ２３２のゲートに入力される。第１のトランスコンダクタンスアンプＡ２４２の出力電流と第２のトランスコンダクタンスアンプＡ２４３の出力電流とを合計した電流Ｉｂａｂｐ２はトランジスタＭ２３１のゲートに入力される。
ミニマムセレクタＭＳ３２０において、第１のトランスコンダクタンスアンプＡ３４２の出力電流と第２のトランスコンダクタンスアンプＡ３４３の出力電流とを合計した電流Ｉｂａｂｐ１はトランジスタＭ２３２のゲートに入力される。第１のトランスコンダクタンスアンプＡ３４２の出力電流と第２のトランスコンダクタンスアンプＡ３４３の出力電流とを合計した電流Ｉｂａｂｐ２はトランジスタＭ２３１のゲートに入力される。
ドライバアンプＡ３３０は、ドライバアンプＡ２３０と同じ構成を有する。ドライバアンプＡ２３０は第１の出力端子ＶＯＰに第１の出力電流を出力する。ドライバアンプＡ３３０は第２の出力端子ＶＯＭに第２の出力電流を出力する。ドライバアンプＡ２３０は「第１のドライバアンプ」の一実施例に対応し、ドライバアンプＡ３３０は「第２のドライバアンプ」の一実施例に対応する。ドライバアンプＡ２３０において、トランジスタＭ２３１は「第１のトランジスタ」に対応し、トランジスタＭ２３２は「第２のトランジスタ」に対応する。ドライバアンプＡ３３０において、トランジスタＭ２３１は「第３のトランジスタ」に対応し、トランジスタＭ２３２は「第４のトランジスタ」に対応する。
本変更例において、能動負荷段ＡＬ２１０では、実施の形態２におけるトランジスタＭ２０７がトランジスタＭ２０７１およびトランジスタＭ２０８２に分割されるとともに、トランジスタＭ２０５がトランジスタＭ２０５１およびトランジスタＭ２０５２に分割されている。トランジスタＭ２０７１のドレインおよびトランジスタＭ２０５１のドレインの接続点であるノードＮＤ３は、トランジスタＭ２３２のゲートに接続される。トランジスタＭ２０７２のドレインおよびトランジスタＭ２０５２のドレインの接続点であるノードＮＤ４は、トランジスタＭ２３１のゲートに接続される。トランジスタＭ２０７１およびトランジスタＭ２０７２は差動対を構成し、トランジスタＭ２０５１およびトランジスタＭ２０５２は能動負荷を構成する。差動対および能動負荷は差動アンプを構成する。
コモンモード・フィードバック回路Ａ４００は、抵抗Ｒ４０１，Ｒ４０２と、アンプＡ４１０とを有する。抵抗Ｒ４０１および抵抗Ｒ４０２は、出力端子ＶＯＰおよび出力端子ＶＯＭの間に直列に接続される。抵抗Ｒ４０１および抵抗Ｒ４０２の接続点はアンプＡ４１０の反転入力端子に接続される。アンプＡ４１０の反転入力端子は、出力端子ＶＯＰの電圧ＶＯＰおよび出力端子ＶＯＭの電圧ＶＯＭの中間の電圧を受ける。アンプＡ４１０の非反転入力端子は基準電圧ＶＣＭを受ける。アンプＡ４１０は、電圧ＶＯＭおよび電圧ＶＯＰの中間電圧と基準電圧ＶＣＭとの電位差を増幅して出力する。アンプＡ４１０の出力電圧ｖｃｍｆｂは、能動負荷段ＡＬ２１０のトランジスタＭ２０４およびトランジスタＭ２０３のゲートに入力される。コモンモード・フィードバック回路Ａ４００は、中間電圧が基準電圧ＶＣＭとなるように能動負荷段ＡＬ２１０を制御する。
本変更例に係るオペアンプにおいても、実施の形態２に係るオペアンプと同様に、ドライバアンプＡ２３０の負荷駆動状態によらず、トランジスタＭ２３１およびトランジスタＭ２３２のドレイン電流ＩＤＳはともに静止電流ＩＱ以上の値となるように制御することができるとともに、ドライバアンプＡ３３０の負荷駆動状態によらず、トランジスタＭ２３１およびトランジスタＭ２３２のドレイン電流ＩＤＳはともに静止電流ＩＱ以上の値となるように制御することができる。
なお、実施の形態１で示した他の構成例および変更例を、実施の形態２に係るオペアンプにも適用することが可能である。
また、以上で説明した実施の形態１，２およびその変更例について、明細書内で言及されていない組み合わせを含めて、不整合や矛盾が生じない範囲内で、各実施の形態で説明された構成を適宜組み合わせることは出願当初から予定されている。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
Ａ１００ 差動入力段、Ａ２００ 出力段（ＡＢ級アンプ）、Ａ２３０，Ａ３３０ ドライバアンプ、ＭＳ２２０，ＭＳ３２０ ミニマムセレクタ、ＶＩＰ 非反転入力端子、ＶＩＭ 反転入力端子、Ｖ１ 第１の基準電位端子、Ｖ２ 第２の基準電位端子、ＡＬ２１０ 能動負荷段、ＡＬ２４４，ＡＬ３４４ 能動負荷、Ａ２２１，Ａ３２１ 電圧比較器、Ａ２４２，Ａ３４２ 第１のトランスコンダクタンスアンプ、Ａ２４３，Ａ３４３ 第２のトランスコンダクタンスアンプ、Ａ４１０ アンプ、Ｒ４０１，Ｒ４０２ 抵抗、Ｍ０，Ｍ１，Ｍ２，Ｍ２０１〜Ｍ２０８，Ｍ２０５１，Ｍ２０５２，Ｍ２０６１，Ｍ２０６２，Ｍ２０７１，Ｍ２０７２，Ｍ２０８１，Ｍ２０８２，Ｍ２２０〜Ｍ２２８，Ｍ２３１，Ｍ２３２ トランジスタ、Ａ４００ コモンモード・フィードバック回路、ＩＩＰ，ＩＩＭ 入力端子、ＶＯ，ＶＯＰ，ＶＯＭ 出力端子。
参考例１に係るオペアンプは、差動入力段Ａ１００と、出力段Ａ２００と、基準電位端子Ｖ１，Ｖ２とを備える。本願明細書では、基準電位端子Ｖ１を「第１の基準電位端子Ｖ１」とし、基準電位端子Ｖ２を「第２の基準電位端子Ｖ２」とする。第１の基準電位端子Ｖ１の電位が第２の基準電位端子Ｖ２の電位よりも低い。
ドライバアンプＡ２３０において、トランジスタＭ２３２のゲートは電圧信号Ｖｇｐｐを受け、トランジスタＭ２３１のゲートは電圧信号Ｖｇｐｎを受ける。電圧信号Ｖｇｐｎは「第１の電圧」に対応し、電圧信号Ｖｇｐｐは「第２の電圧」に対応する。トランジスタＭ２３１，Ｍ２３２の各々は、ゲートに印加された電圧信号に応じて増幅した電流を出力端子ＶＯに出力する。
電圧比較器Ａ２２１は、反転入力端子に基準電圧Ｖｒｅｆｎ０を受け、非反転入力端子にトランジスタＭ２３１のゲート電圧Ｖｇｐｎを受ける。基準電圧Ｖｒｅｆｎ０は「第３の基準電圧」に対応する。電圧比較器Ａ２２１は、ゲート電圧Ｖｇｐｎと基準電圧Ｖｒｅｆｎ０とを比較し、比較結果に基づいて第１の選択制御信号ＳＥＬ１および第２の選択制御信号ＳＥＬ２を生成する。
上記構成において、ミニマムセレクタＭＳ２００は、トランジスタＭ２３１のゲート電圧Ｖｇｐｎ＞基準電圧Ｖｒｅｆｎ０の場合、トランジスタＭ２３１が負荷駆動状態であり、トランジスタＭ２３２が静止状態であると判定する。この場合、第２の選択制御信号ＳＥＬ２がオン状態となる。したがって、第２のトランスコンダクタンスアンプＡ２４３は、第２の選択制御信号ＳＥＬ２を受けて動作し、トランジスタＭ２３２のゲート電圧Ｖｇｐｐと基準電圧Ｖｒｅｆｐ１との電圧差を電流に変換して出力する。能動負荷ＡＬ２４４は、第２のトランスコンダクタンスアンプＡ２４３の出力電流に応じたバイアス制御電圧Ｖｂａｂを生成する。生成したバイアス制御電圧Ｖｂａｂは、能動負荷段ＡＬ２１０のトランジスタＭ２０８２のゲートに入力される。
これに対して、ミニマムセレクタＭＳ２００は、トランジスタＭ２３１のゲート電圧Ｖｇｐｎ≦基準電圧Ｖｒｅｆｎ０の場合、トランジスタＭ２３１が静止状態であり、トランジスタＭ２３２が負荷駆動状態であると判定する。この場合、第１の選択制御信号ＳＥＬ１がオン状態となる。したがって、第１のトランスコンダクタンスアンプＡ２４２は、第１の選択制御信号ＳＥＬ１を受けて動作し、トランジスタＭ２３１のゲート電圧Ｖｇｐｎと基準電圧Ｖｒｅｆｎ１との電圧差を電流に変換して出力する。能動負荷ＡＬ２４４は、第１のトランスコンダクタンスアンプＡ２４２の出力電流に応じたバイアス制御電圧Ｖｂａｂを生成する。
電圧比較器Ａ２２１は、トランジスタＭ２２０，Ｍ２２１，Ｍ２２２を有する。トランジスタＭ２２１およびトランジスタＭ２２２は差動対を構成する。トランジスタＭ２２０は定電流源を構成する。トランジスタＭ２２０のゲートは、バイアス電圧Ｖｂｎ１を受ける。トランジスタＭ２２２のゲートは、トランジスタＭ２３１のゲート電圧Ｖｇｐｎを受ける。トランジスタＭ２２１のゲートは、基準電圧Ｖｒｅｆｎ０を受ける。
差動対は、トランジスタＭ２３１のゲート電圧Ｖｇｐｎと、基準電圧Ｖｒｅｆｎ０とを比較し、その比較結果に基づいて、トランジスタＭ２２１およびトランジスタＭ２２２に対し、トランジスタＭ２２０から供給されるバイアス電流を振り分ける。具体的には、Ｖｇｐｎ＜Ｖｒｅｆｎ０の場合、トランジスタＭ２２１がオンし、そのドレインから第１のトランスコンダクタンスアンプＡ２４２にバイアス電流ＩＤＳ２２１を供給する。一方、Ｖｇｐｎ＞Ｖｒｅｆｎ０の場合、トランジスタＭ２２２がオンし、そのドレインから第２のトランスコンダクタンスアンプＡ２４３にバイアス電流ＩＤＳ２２２を供給する。
ＩＤＳ２２１＝Ｉｂｉａｓ ［Ｖｇｐｎ＜Ｖｒｅｆｎ０］ …（１−１）
ＩＤＳ２２１＝Ｉｂｉａｓ／２ ［Ｖｇｐｎ＝Ｖｒｅｆｎ０］ …（１−２）
ＩＤＳ２２１＝０ ［Ｖｇｐｎ＞Ｖｒｅｆｎ０］ …（１−３）
ＩＤＳ２２２＝０ ［Ｖｇｐｎ＜Ｖｒｅｆｎ０］ …（２−１）
ＩＤＳ２２２＝Ｉｂｉａｓ／２ ［Ｖｇｐｎ＝Ｖｒｅｆｎ０］ …（２−２）
ＩＤＳ２２２＝Ｉｂｉａｓ ［Ｖｇｐｎ＞Ｖｒｅｆｎ０］ …（２−３）
第１のトランスコンダクタンスアンプＡ２４２は、トランジスタＭ２２３，Ｍ２２４を有する。トランジスタＭ２２３およびトランジスタＭ２２４は差動対を構成する。トランジスタＭ２２３のゲートは、トランジスタＭ２３１のゲート電圧Ｖｇｐｎを受ける。トランジスタＭ２２４のゲートは、基準電圧Ｖｒｅｆｎ１を受ける。
同様に、第２のトランスコンダクタンスアンプＡ２４３は、トランジスタＭ２２５，Ｍ２２６を有する。トランジスタＭ２２５およびトランジスタＭ２２６は差動対を構成する。トランジスタＭ２２５のゲートは、基準電圧Ｖｒｅｆｐ１を受ける。トランジスタＭ２２６のゲートは、トランジスタＭ２３２のゲート電圧Ｖｇｐｐを受ける。
第２のトランスコンダクタンスアンプＡ２４３の差動対はトランジスタＭ２２２によりバイアスされる。差動対はトランジスタＭ２２２からバイアス電流ＩＤＳ２２２が供給されたときに動作し、トランジスタＭ２３２のゲート電圧Ｖｇｐｐと基準電圧Ｖｒｅｆｐ１との電位差を増幅する。トランジスタＭ２２５は次式（５）で表わされるバイアス制御電流ｉｄｓ２２５を出力する。トランジスタＭ２２６は次式（６）で表わされるバイアス制御電流ｉｄｓ２２６を出力する。
ｉｄｓ２２５＝ｇｍ１２・ｖｇｐｐ …（５）
ｉｄｓ２２６＝−ｇｍ１２・ｖｇｐｐ …（６）
ここで、ｇｍ１２は第２のトランスコンダクタンスアンプＡ２４３のトランスコンダクタンス（電流利得）である。ＩＤＳ２２２＝０の場合、ｇｍ１２＝０となり、それ以外の場合、ｇｍ１２はバイアス電流ＩＤＳ２２２の値に応じて決定される。また、ｖｇｐｐはトランジスタＭ２３２の小信号成分であり、ｖｇｐｐ＝Ｖｇｐｐ−Ｖｒｅｆｐ１で表わされるものとする。
ｖｂａｂ＝ｉｍｓ・ｒｍｓ …（７）
ｉｍｓ＝（ｉｄｓ２２３＋ｉｄｓ２２５）−（ｉｄｓ２２４＋ｉｄｓ２２６）
＝２・（ｇｍ１１・ｖｇｐｎ＋ｇｍ１２・ｖｇｐｐ） …（８）
ｒｍｓ＝ｒｄｓ２２８//ｒｄｓ２２４//ｒｄｓ２２６ …（９）
ここで、ｒｄｓ２２８はトランジスタＭ２２８のドレインーソース間抵抗であり、ｒｄｓ２２４はトランジスタＭ２２４のドレインーソース間抵抗であり、ｒｄｓ２２６はトランジスタＭ２２６のドレインーソース間抵抗である。式（９）中の符号“//”は並列接続を意味する。
ｖｂａｂ＝Ｖｂａｂ−Ｖｂｐ２ …（１２）
バイアス制御アンプの差動対から出力されたドレイン電流ｉｄｓ２０８１およびドレイン電流ｉｄｓ２０８２は、バイアス制御アンプの能動負荷に供給される。能動負荷はトランジスタＭ２０６１，Ｍ２０６２により構成される。能動負荷は、ドレイン電流ｉｄｓ２０８１，ｉｄｓ２０８２をドライバアンプＡ２３０のトランジスタＭ２３１，Ｍ２３２のゲート電圧ｖｇｐｎ＿ｏ，ｖｇｐｐ＿ｏに変換する。ゲート電圧ｖｇｐｎ＿ｏ，ｖｇｐｐ＿ｏは次式（１３），（１４）で与えられる。
ｖｇｐｎ＝ｖｇｐｐ＝０ …（１８）
すなわち、このとき、次式（１９），（２０）に示すように、ゲート電圧Ｖｇｐｎ，Ｖｇｐｐは、基準電圧Ｖｒｅｆｎ１，Ｖｒｅｆｐ１にそれぞれ等しくなる。
Ｖｇｐｎ＝Ｖｒｅｆｎ１ …（１９）
Ｖｇｐｐ＝Ｖｒｅｆｐ１ …（２０）
ここで、ゲート電圧Ｖｇｐｎが基準電圧Ｖｒｅｆｎ１に等しいときのトランジスタＭ２３１のドレイン電流ＩＤＳ２３１、および、ゲート電圧Ｖｇｐｐが基準電圧Ｖｒｅｆｐ１に等しいときのトランジスタＭ２３２のドレイン電流ＩＤＳ２３２がともにＩＱとなるとすると、ドレイン電流ＩＤＳ２３１，ＩＤＳ２３２は次式（２１）で与えられる。
トランジスタＭ２３１のゲート電圧Ｖｇｐｎが基準電圧Ｖｒｅｆｎ０より大きいため、電圧比較器Ａ２２１では、トランジスタＭ２２１がオフし、トランジスタＭ２２２がオンする。ｇｍ１１＝０であり、ｇｍ１２＝ｇｍ１（ただし、ｇｍ１≠０）とすると、式（１３）および式（１４）は、次式（２２）および式（２３）にそれぞれ置き換えられる。
ｖｇｐｐ＝０ …（２４）
すなわち、このとき、次式（２５）に示すように、ゲート電圧Ｖｇｐｐは基準電圧Ｖｒｅｆｐ１に等しくなる。
Ｖｇｐｐ＝Ｖｒｅｆｐ１ …（２５）
ここで、ゲート電圧Ｖｇｐｐが基準電圧Ｖｒｅｆｐ１に等しいときのトランジスタＭ２３２のドレイン電流ＩＤＳ２３２＝ＩＱとすると、ドレイン電流ＩＤＳ２３２は次式（２６）で与えられる。
トランジスタＭ２３２のゲート電圧Ｖｇｐｐが基準電圧Ｖｒｅｆｎ０より小さいため、電圧比較器Ａ２２１では、トランジスタＭ２２１がオンし、トランジスタＭ２２２がオフする。ｇｍ１１＝ｇｍ１（ただし、ｇｍ１≠０）であり、ｇｍ１２＝０とすると、上述したトランジスタＭ２３１が負荷駆動状態である場合と同様の考察により、次式（２７）および式（２８）が導出される。
第２のバイアス制御アンプは、第１のバイアス制御アンプと同一の構成を有する。具体的には、第２のバイアス制御アンプでは、実施の形態１におけるトランジスタＭ２０７がトランジスタＭ２０７１およびトランジスタＭ２０７２に分割されるとともに、トランジスタＭ２０５がトランジスタＭ２０５１およびトランジスタＭ２０５２に分割されている。トランジスタＭ２０７１のドレインおよびトランジスタＭ２０５１のドレインの接続点であるノードＮＤ３は、トランジスタＭ２３２のゲートに接続される。トランジスタＭ２０７２のドレインおよびトランジスタＭ２０５２のドレインの接続点であるノードＮＤ４は、トランジスタＭ２３１のゲートに接続される。トランジスタＭ２０７１およびトランジスタＭ２０７２は差動対を構成し、トランジスタＭ２０５１およびトランジスタＭ２０５２は能動負荷を構成する。差動対および能動負荷は差動アンプを構成する。差動アンプは、ミニマムセレクタＭＳ３２０にて発生するバイアス制御電圧Ｖｂａｂｎを制御するためのバイアス制御アンプとして機能する。
本変更例において、能動負荷段ＡＬ２１０では、実施の形態２におけるトランジスタＭ２０７がトランジスタＭ２０７１およびトランジスタＭ２０７２に分割されるとともに、トランジスタＭ２０５がトランジスタＭ２０５１およびトランジスタＭ２０５２に分割されている。トランジスタＭ２０７１のドレインおよびトランジスタＭ２０５１のドレインの接続点であるノードＮＤ３は、トランジスタＭ２３２のゲートに接続される。トランジスタＭ２０７２のドレインおよびトランジスタＭ２０５２のドレインの接続点であるノードＮＤ４は、トランジスタＭ２３１のゲートに接続される。トランジスタＭ２０７１およびトランジスタＭ２０７２は差動対を構成し、トランジスタＭ２０５１およびトランジスタＭ２０５２は能動負荷を構成する。差動対および能動負荷は差動アンプを構成する。

Claims (9)

  1. 第１の入力電流を受ける第１の入力端子と、
    第２の入力電流を受ける第２の入力端子と、
    出力端子と、
    第１の基準電位端子と、
    第２の基準電位端子と、
    前記第１の入力電流および前記第２の入力電流を受けて、第１の電圧および第２の電圧に変換する能動負荷段と、
    前記能動負荷段から前記第１の電圧および前記第２の電圧を受けて動作し、前記出力端子に電流を出力するドライバアンプとを備え、
    前記ドライバアンプは、前記１の基準電位端子および前記第２の基準電位端子の間に直列接続される第１のトランジスタおよび第２のトランジスタを有し、前記第１のトランジスタおよび前記第２のトランジスタの接続点を前記出力端子に接続するように構成され、
    前記第１のトランジスタは前記第１の電圧をゲートに受けて第１の電流を流し、前記第２のトランジスタは前記第２の電圧をゲートに受けて第２の電流を流すように構成され、
    前記第１の電流および前記第２の電流の各々の絶対値が前記ドライバアンプの静止電流以上となるように、前記第１の電圧および前記第２の電圧にフィードバックをかけるように構成されたミニマムセレクタをさらに備える、ＡＢ級アンプ。
  2. 前記ミニマムセレクタは、
    前記第２のトランジスタが負荷駆動状態であり、かつ、前記第１のトランジスタが静止状態である場合、前記第１の電圧と第１の基準電圧との電圧差に基づいてバイアス制御電圧を生成する一方で、
    前記第１のトランジスタが負荷駆動状態であり、かつ、前記第２のトランジスタが静止状態である場合、前記第２の電圧と第２の基準電圧との電圧差に基づいて前記バイアス制御電圧を生成するように構成され、
    前記能動負荷段は、前記バイアス制御電圧に応じて、静止状態のトランジスタを流れる電流が前記静止電流となるように前記第１の電圧および前記第２の電圧を制御する、請求項１に記載のＡＢ級アンプ。
  3. 前記ミニマムセレクタは、
    前記第１の電圧が第３の基準電圧よりも小さい場合に第１の選択制御信号を出力し、前記第１の電圧が前記第３の基準電圧より大きい場合に第２の選択制御信号を出力するように構成された電圧比較器と、
    前記第１の選択制御信号を受けて動作し、前記第１の電圧と前記第１の基準電圧との電圧差を電流に変換するように構成された第１のトランスコンダクタンスアンプと、
    前記第２の選択制御信号を受けて動作し、前記第２の電圧と前記第２の基準電圧との電圧差を電流に変換するように構成された第２のトランスコンダクタンスアンプと、
    前記第１のトランスコンダクタンスアンプの出力電流および前記第２のトランスコンダクタンスアンプの出力電流を合算した電流を、前記バイアス制御電圧に変換して前記能動負荷段に出力するように構成された能動負荷とを有し、
    前記能動負荷段は、前記バイアス制御電圧が第４の基準電圧に一致するように、前記第１の電圧および前記第２の電圧を制御するように構成された差動アンプを有する、請求項２に記載のＡＢ級アンプ。
  4. 前記電圧比較器は、定電流源を構成する第３のトランジスタと、前記第１の電圧をゲートに受ける第４のトランジスタと、前記第３の基準電圧をゲートに受け、前記第４のトランジスタと差動対を構成する第５のトランジスタを有し、
    前記第１のトランスコンダクタンスアンプは、前記第１の電圧をゲートに受ける第６のトランジスタと、前記第１の基準電圧をゲートに受け、前記第６のトランジスタと差動対を構成する第７のトランジスタとを有し、
    前記第２のトランスコンダクタンスアンプは、前記第２の電圧をゲートに受ける第８のトランジスタと、前記第２の基準電圧をゲートに受け、前記第８のトランジスタと差動対を構成する第９のトランジスタとを有し、
    前記第６のトランジスタ、前記第７のトランジスタ、前記第８のトランジスタおよび前記第９のトランジスタの閾値電圧の絶対値は、前記第３のトランジスタ、前記第４のトランジスタおよび前記第５のトランジスタの閾値電圧の絶対値よりも小さい、請求項３に記載のＡＢ級アンプ。
  5. 前記能動負荷は、第１０のトランジスタおよび第１１のトランジスタからなるカレントミラー回路を有し、
    前記第４のトランジスタ、前記第５のトランジスタ、前記第６のトランジスタ、前記第７のトランジスタ、前記第８のトランジスタおよび前記第９のトランジスタの各々は第１導電型トランジスタであり、
    前記第１０のトランジスタおよび前記第１１のトランジスタの各々は第２導電型トランジスタである、請求項４に記載のＡＢ級アンプ。
  6. 前記ミニマムセレクタは、
    前記第１の電圧が第３の基準電圧よりも小さい場合に第１の選択制御信号を出力し、前記第１の電圧が前記第３の基準電圧より大きい場合に第２の選択制御信号を出力するように構成された電圧比較器と、
    前記第１の選択制御信号を受けて動作し、前記第１の電圧と前記第１の基準電圧との電圧差を電流に変換するように構成された第１のトランスコンダクタンスアンプと、
    前記第２の選択制御信号を受けて動作し、前記第２の電圧と前記第２の基準電圧との電圧差を電流に変換するように構成された第２のトランスコンダクタンスアンプとを有し、
    前記第１のトランスコンダクタンスアンプの出力電流および第２のトランスコンダクタンスアンプの出力電流を合算した電流を、前記第１のトランジスタおよび前記第２のトランジスタのゲートに入力する、請求項１に記載のＡＢ級アンプ。
  7. 非反転入力端子および反転入力端子を有し、前記非反転入力端子の第１の電位と前記反転入力端子の第２の電位との差を前記第１の入力電流および前記第２の入力電流に変換する差動入力段と、
    前記第１の入力電流および前記第２の入力電流の差を増幅して、前記出力端子に電流を出力する出力段とを備え、
    前記出力段は、請求項１〜６のいずれか１項に記載のＡＢ級アンプで構成される、オペアンプ。
  8. 第１の入力電流を受ける第１の入力端子と、
    第２の入力電流を受ける第２の入力端子と、
    第１の出力電流を出力する第１の出力端子と、
    第２の出力電流を出力する第２の出力端子と、
    第１の基準電位端子と、
    第２の基準電位端子と、
    前記第１の入力電流を受けて、第１の電圧および第２の電圧に変換するとともに、前記第２の入力電流を受けて、第３の電圧および第４の電圧に変換する能動負荷段と、
    前記能動負荷段から前記第１の電圧および前記第２の電圧を受けて動作し、前記第１の出力端子に前記第１の出力電流を出力する第１のドライバアンプと、
    前記能動負荷段から前記第３の電圧および前記第４の電圧を受けて動作し、前記第２の出力端子に前記第２の出力電流を出力する第２のドライバアンプとを備え、
    前記第１のドライバアンプは、前記１の基準電位端子および前記第２の基準電位端子の間に直列接続される第１のトランジスタおよび第２のトランジスタを有し、前記第１のトランジスタおよび前記第２のトランジスタの接続点を前記第１の出力端子に接続するように構成され、
    前記第２のドライバアンプは、前記１の基準電位端子および前記第２の基準電位端子の間に直列接続される第３のトランジスタおよび第４のトランジスタを有し、前記第３のトランジスタおよび前記第４のトランジスタの接続点を前記第２の出力端子に接続するように構成され、
    前記第１のトランジスタは前記第１の電圧をゲートに受けて第１の電流を流し、前記第２のトランジスタは前記第２の電圧をゲートに受けて第２の電流を流すように構成され、
    前記第３のトランジスタは前記第３の電圧をゲートに受けて第３の電流を流し、前記第４のトランジスタは前記第４の電圧をゲートに受けて第４の電流を流すように構成され、
    前記第１の電流および前記第２の電流の各々の絶対値が前記第１のドライバアンプの静止電流以上となるように、前記第１の電圧および前記第２の電圧にフィードバックをかけるように構成された第１のミニマムセレクタと、
    前記第３の電流および前記第４の電流の各々の絶対値が前記第２のドライバアンプの静止電流以上となるように、前記第３の電圧および前記第４の電圧にフィードバックをかけるように構成された第２のミニマムセレクタとをさらに備える、ＡＢ級アンプ。
  9. 非反転入力端子および反転入力端子を有し、前記非反転入力端子の第１の電位と前記反転入力端子の第２の電位との差を前記第１の入力電流および前記第２の入力電流に変換する差動入力段と、
    前記第１の入力電流を増幅して、前記第１の出力端子に前記第１の出力電流を出力するとともに、前記第２の入力電流を増幅して、前記第２の出力端子に前記第２の出力電流を出力するように構成された出力段と、
    前記第１の出力端子の電圧および前記第２の出力端子の電圧の中間の電圧が基準電圧となるように前記出力段を制御するコモンモード・フィードバック回路とを備え、
    前記出力段は、請求項８に記載のＡＢ級アンプで構成される、オペアンプ。
JP2020560703A 2018-12-19 2018-12-19 Ａｂ級アンプおよびオペアンプ Active JP7278306B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/046795 WO2020129184A1 (ja) 2018-12-19 2018-12-19 Ａｂ級アンプおよびオペアンプ

Publications (2)

Publication Number Publication Date
JPWO2020129184A1 true JPWO2020129184A1 (ja) 2021-11-04
JP7278306B2 JP7278306B2 (ja) 2023-05-19

Family

ID=71101114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020560703A Active JP7278306B2 (ja) 2018-12-19 2018-12-19 Ａｂ級アンプおよびオペアンプ

Country Status (4)

Country Link
US (1) US11811373B2 (ja)
JP (1) JP7278306B2 (ja)
CN (1) CN113169716A (ja)
WO (1) WO2020129184A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114070213A (zh) * 2020-08-05 2022-02-18 圣邦微电子（北京）股份有限公司 运算放大器
US20230092097A1 (en) * 2021-09-22 2023-03-23 Texas Instruments Incorporated Amplifier output stage circuitry
CN115203106A (zh) * 2022-07-28 2022-10-18 普源精电科技股份有限公司 信号传输电路、接收电路以及信号传输系统

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283950A (ja) * 1992-03-31 1993-10-29 Nec Corp 演算増幅器
JPH0823247A (ja) * 1994-07-07 1996-01-23 Fujitsu Ltd 電流検出回路及び増幅器
JPH11238091A (ja) * 1998-02-23 1999-08-31 Toshiba Corp 演算増幅器
JPH11308057A (ja) * 1998-04-20 1999-11-05 Nec Ic Microcomput Syst Ltd 演算増幅回路
JP2000196383A (ja) * 1998-12-25 2000-07-14 Fujitsu Ltd プッシュプル型増幅回路
JP2001251146A (ja) * 2000-03-03 2001-09-14 Nec Corp Ｃｍｏｓ演算増幅器
JP2004222015A (ja) * 2003-01-16 2004-08-05 Fuji Electric Device Technology Co Ltd 増幅回路
US20130064398A1 (en) * 2010-09-03 2013-03-14 Broadcom Corporation Class-AB/B amplifier with quiescent control circuit
JP6338807B1 (ja) * 2017-11-13 2018-06-06 三菱電機株式会社 Ａｂ級アンプおよびオペアンプ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5828122A (ja) 1981-08-13 1983-02-19 株式会社明電舎 真空しや断器
EP0639889B1 (en) 1993-08-19 1999-09-15 Advanced Micro Devices, Inc. Low voltage fully differential operational amplifiers
US5606287A (en) 1994-06-17 1997-02-25 Fujitsu Limited Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements
US6150883A (en) * 1999-07-22 2000-11-21 Burr-Brown Corporation Rail-to-rail input/output operational amplifier and method
JP3452004B2 (ja) * 1999-12-02 2003-09-29 ヤマハ株式会社 差動増幅回路
JP2002208854A (ja) 2001-01-12 2002-07-26 Toko Inc 半導体装置の出力回路
US7800447B2 (en) * 2007-10-18 2010-09-21 Analog Devices, Inc. Operational amplifier with improved current monitoring and scalable output
JP2011023924A (ja) 2009-07-15 2011-02-03 Renesas Electronics Corp 出力バッファ回路
FR2974690B1 (fr) * 2011-04-27 2013-05-10 Easii Ic Amplificateur
US10243664B2 (en) 2013-05-09 2019-03-26 Nippon Telegraph And Telephone Corporation Optical modulator driver circuit and optical transmitter
US10187012B1 (en) * 2017-11-09 2019-01-22 Texas Instruments Incorporated Low voltage amplifier with gain boost circuit
US10461707B2 (en) * 2018-03-06 2019-10-29 Texas Instruments Incorporated Amplifier class AB output stage

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283950A (ja) * 1992-03-31 1993-10-29 Nec Corp 演算増幅器
JPH0823247A (ja) * 1994-07-07 1996-01-23 Fujitsu Ltd 電流検出回路及び増幅器
JPH11238091A (ja) * 1998-02-23 1999-08-31 Toshiba Corp 演算増幅器
JPH11308057A (ja) * 1998-04-20 1999-11-05 Nec Ic Microcomput Syst Ltd 演算増幅回路
JP2000196383A (ja) * 1998-12-25 2000-07-14 Fujitsu Ltd プッシュプル型増幅回路
JP2001251146A (ja) * 2000-03-03 2001-09-14 Nec Corp Ｃｍｏｓ演算増幅器
JP2004222015A (ja) * 2003-01-16 2004-08-05 Fuji Electric Device Technology Co Ltd 増幅回路
US20130064398A1 (en) * 2010-09-03 2013-03-14 Broadcom Corporation Class-AB/B amplifier with quiescent control circuit
JP6338807B1 (ja) * 2017-11-13 2018-06-06 三菱電機株式会社 Ａｂ級アンプおよびオペアンプ

Also Published As

Publication number Publication date
CN113169716A (zh) 2021-07-23
JP7278306B2 (ja) 2023-05-19
US11811373B2 (en) 2023-11-07
WO2020129184A1 (ja) 2020-06-25
US20220006434A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
US7474151B2 (en) Active load with adjustable common-mode level
US7253685B2 (en) Class AB amplifier having adjustable quiescent current and output current
US7253679B2 (en) Operational amplifier and method for canceling offset voltage of operational amplifier
US8102211B2 (en) Rail-to-rail input stage circuit with dynamic bias control
US7679444B2 (en) Differential amplifier system
JP2008543178A (ja) 高速整定、低ノイズ、低オフセットの演算増幅器および方法
JP7278306B2 (ja) Ａｂ級アンプおよびオペアンプ
US8866554B2 (en) Translinear slew boost circuit for operational amplifier
US6891433B2 (en) Low voltage high gain amplifier circuits
US20050184805A1 (en) Differential amplifier circuit
US7855601B2 (en) Semiconductor device
JP2011142402A (ja) 出力回路
EP0969594B1 (en) A common-mode feedback circuit and method
US9130521B2 (en) Operational amplifier circuit
US20090115524A1 (en) Output stage circuit and operational amplifier thereof
US20140111278A1 (en) Dynamically biased output structure
US7456692B2 (en) Gain variable amplifier
JP6338807B1 (ja) Ａｂ級アンプおよびオペアンプ
US6366169B1 (en) Fast rail-to-rail class AB output stage having stable output bias current and linear performance
US7609112B2 (en) Boosted tail-current circuit
US6933784B2 (en) Output stage for high gain and low distortion operational amplifier
JP2014082535A (ja) 演算増幅器
US7312658B2 (en) Differential amplifier with two outputs and a single input of improved linearity
US20230327619A1 (en) Amplifier
US11368129B2 (en) Amplifier circuit

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210513

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230509

R150 Certificate of patent or registration of utility model

Ref document number: 7278306

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150