JP7278306B2 - Ab級アンプおよびオペアンプ - Google Patents
Ab級アンプおよびオペアンプ Download PDFInfo
- Publication number
- JP7278306B2 JP7278306B2 JP2020560703A JP2020560703A JP7278306B2 JP 7278306 B2 JP7278306 B2 JP 7278306B2 JP 2020560703 A JP2020560703 A JP 2020560703A JP 2020560703 A JP2020560703 A JP 2020560703A JP 7278306 B2 JP7278306 B2 JP 7278306B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- current
- output
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003068 static effect Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 26
- 230000004048 modification Effects 0.000 description 13
- 238000012986 modification Methods 0.000 description 13
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 8
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 8
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 8
- 230000003321 amplification Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101100243558 Caenorhabditis elegans pfd-3 gene Proteins 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
- H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
- H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
最初に、参考例に係るオペアンプの構成およびその課題について説明する。
図12は、参考例2に係るオペアンプの構成を示す図である。参考例2に係るオペアンプは、フィードバック型AB級アンプを備えたオペアンプである。
図13に示したように、参考例2に係るオペアンプでは、ドライバアンプA230を構成するトランジスタM231,M232のいずれか一方のトランジスタが負荷駆動状態である場合、静止状態である他方のトランジスタのドレイン電流IDSの絶対値は、静止電流IQよりも小さい最小電流IMに制御される。
図1は、実施の形態1に係るオペアンプの構成を示す図である。以下の説明では、端子の名称と信号の名称とを同一とする。また、電圧および電流の表記について、接頭字が大文字(V,I等)のものは大信号(直流信号)であることを表し、接頭字が小文字(v,i等)のものは小信号(交流信号)であることを表すものとする。
次に、実施の形態1に係るオペアンプの具体的な構成例について説明する。以下の説明では、主に図1に示したミニマムセレクタMS220の構成例を説明する。
図3は、実施の形態1に係るオペアンプの第1構成例を示す図である。
IDS221=Ibias/2 [Vgpn=Vrefn0] …(1-2)
IDS221=0 [Vgpn>Vrefn0] …(1-3)
IDS222=0 [Vgpn<Vrefn0] …(2-1)
IDS222=Ibias/2 [Vgpn=Vrefn0] …(2-2)
IDS222=Ibias [Vgpn>Vrefn0] …(2-3)
第1のトランスコンダクタンスアンプA242は、トランジスタM223,M224を有する。トランジスタM223およびトランジスタM224は差動対を構成する。トランジスタM223のゲートは、トランジスタM231のゲート電圧Vgpnを受ける。トランジスタM224のゲートは、基準電圧Vrefn1を受ける。
ids224=-gm11・vgpn …(4)
ここで、gm11は第1のトランスコンダクタンスアンプA242のトランスコンダクタンス(電流利得)である。IDS221=0の場合、gm11=0となり、それ以外の場合、gm11はバイアス電流IDS221の値に応じて決定される。また、vgpnはトランジスタM231の小信号成分であり、vgpn=Vgpn-Vrefn1で表わされるものとする。
ids226=-gm12・vgpp …(6)
ここで、gm12は第2のトランスコンダクタンスアンプA243のトランスコンダクタンス(電流利得)である。IDS222=0の場合、gm12=0となり、それ以外の場合、gm12はバイアス電流IDS222の値に応じて決定される。また、vgppはトランジスタM232の小信号成分であり、vgpp=Vgpp-Vrefp1で表わされるものとする。
ims=(ids223+ids225)-(ids224+ids226)
=2・(gm11・vgpn+gm12・vgpp) …(8)
rms=rds228//rds224//rds226 …(9)
ここで、rds228はトランジスタM228のドレインーソース間抵抗であり、rds224はトランジスタM224のドレインーソース間抵抗であり、rds226はトランジスタM226のドレインーソース間抵抗である。式(9)中の符号“//”は並列接続を意味する。
ids2082=-gm2・vbab/2 …(11)
ここで、gm2はトランジスタM2081,M2082で構成される差動段のトランスコンダクタンス(電流利得)である。gm2はトランジスタM204により差動対に供給される電流IDS204の値に応じて決定される。また、式(7)に示すvbabは、バイアス制御信号の大信号成分Vbabと基準電圧Vbp2とを用いて次式(12)で表わされるものとする。
バイアス制御アンプの差動対から出力されたドレイン電流ids2081およびドレイン電流ids2082は、バイアス制御アンプの能動負荷に供給される。能動負荷はトランジスタM2061,M2062により構成される。能動負荷は、ドレイン電流ids2081,ids2082をドライバアンプA230のトランジスタM231,M232のゲート電圧vgpn_o,vgpp_oに変換する。ゲート電圧vgpn_o,vgpp_oは次式(13),(14)で与えられる。
=-gm2・vbab・rbc/2
=-gm2・(gm11・vgpn+gm12・vgpp)・rms・rbc …(13)
vgpp_o=ids2081・rbc
=gm2・vbab・rbc/2
=gm2・(gm11・vgpn+gm12・vgpp)・rms・rbc …(14)
次に、上述した式(13),(14)を用いて、実施の形態1に係るオペアンプにおけるドライバアンプA230のドレイン電流IDS231,IDS232を説明する。
最初に、オペアンプが静止状態である場合のドレイン電流IDSを考える。
式(15)を用いると、式(13),(14)はそれぞれ式(16),(17)に書き換えることができる。
vgpp_o=gm1・gm2・(vgpn+vgpp)・rms・rbc …(17)
さらに、[gm1・gm2・rms・rbc]が十分大きく無限大とみなせるものとすると、vgpn_oおよびvgpp_oが有限値をとるためには、次式(18)を満たす必要がある。
すなわち、このとき、次式(19),(20)に示すように、ゲート電圧Vgpn,Vgppは、基準電圧Vrefn1,Vrefp1にそれぞれ等しくなる。
Vgpp=Vrefp1 …(20)
ここで、ゲート電圧Vgpnが基準電圧Vrefn1に等しいときのトランジスタM231のドレイン電流IDS231、および、ゲート電圧Vgppが基準電圧Vrefp1に等しいときのトランジスタM232のドレイン電流IDS232がともにIQとなるとすると、ドレイン電流IDS231,IDS232は次式(21)で与えられる。
このようにして、オペアンプが静止状態である場合、ドライバアンプA230において、トランジスタM231のドレイン電流IDS231(静止電流)およびトランジスタM232のドレイン電流IDS232(静止電流)はともにIQに制御される。
次に、オペアンプが出力端子VOに電流を引き込む方向に負荷を駆動している場合のドレイン電流IDSを考える。すなわち、トランジスタM231が負荷駆動状態であり、トランジスタM232が静止状態である場合であり、の出力電流IO<0となる。
vgpp_o=gm1・gm2・vgpp・rms・rbc …(23)
さらに、[gm1・gm2・rms・rbc]が十分大きく無限大とみなせるものとすると、vgpn_oおよびvgpp_oが有限値をとるためには、次式(24)を満たす必要がある。
すなわち、このとき、次式(25)に示すように、ゲート電圧Vgppは基準電圧Vrefp1に等しくなる。
ここで、ゲート電圧Vgppが基準電圧Vrefp1に等しいときのトランジスタM232のドレイン電流IDS232=IQとすると、ドレイン電流IDS232は次式(26)で与えられる。
このようにして、トランジスタM231が負荷駆動状態である場合、トランジスタM232のドレイン電流IDS232(静止電流)はIQに制御される。
次に、オペアンプが出力端子VOから電流を出力する方向に負荷を駆動している場合のドレイン電流IDSを考える。すなわち、トランジスタM231が静止状態であり、トランジスタM232が負荷駆動状態である場合であり、出力電流IO>0となる。
Vgpn=Vrefn1 …(28)
ここで、ゲート電圧Vgpnが基準電圧Vrefn1に等しいときのトランジスタM231のドレイン電流IDS231=IQとすると、ドレイン電流IDS231は次式(29)で与えられる。
このようにして、トランジスタM232が負荷駆動状態である場合、トランジスタM231のドレイン電流IDS231(静止電流)はIQに制御される。
図4は、実施の形態1に係るオペアンプの第2構成例を示す図である。
(1)上述した第1の構成例および第2の構成例では、電圧比較器A221の基準電圧Vrefn0(第3の基準電圧)と、第1のトランスコンダクタンスアンプA242の基準電圧Vrefn1(第1の基準電圧)とを別の電圧としていたが、同じ電圧としてもよい。
図7は、実施の形態2に係るオペアンプの構成を示す図である。図8は、図7に示すオペアンプの構成例を示す図である。
Claims (8)
- 第1の入力電流を受ける第1の入力端子と、
第2の入力電流を受ける第2の入力端子と、
出力端子と、
第1の基準電位端子と、
第2の基準電位端子と、
前記第1の入力電流および前記第2の入力電流を受けて、第1の電圧および第2の電圧に変換する能動負荷段と、
前記能動負荷段から前記第1の電圧および前記第2の電圧を受けて動作し、前記出力端子に電流を出力するドライバアンプとを備え、
前記ドライバアンプは、前記第1の基準電位端子および前記第2の基準電位端子の間に直列接続される第1のトランジスタおよび第2のトランジスタを有し、前記第1のトランジスタおよび前記第2のトランジスタの接続点を前記出力端子に接続するように構成され、
前記第1のトランジスタは前記第1の電圧をゲートに受けて第1の電流を流し、前記第2のトランジスタは前記第2の電圧をゲートに受けて第2の電流を流すように構成され、
前記第1の電流および前記第2の電流の各々の絶対値が前記ドライバアンプの静止電流以上となるように、前記第1の電圧および前記第2の電圧にフィードバックをかけるように構成されたミニマムセレクタをさらに備え、
前記ミニマムセレクタは、
前記第2のトランジスタが負荷駆動状態であり、かつ、前記第1のトランジスタが静止状態である場合、前記第1の電圧と第1の基準電圧との電圧差に基づいてバイアス制御電圧を生成する一方で、
前記第1のトランジスタが負荷駆動状態であり、かつ、前記第2のトランジスタが静止状態である場合、前記第2の電圧と第2の基準電圧との電圧差に基づいて前記バイアス制御電圧を生成するように構成され、
前記能動負荷段は、前記バイアス制御電圧に応じて、静止状態のトランジスタを流れる電流が前記静止電流となるように前記第1の電圧および前記第2の電圧を制御する、AB級アンプ。 - 前記ミニマムセレクタは、
前記第1の電圧が第3の基準電圧よりも小さい場合に第1の選択制御信号を出力し、前記第1の電圧が前記第3の基準電圧より大きい場合に第2の選択制御信号を出力するように構成された電圧比較器と、
前記第1の選択制御信号を受けて動作し、前記第1の電圧と前記第1の基準電圧との電圧差を電流に変換するように構成された第1のトランスコンダクタンスアンプと、
前記第2の選択制御信号を受けて動作し、前記第2の電圧と前記第2の基準電圧との電圧差を電流に変換するように構成された第2のトランスコンダクタンスアンプと、
前記第1のトランスコンダクタンスアンプの出力電流および前記第2のトランスコンダクタンスアンプの出力電流を合算した電流を、前記バイアス制御電圧に変換して前記能動負荷段に出力するように構成された能動負荷とを有し、
前記能動負荷段は、前記バイアス制御電圧が第4の基準電圧に一致するように、前記第1の電圧および前記第2の電圧を制御するように構成された差動アンプを有する、請求項1に記載のAB級アンプ。 - 前記電圧比較器は、定電流源を構成する第3のトランジスタと、前記第1の電圧をゲートに受ける第4のトランジスタと、前記第3の基準電圧をゲートに受け、前記第4のトランジスタと差動対を構成する第5のトランジスタを有し、
前記第1のトランスコンダクタンスアンプは、前記第1の電圧をゲートに受ける第6のトランジスタと、前記第1の基準電圧をゲートに受け、前記第6のトランジスタと差動対を構成する第7のトランジスタとを有し、
前記第2のトランスコンダクタンスアンプは、前記第2の電圧をゲートに受ける第8のトランジスタと、前記第2の基準電圧をゲートに受け、前記第8のトランジスタと差動対を構成する第9のトランジスタとを有し、
前記第6のトランジスタ、前記第7のトランジスタ、前記第8のトランジスタおよび前記第9のトランジスタの閾値電圧の絶対値は、前記第3のトランジスタ、前記第4のトランジスタおよび前記第5のトランジスタの閾値電圧の絶対値よりも小さい、請求項2に記載のAB級アンプ。 - 前記能動負荷は、第10のトランジスタおよび第11のトランジスタからなるカレントミラー回路を有し、
前記第4のトランジスタ、前記第5のトランジスタ、前記第6のトランジスタ、前記第7のトランジスタ、前記第8のトランジスタおよび前記第9のトランジスタの各々は第1導電型トランジスタであり、
前記第10のトランジスタおよび前記第11のトランジスタの各々は第2導電型トランジスタである、請求項3に記載のAB級アンプ。 - 前記ミニマムセレクタは、
前記第1の電圧が第3の基準電圧よりも小さい場合に第1の選択制御信号を出力し、前記第1の電圧が前記第3の基準電圧より大きい場合に第2の選択制御信号を出力するように構成された電圧比較器と、
前記第1の選択制御信号を受けて動作し、前記第1の電圧と前記第1の基準電圧との電圧差を電流に変換するように構成された第1のトランスコンダクタンスアンプと、
前記第2の選択制御信号を受けて動作し、前記第2の電圧と前記第2の基準電圧との電圧差を電流に変換するように構成された第2のトランスコンダクタンスアンプとを有し、
前記第1のトランスコンダクタンスアンプの出力端子は前記第1のトランジスタのゲートに接続され、前記第2のトランスコンダクタンスアンプの出力端子は前記第2のトランジスタのゲートに接続される、請求項1に記載のAB級アンプ。 - 非反転入力端子および反転入力端子を有し、前記非反転入力端子の第1の電位と前記反転入力端子の第2の電位との差を前記第1の入力電流および前記第2の入力電流に変換する差動入力段と、
前記第1の入力電流および前記第2の入力電流の差を増幅して、前記出力端子に電流を出力する出力段とを備え、
前記出力段は、請求項1~5のいずれか1項に記載のAB級アンプで構成される、オペアンプ。 - 第1の入力電流を受ける第1の入力端子と、
第2の入力電流を受ける第2の入力端子と、
第1の出力電流を出力する第1の出力端子と、
第2の出力電流を出力する第2の出力端子と、
第1の基準電位端子と、
第2の基準電位端子と、
前記第1の入力電流を受けて、第1の電圧および第2の電圧に変換するとともに、前記第2の入力電流を受けて、第3の電圧および第4の電圧に変換する能動負荷段と、
前記能動負荷段から前記第1の電圧および前記第2の電圧を受けて動作し、前記第1の出力端子に前記第1の出力電流を出力する第1のドライバアンプと、
前記能動負荷段から前記第3の電圧および前記第4の電圧を受けて動作し、前記第2の出力端子に前記第2の出力電流を出力する第2のドライバアンプとを備え、
前記第1のドライバアンプは、前記第1の基準電位端子および前記第2の基準電位端子の間に直列接続される第1のトランジスタおよび第2のトランジスタを有し、前記第1のトランジスタおよび前記第2のトランジスタの接続点を前記第1の出力端子に接続するように構成され、
前記第2のドライバアンプは、前記第1の基準電位端子および前記第2の基準電位端子の間に直列接続される第3のトランジスタおよび第4のトランジスタを有し、前記第3のトランジスタおよび前記第4のトランジスタの接続点を前記第2の出力端子に接続するように構成され、
前記第1のトランジスタは前記第1の電圧をゲートに受けて第1の電流を流し、前記第2のトランジスタは前記第2の電圧をゲートに受けて第2の電流を流すように構成され、
前記第3のトランジスタは前記第3の電圧をゲートに受けて第3の電流を流し、前記第4のトランジスタは前記第4の電圧をゲートに受けて第4の電流を流すように構成され、
前記第1の電流および前記第2の電流の各々の絶対値が前記第1のドライバアンプの静止電流以上となるように、前記第1の電圧および前記第2の電圧にフィードバックをかけるように構成された第1のミニマムセレクタと、
前記第3の電流および前記第4の電流の各々の絶対値が前記第2のドライバアンプの静止電流以上となるように、前記第3の電圧および前記第4の電圧にフィードバックをかけるように構成された第2のミニマムセレクタとをさらに備え、
前記第1のミニマムセレクタは、
前記第2のトランジスタが負荷駆動状態であり、かつ、前記第1のトランジスタが静止状態である場合、前記第1の電圧と第1の基準電圧との電圧差に基づいて第1のバイアス制御電圧を生成する一方で、
前記第1のトランジスタが負荷駆動状態であり、かつ、前記第2のトランジスタが静止状態である場合、前記第2の電圧と第2の基準電圧との電圧差に基づいて前記第1のバイアス制御電圧を生成するように構成され、
前記第2のミニマムセレクタは、
前記第4のトランジスタが負荷駆動状態であり、かつ、前記第3のトランジスタが静止状態である場合、前記第3の電圧と第3の基準電圧との電圧差に基づいて第2のバイアス制御電圧を生成する一方で、
前記第3のトランジスタが負荷駆動状態であり、かつ、前記第4のトランジスタが静止状態である場合、前記第4の電圧と第4の基準電圧との電圧差に基づいて前記第2のバイアス制御電圧を生成するように構成され、
前記能動負荷段は、前記第1および第2のバイアス制御電圧に応じて、静止状態のトランジスタを流れる電流が前記静止電流となるように前記第1から第4の電圧を制御する、AB級アンプ。 - 非反転入力端子および反転入力端子を有し、前記非反転入力端子の第1の電位と前記反転入力端子の第2の電位との差を前記第1の入力電流および前記第2の入力電流に変換する差動入力段と、
前記第1の入力電流を増幅して、前記第1の出力端子に前記第1の出力電流を出力するとともに、前記第2の入力電流を増幅して、前記第2の出力端子に前記第2の出力電流を出力するように構成された出力段と、
前記第1の出力端子の電圧および前記第2の出力端子の電圧の中間の電圧が基準電圧となるように前記出力段を制御するコモンモード・フィードバック回路とを備え、
前記出力段は、請求項7に記載のAB級アンプで構成される、オペアンプ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/046795 WO2020129184A1 (ja) | 2018-12-19 | 2018-12-19 | Ab級アンプおよびオペアンプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020129184A1 JPWO2020129184A1 (ja) | 2021-11-04 |
JP7278306B2 true JP7278306B2 (ja) | 2023-05-19 |
Family
ID=71101114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020560703A Active JP7278306B2 (ja) | 2018-12-19 | 2018-12-19 | Ab級アンプおよびオペアンプ |
Country Status (4)
Country | Link |
---|---|
US (1) | US11811373B2 (ja) |
JP (1) | JP7278306B2 (ja) |
CN (1) | CN113169716A (ja) |
WO (1) | WO2020129184A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114070213A (zh) * | 2020-08-05 | 2022-02-18 | 圣邦微电子(北京)股份有限公司 | 运算放大器 |
US20230092097A1 (en) * | 2021-09-22 | 2023-03-23 | Texas Instruments Incorporated | Amplifier output stage circuitry |
CN115203106A (zh) * | 2022-07-28 | 2022-10-18 | 普源精电科技股份有限公司 | 信号传输电路、接收电路以及信号传输系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000196383A (ja) | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | プッシュプル型増幅回路 |
JP2001251146A (ja) | 2000-03-03 | 2001-09-14 | Nec Corp | Cmos演算増幅器 |
JP2004222015A (ja) | 2003-01-16 | 2004-08-05 | Fuji Electric Device Technology Co Ltd | 増幅回路 |
US20130064398A1 (en) | 2010-09-03 | 2013-03-14 | Broadcom Corporation | Class-AB/B amplifier with quiescent control circuit |
JP6338807B1 (ja) | 2017-11-13 | 2018-06-06 | 三菱電機株式会社 | Ab級アンプおよびオペアンプ |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5828122A (ja) | 1981-08-13 | 1983-02-19 | 株式会社明電舎 | 真空しや断器 |
JPH05283950A (ja) * | 1992-03-31 | 1993-10-29 | Nec Corp | 演算増幅器 |
DE69420649T2 (de) * | 1993-08-19 | 2000-05-04 | Advanced Micro Devices, Inc. | Voll differentieller Operationsverstärker mit niedriger Versorgungsspannung |
JP3828165B2 (ja) * | 1994-07-07 | 2006-10-04 | 富士通株式会社 | 電流検出回路及び増幅器 |
US5606287A (en) | 1994-06-17 | 1997-02-25 | Fujitsu Limited | Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements |
JP3875392B2 (ja) * | 1998-02-23 | 2007-01-31 | 株式会社東芝 | 演算増幅器 |
JP3150101B2 (ja) * | 1998-04-20 | 2001-03-26 | 日本電気アイシーマイコンシステム株式会社 | 演算増幅回路 |
US6150883A (en) * | 1999-07-22 | 2000-11-21 | Burr-Brown Corporation | Rail-to-rail input/output operational amplifier and method |
JP3452004B2 (ja) * | 1999-12-02 | 2003-09-29 | ヤマハ株式会社 | 差動増幅回路 |
JP2002208854A (ja) | 2001-01-12 | 2002-07-26 | Toko Inc | 半導体装置の出力回路 |
US7800447B2 (en) * | 2007-10-18 | 2010-09-21 | Analog Devices, Inc. | Operational amplifier with improved current monitoring and scalable output |
JP2011023924A (ja) | 2009-07-15 | 2011-02-03 | Renesas Electronics Corp | 出力バッファ回路 |
FR2974690B1 (fr) * | 2011-04-27 | 2013-05-10 | Easii Ic | Amplificateur |
CN105229946B (zh) | 2013-05-09 | 2018-05-11 | 日本电信电话株式会社 | 光调制器驱动器电路和光发射机 |
US10187012B1 (en) * | 2017-11-09 | 2019-01-22 | Texas Instruments Incorporated | Low voltage amplifier with gain boost circuit |
US10461707B2 (en) * | 2018-03-06 | 2019-10-29 | Texas Instruments Incorporated | Amplifier class AB output stage |
-
2018
- 2018-12-19 US US17/291,673 patent/US11811373B2/en active Active
- 2018-12-19 JP JP2020560703A patent/JP7278306B2/ja active Active
- 2018-12-19 WO PCT/JP2018/046795 patent/WO2020129184A1/ja active Application Filing
- 2018-12-19 CN CN201880100140.2A patent/CN113169716A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000196383A (ja) | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | プッシュプル型増幅回路 |
JP2001251146A (ja) | 2000-03-03 | 2001-09-14 | Nec Corp | Cmos演算増幅器 |
JP2004222015A (ja) | 2003-01-16 | 2004-08-05 | Fuji Electric Device Technology Co Ltd | 増幅回路 |
US20130064398A1 (en) | 2010-09-03 | 2013-03-14 | Broadcom Corporation | Class-AB/B amplifier with quiescent control circuit |
JP6338807B1 (ja) | 2017-11-13 | 2018-06-06 | 三菱電機株式会社 | Ab級アンプおよびオペアンプ |
Also Published As
Publication number | Publication date |
---|---|
US11811373B2 (en) | 2023-11-07 |
CN113169716A (zh) | 2021-07-23 |
JPWO2020129184A1 (ja) | 2021-11-04 |
WO2020129184A1 (ja) | 2020-06-25 |
US20220006434A1 (en) | 2022-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7298210B2 (en) | Fast settling, low noise, low offset operational amplifier and method | |
US7253685B2 (en) | Class AB amplifier having adjustable quiescent current and output current | |
US7679444B2 (en) | Differential amplifier system | |
US8102211B2 (en) | Rail-to-rail input stage circuit with dynamic bias control | |
US6714076B1 (en) | Buffer circuit for op amp output stage | |
JP7278306B2 (ja) | Ab級アンプおよびオペアンプ | |
US9130521B2 (en) | Operational amplifier circuit | |
US20090115524A1 (en) | Output stage circuit and operational amplifier thereof | |
US7834693B2 (en) | Amplifying circuit | |
US9473122B1 (en) | Rail-to-rail input stage circuit with constant transconductance | |
JP6338807B1 (ja) | Ab級アンプおよびオペアンプ | |
US6781463B2 (en) | Low voltage amplifier | |
US7609112B2 (en) | Boosted tail-current circuit | |
US6933784B2 (en) | Output stage for high gain and low distortion operational amplifier | |
US6366169B1 (en) | Fast rail-to-rail class AB output stage having stable output bias current and linear performance | |
US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
US7312658B2 (en) | Differential amplifier with two outputs and a single input of improved linearity | |
JP4559908B2 (ja) | 演算増幅器 | |
KR100657822B1 (ko) | 광대역 가변 이득 증폭기 | |
US7411453B1 (en) | Tail-current steering circuit and method for rail-to-rail operational amplifier input stage | |
US20240223144A1 (en) | Two-stage common-mode feedback circuit and fully differential operational amplifier including the same | |
EP3793087A1 (en) | Amplifier circuit | |
JP2008067193A (ja) | プッシュプル増幅器 | |
CN116266746A (zh) | 具有低寄生极点效应的放大电路与其中的缓冲电路 | |
JP2007104367A (ja) | 絶縁ゲート電界効果トランジスタを用いた多入力cmos増幅器と、それを用いた高利得多入力cmos増幅器、高安定多入力cmos増幅器、高利得高安定多入力cmos増幅器、多入力cmos差動増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210513 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230509 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7278306 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |