CN113169716A - Ab类放大器以及运算放大器 - Google Patents
Ab类放大器以及运算放大器 Download PDFInfo
- Publication number
- CN113169716A CN113169716A CN201880100140.2A CN201880100140A CN113169716A CN 113169716 A CN113169716 A CN 113169716A CN 201880100140 A CN201880100140 A CN 201880100140A CN 113169716 A CN113169716 A CN 113169716A
- Authority
- CN
- China
- Prior art keywords
- transistor
- voltage
- current
- amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
- H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
- H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
AB类放大器(A200)具备:有源负载级(AL210),接受第1输入电流(IIM)及第2输入电流(IIP)并变换为第1电压(Vgpn)及第2电压(Vgpp);以及驱动放大器(A230),从有源负载级(AL210)接受第1电压(Vgpn)及第2电压(Vgpp)而工作,将电流输出至输出端子(VO)。驱动放大器(A230)具有在第1基准电位端子(V1)及第2基准电位端子(V2)之间串联连接的第1晶体管(M231)及第2晶体管(M232),将第1晶体管(M231)及第2晶体管(M232)的连接点连接于输出端子(VO)。第1晶体管(M231)构成为在栅极接受第1电压(Vgpn)并使第1电流流过,第2晶体管(M232)构成为在栅极接受第2电压(Vgpp)并使第2电流流过。AB类放大器(A200)还具备最小选择器(MS220),该最小选择器(MS220)构成为对第1电压(Vgpn)及第2电压(Vgpp)提供反馈,以使第1电流及第2电流各自的绝对值为驱动放大器(A230)的静态电流以上。
Description
技术领域
本公开涉及AB类放大器以及运算放大器。
背景技术
已知如下技术:作为用于抑制运算放大器在静止状态下的静态电流并且在运算放大器的负载驱动状态下对负载供给超过静态电流的电流的电路结构,使用反馈型AB类放大器作为输出级(例如参照非专利文献1)。
非专利文献1中记载的反馈型AB类放大器具有:驱动放大器,包括串联连接的第1及第2晶体管;有源负载,将输入于反相输入端子的第1输入电流与输入于同相输入端子的第2输入电流之差放大,生成对第1及第2晶体管的栅极输入的栅极电压;以及最小选择器,对第1及第2晶体管的栅极电压提供反馈,以使流过第1及第2晶体管的电流不低于规定值。
现有技术文献
非专利文献1:”COMPACT LOW-VOLTAGE AND HIGH-SPEED CMOS,BiCMOS ANDBIPOLAR OPERATIONAL AMPLIFIERS(紧凑的低电压和高速CMOS、BiCMOS和双极型运算放大器)”,P.79,Klaas-Jan de Lange等,Kluwer Academic Publishers
发明内容
发明所要解决的技术课题
然而,在非专利文献1中记载的运算放大器中,在构成驱动放大器的第1及第2晶体管中的一个晶体管处于负载驱动状态时,流过处于静止状态的另一个晶体管的电流被控制为小于运算放大器在静止状态下的静态电流的最小电流。
在这样的结构中,当使最小电流的值变小时,运算放大器的失真会恶化,担心在通信或感测的模拟信号处理中信号质量劣化。另一方面,当为了确保信号质量而使最小电流的值变大时,静态电流的值也变大,因此会使消耗电流增大。像这样,关于最小电流的值,非专利文献1中记载的运算放大器在信号质量与消耗电流之间折衷。
因此,本公开的目的在于提供一种使得在构成驱动放大器的晶体管流过的电流不低于驱动放大器的静态电流的AB类放大器以及使用该AB类放大器的运算放大器。
用于解决技术课题的技术方案
本公开的AB类放大器具备:第1输入端子,接受第1输入电流;第2输入端子,接受第2输入电流;输出端子;第1基准电位端子;第2基准电位端子;有源负载级,接受第1输入电流及第2输入电流并变换为第1电压及第2电压;以及驱动放大器,从有源负载级接受第1电压及第2电压而工作,将电流输出至输出端子。驱动放大器构成为具有在第1基准电位端子及第2基准电位端子之间串联连接的第1晶体管及第2晶体管,将第1晶体管及第2晶体管的连接点连接于输出端子。第1晶体管构成为在栅极接受第1电压并使第1电流流过,第2晶体管构成为在栅极接受第2电压并使第2电流流过。AB类放大器还具备最小选择器,该最小选择器构成为对第1电压及第2电压提供反馈,以使第1电流及第2电流各自的绝对值为驱动放大器的静态电流以上。
发明效果
根据本公开,能够提供使得在构成驱动放大器的晶体管流过的电流不低于驱动放大器的静态电流的AB类放大器以及使用该AB类放大器的运算放大器。
附图说明
图1为示出实施方式1的运算放大器的结构的图。
图2为用于说明在实施方式1的运算放大器中驱动放大器的晶体管的漏极电流IDS与输出电流的关系的图。
图3为示出实施方式1的运算放大器的第1结构例的图。
图4为示出实施方式1的运算放大器的第2结构例的图。
图5为示出实施方式1的变更例的运算放大器的结构的图。
图6为示出图5所示的运算放大器的结构例的图。
图7为示出实施方式2的运算放大器的结构的图。
图8为示出图7所示的运算放大器的结构例的图。
图9为示出实施方式2的变更例的运算放大器的结构的图。
图10为示出图9所示的运算放大器的结构例的图。
图11为示出参考例1的运算放大器的结构的图。
图12为示出参考例2的运算放大器的结构的图。
图13为用于说明在参考例2的运算放大器中驱动放大器的晶体管的漏极电流与输出电流的关系的图。
附图标记
A100:差分输入级;A200:输出级(AB类放大器);A230、A330:驱动放大器;MS220、MS320:最小选择器;VIP:同相输入端子;VIM:反相输入端子;V1:第1基准电位端子;V2:第2基准电位端子;AL210:有源负载级;AL244、AL344:有源负载;A221、A321:电压比较器;A242、A342:第1跨导放大器;A243、A343:第2跨导放大器;A410:放大器;R401、R402:电阻;M0、M1、M2、M201~M208、M2051、M2052、M2061、M2062、M2071、M2072、M2081、M2082、M220~M228、M231、M232:晶体管;A400:共模反馈电路;IIP、IIM:输入端子;VO、VOP、VOM:输出端子。
具体实施方式
以下参照附图对本公开的实施方式进行详细说明。此外,以下对图中的相同或相当部分附加相同附图标记,原则上不重复其说明。在以下的说明中,对晶体管由MOS(MetalOxide Semiconductor,金属氧化物半导体)晶体管构成的情况进行说明。
参考例1.
首先,对参考例的运算放大器的结构及其技术课题进行说明。
图11为示出参考例1的运算放大器的结构的图。参考例1的运算放大器为具备A类放大器的折叠式共源共栅型(folded cascode-type)运算放大器,构成为将输入于差分输入端子VIP、VIM的电位差放大并输出至输出端子VO。
参考例1的运算放大器具备差分输入级A100、输出级200和基准电位端子V1、V2。本申请说明书中,将基准电位端子V1设为“第1基准电位端子V1”,将基准电位端子V2设为“第2基准电位端子V2”。第1基准电位端子V1的电位低于第2基准电位端子V2的电位。
差分输入级A100具有差分输入端子VIP、VIM和晶体管M0、M1、M2。差分输入级A100将输入于同相输入端子VIP的第1电位与输入于反相输入端子VIM的第2电位之差变换为电流之差。
晶体管M0、M1、M2为N型MOSFET(Metal Oxide Semiconductor Field EffectTransistor,金属氧化物半导体场效应晶体管)。晶体管M0的源极连接于第2基准电位端子V2。晶体管M0的栅极接受控制电压Vbp1。晶体管M0构成恒流源。
晶体管M1的源极连接于晶体管M0的漏极,晶体管M1的漏极连接于输出级A200的第1输入端子IIM。晶体管M1的栅极连接于同相输入端子VIP,接受第1电位VIP。晶体管M2的源极连接于晶体管M0的漏极,晶体管M2的漏极连接于输出级A200的第2输入端子IIP。晶体管M2的栅极连接于反相输入端子VIM,接受第2电位VIM。晶体管M1、M2构成差分对。
输出级A200具有输入端子IIP、IIM、输出端子VO、有源负载级AL210和驱动放大器A230。第1输入端子IIM接受流过晶体管M1的电流。第2输入端子IIP接受流过晶体管M2的电流。
有源负载级AL210具有晶体管M201、M202、晶体管M203、M204和晶体管M205、M206、M207、M208。晶体管M201、M202、M205、M206为N型MOSFET。晶体管M203、M204、M207、M208为P型MOSFET。晶体管M201、M202构成恒流源。晶体管M203、M204构成电流镜电路。电流镜电路将差分输入级A100中产生的电流的差分输出至驱动放大器A230。晶体管M205、M206、M207、M208构成级联电路。级联电路通过增加差分对(晶体管M1、M2)的输出电阻来增加差分输入级的增益。
晶体管M203、晶体管M207、晶体管M205及晶体管M201在第2基准电位端子V2及第1基准电位端子V1之间串联连接。晶体管M204、晶体管M208、晶体管M206及晶体管M202在第2基准电位端子V2及第1基准电位端子V1之间串联连接。晶体管M207及晶体管M208的栅极接受偏置电压Vbp2。晶体管M205及晶体管M206的栅极接受偏置电压Vbn2。晶体管M201及晶体管M202的栅极接受偏置电压Vbn1。
晶体管M205的源极与晶体管M201的漏极的连接点连接于第2输入端子IIP。晶体管M206的源极与晶体管M202的漏极的连接点连接于第1输入端子IIM。晶体管M208的漏极与晶体管M206的漏极的连接点连接于驱动放大器A230的晶体管M232的栅极。
驱动放大器A230具有晶体管M231、M232。晶体管M232及晶体管M231在第2基准电位端子V2及第1基准电位端子V1之间串联连接。晶体管M232的漏极及晶体管M231的漏极的连接点连接于输出端子VO。晶体管M232构成源极接地放大级。晶体管M231构成电流引入负载。驱动放大器A230具有提高增益及驱动能力的作用。
晶体管M231与“第1晶体管”的一个实施例对应,晶体管M232与“第2晶体管”的一个实施例对应。
参考例2.
图12为示出参考例2的运算放大器的结构的图。参考例2的运算放大器为具备反馈型AB类放大器的运算放大器。
参照图12,参考例2的运算放大器与图11所示的参考例1的运算放大器相比较,输出级A200的结构不同。参考例2的输出级A200具有有源负载级AL210、最小选择器MS220和驱动放大器A230。在参考例2的有源负载级AL210中,在参考例1的有源负载级AL210中构成级联电路的晶体管M208被分开为晶体管M2081及晶体管M2082,并且晶体管M206被分开为晶体管M2061及晶体管M2062。晶体管M2081的漏极及晶体管M2061的漏极的连接点即节点ND1连接于晶体管M231的栅极。晶体管M2082的漏极及晶体管M2062的漏极的连接点即节点ND2连接于晶体管M232的栅极。
晶体管M2081及晶体管M2082构成差分对,晶体管M2061及晶体管M2062构成有源负载。差分对及有源负载构成差分放大器。差分放大器作为用于控制由最小选择器MS220生成的偏置控制电压Vbab的“偏置控制放大器”发挥功能。
最小选择器MS220选择流过晶体管M232(源极接地放大级)的电流及流过晶体管M231(电流引入负载)的电流中的绝对值较小者,生成与选择出的电流相应的偏置控制电压Vbab。最小选择器MS220起到对偏置控制电压Vbab提供反馈的作用,以使选择出的电流的绝对值不低于规定值。
具体而言,最小选择器MS220具有晶体管M220、M221、M222和晶体管M223、M224。晶体管M220、M221、M222为N型MOSFET。晶体管M223、M224为P型MOSFET。
晶体管M223、晶体管M221及晶体管M220在第2基准电位端子V2及第1基准电位端子V1之间串联连接。更具体而言,第2基准电位端子V2连接于晶体管M223的源极。晶体管M223的漏极连接于晶体管M221的漏极。晶体管M221的源极连接于晶体管M220的漏极。晶体管M220的源极连接于第1基准电位端子V1。晶体管M223的漏极及晶体管M221的漏极的连接点以及晶体管M223的栅极连接于有源负载级AL210的晶体管M2082的栅极。晶体管M2082的栅极接受由最小选择器MS220生成的偏置控制电压Vbab。晶体管M220的栅极连接于晶体管M231的栅极。晶体管M220为晶体管M231的复制品。
晶体管M224及晶体管M222在第2基准电位端子V2及第1基准电位端子V1之间串联连接。更具体而言,第2基准电位端子V2连接于晶体管M224的源极。晶体管M224的漏极连接于晶体管M222的漏极。晶体管M222的源极连接于第1基准电位端子V1。晶体管M224的栅极连接于晶体管M232的栅极。晶体管M224为晶体管M232的复制品。晶体管M222的漏极及栅极连接于晶体管M221的栅极。晶体管M221及晶体管M222构成电流镜电路。
最小选择器MS220利用复制晶体管M220、M224来监视流过晶体管M232的电流(以下也称为“漏极电流IDS232”)和流过晶体管M231的电流(以下也称为“漏极电流IDS231”)。包括晶体管M221、M222的电流镜电路选择漏极电流IDS232及漏极电流IDS231中的绝对值较小者。在以下的说明中,将选择出的漏极电流IDS也称为“最小漏极电流IDSmin”。即,IDSmin=min(|IDS231|,|IDS232|)。
最小选择器MS220通过使最小漏极电流IDSmin流过二极管连接的晶体管M223,生成与最小漏极电流IDSmin相应的偏置控制电压Vbab。最小选择器MS220向有源负载级AL210内的偏置控制放大器输出生成的偏置控制电压Vbab。
如上述那样,偏置控制放大器具有包括晶体管M2081及晶体管M2082的差分对。晶体管M2081的栅极接受基准电压Vbp2。晶体管M2082的栅极接受偏置控制电压Vbab。基准电压Vbp2被设定为与运算放大器未驱动负载的状态(以下也称为“静止状态”)下的空转电流(以下也称为“静态电流IQ”)对应的电压。
在偏置控制电压Vbab大于基准电压Vbp2的情况下,即最小漏极电流IDSmin小于静态电流IQ的情况下,偏置控制放大器使节点ND1的电位上升并且使节点ND2的电位下降。即,使晶体管M231的栅极电压下降并且使晶体管M232的栅极电压上升。据此,进行了将偏置控制电压Vbab抑制为基准电压Vbp2的控制。
另一方面,在偏置控制电压Vbab小于基准电压Vbp2的情况下,即最小漏极电流IDSmin小于静态电流IQ的情况下,差分放大器使节点ND1的电位下降并且使节点ND2的电位上升。即,使晶体管M231的栅极电压上升并且使晶体管M232的栅极电压下降。据此,进行了将偏置控制电压Vbab升高至基准电压Vbp2的控制。
如以上说明的那样,偏置控制放大器构成为生成晶体管M231及晶体管M232的栅极电压,以使偏置控制电压Vbab与基准电压Vbp2相等。据此,在运算放大器处于静止状态的情况下,漏极电流IDS231及漏极电流IDS232的绝对值都被控制为与静态电流IQ相等。
另一方面,当运算放大器处于驱动负载的状态(以下也称为“负载驱动状态”)时,晶体管M231及晶体管M232中的任意一个晶体管成为负载驱动状态,其漏极电流IDS的绝对值大于静态电流IQ。因此,最小选择器MS220检测非负载驱动状态的另一个晶体管的漏极电流IDS作为最小漏极电流IDSmin。偏置控制放大器通过与上述的静止状态相同的机制,生成晶体管M231及晶体管M232的栅极电压,以使偏置控制电压Vbab与基准电压Vbp2相等。其结果是,另一个晶体管被控制为最小电流状态。然而,最小电流状态下的漏极电流IDS为小于静态电流IQ的值。以下将最小电流状态下的漏极电流IDS也称为“最小电流IM”。
图13为用于说明在参考例2的运算放大器中驱动放大器A230的晶体管M231、M232的漏极电流IDS与输出电流IO的关系的图。图13中示出了晶体管M231的漏极电流的绝对值|IDS231|及晶体管M232的漏极电流的绝对值|IDS232|的特性曲线。图13的纵轴表示漏极电流的绝对值|IDS|,横轴表示来自输出端子VO的输出电流IO。关于输出电流IO,以电流从输出端子VO流出的方向为正,以电流流入至输出端子VO的方向为负。
如图13所示,在运算放大器处于静止状态的情况下、即输出电流IO=0的情况下,晶体管M231、M232的漏极电流的绝对值|IDS|都表示静态电流IQ。
另一方面,在晶体管M231及M232中的任意一个晶体管处于负载驱动状态的情况下,另一个晶体管被控制为最小电流状态。此时,另一个晶体管的漏极电流的绝对值|IDS|被控制为小于静态电流IQ的最小电流IM。
如以上说明的那样,参考例2的运算放大器通过监视流过驱动放大器A230的晶体管M231及晶体管M232的漏极电流IDS,提供反馈以使漏极电流IDS不低于最小电流IM,从而保证AB类工作。
(参考例2的运算放大器的技术课题)
如图13所示,在参考例2的运算放大器中,在构成驱动放大器A230的晶体管M231、M232中的任意一个晶体管处于负载驱动状态的情况下,处于静止状态的另一个晶体管的漏极电流IDS的绝对值被控制为小于静态电流IQ的最小电流IM。
在这样的结构中,当使最小电流IM的值变小时,运算放大器的失真会恶化,担心在通信或感测的模拟信号处理中信号质量劣化。另一方面,当为了确保信号质量而使最小电流IM的值变大时,静态电流IQ的值也变大,因此使消耗电流增大。像这样,关于最小电流IM的值,信号质量和消耗电流进行折衷。
另外,参考例2的运算放大器具有多个电流镜电路作为用于实现AB类工作的构成要素。在电流镜电路中,通常需要使原始晶体管(初级侧的晶体管)与复制晶体管(次级侧的晶体管)的镜像比(mirror ration)尽可能接近1。此外,镜像比是指原始晶体管的漏极电流与复制晶体管的漏极电流之比。
在参考例2的运算放大器中,为了确保负载驱动状态下的输出电流IO,需要将构成驱动放大器A230的晶体管M231、M232的宽长比设定得大。晶体管的宽长比的意思是晶体管的栅极宽度W与栅极长度L之比W/L。随着使晶体管的宽长比变大,晶体管的尺寸变大。为了将尺寸大的晶体管M231、M232偏置到导通状态,在运算放大器的静止状态下,需要使静态电流IQ流过晶体管M231、M232。因而,为了确保AB类工作的控制精度、即晶体管M231、M232的漏极电流IDS的检测精度,需要使复制晶体管M220、M224的尺寸变大。
但是,当使复制晶体管的尺寸变大时,其栅极电容增大,因此担心运算放大器的频率特性恶化。因而,为了确保运算放大器的频率特性,期望使复制晶体管的尺寸尽可能小。另外,为了抑制电流镜电路的消耗电流,期望使复制晶体管的漏极电流变小、即使电流镜电路的镜像比尽可能接近于零。像这样,在电流镜电路中,AB类工作的控制精度、频率特性及消耗电流相互折衷。
如以上所述,在参考例2的运算放大器中,由于信号质量、AB类工作的控制精度、频率特性及消耗电流之间存在折衷,因此有难以将这些全部同时实现的技术课题。
于是,在本实施方式中,提供一种能够改善参考例2的运算放大器具有的折衷的新颖的运算放大器的结构。以下参照附图对本实施方式的运算放大器的结构例进行详细说明。
实施方式1.
图1为示出实施方式1的运算放大器的结构的图。在以下的说明中,将端子的名称和信号的名称设为相同。另外,关于电压及电流的标记,设为字首为大写字母(V、I等)的表示是大信号(直流信号),字首为小写字母(v、i等)的表示是小信号(交流信号)。
参照图1,实施方式1的运算放大器具备差分输入级A100和输出级A200。输出级A200为反馈型AB类放大器,具有有源负载级AL210、最小选择器MS220和驱动放大器A230。
差分输入级A100在同相输入端子VIP接受第1电位VIP,在反相输入端子VIM接受第2电位VIM。差分输入级A100将第1电位VIP及第2电位VIM变换为第1输入电流IIM及第2输入电流IIP。
有源负载级AL210在第1输入端子IIM接受从差分输入级A100输出的第1输入电流IIM,在第2输入端子IIP接受第2输入电流IIP。有源负载级AL210将输入电流IIP、IIM变换为电压信号Vgpp、Vgpn。
在输出级A230,晶体管M232的栅极接受电压信号Vgpp,晶体管M231的栅极接受电压信号Vgpn。电压信号Vgpn与“第1电压”对应,电压信号Vgpp与“第2电压”对应。晶体管M231、M232各自将根据施加于栅极的电压信号而放大的电流输出至输出端子VO。
最小选择器MS220检测构成输出级A230的晶体管M231及晶体管M232各自是处于负载驱动状态还是处于静止状态。最小选择器MS220构成为检测处于静止状态的晶体管的偏置状态,基于检测出的偏置状态生成偏置控制电压Vbab。
如图1所示,实施方式1的运算放大器与图12所示的参考例2的运算放大器相比较,最小选择器MS220的结构不同。差分输入级A100、有源负载级AL210及驱动放大器A230各自的结构与实施方式1及参考例2相同,因此不重复说明。
最小选择器MS220具有电压比较器A221、第1跨导放大器A242、第2跨导放大器A243和有源负载AL244。
电压比较器A221在反相输入端子接受基准电压Vref0,在同相输入端子接受晶体管M231的栅极电压Vgpn。基准电压Vrefn0与“第3基准电压”对应。电压比较器A221将栅极电压Vgpn与基准电压Vrefn0进行比较,基于比较结果生成第1选择控制信号SEL1及第2选择控制信号SEL2。
具体而言,当栅极电压Vgpn>基准电压Vrefn0时,电压比较器A221将第1选择控制信号SEL1设为开启状态并且将第2选择控制信号SEL2设为关断状态。另一方面,当栅极电压Vgpn≤基准电压Vrefn0时,电压比较器A221将第2选择控制信号SEL2设为开启状态并且将第1选择控制信号SEL1设为关断状态。
第1跨导放大器A242接受第1选择控制信号SEL1。当第1选择控制信号SEL1为开启状态时(即Vgpn>Vrefn0时),第1跨导放大器A242工作。第1跨导放大器A242在反相输入端子接受晶体管M231的栅极电压Vgpn,在同相输入端子接受基准电压Vrefn1。基准电压Vrefn1与“第1基准电压”对应。基准电压Vrefn1被设定为与晶体管M231的漏极电流IDS231的绝对值为IQ时的栅极电压Vgpn对应的电压。当第1选择控制信号SEL1为开启状态时,第1跨导放大器A242将栅极电压Vgpn与基准电压Vrefn1的电压差变换为电流并输出。
第2跨导放大器A243接受第2选择控制信号SEL2。当第2选择控制信号SEL2为开启状态时(即Vgpn≤Vrefn0时),第2跨导放大器A243工作。第2跨导放大器A243在反相输入端子接受晶体管M232的栅极电压Vgpp,在同相输入端子接受基准电压Vrefp1。基准电压Vrefp1与“第2基准电压”对应。基准电压Vrefp1被设定为与晶体管M232的漏极电流IDS232的绝对值为IQ时的栅极电压Vgpp对应的电压。当第2选择控制信号SEL2为开启状态时,第2跨导放大器A243将栅极电压Vgpp与基准电压Vrefp1的电压差变换为电流并输出。
有源负载AL244对第1跨导放大器A242的输出电流与第2跨导放大器A243的输出电流求和,将求和得到的电流变换为偏置控制电压Vbab。
在上述结构中,在晶体管M231的栅极电压Vgpn>基准电压Vrefn0的情况下,最小选择器MS200判定为晶体管M231处于负载驱动状态、晶体管M232处于静止状态。在该情况下,第2选择控制信号SEL2为开启状态。因此,第2跨导放大器A243接受第2选择控制信号SEL2而工作,将晶体管M232的栅极电压Vgpp与基准电压Vrefp1的电压差变换为电流并输出。有源负载AL244生成与第2跨导放大器A43的输出电流相应的偏置控制电压Vbab。生成的偏置控制电压Vbab被输入至有源负载级AL210的晶体管M2082的栅极。
在有源负载级AL210中,晶体管M2081及晶体管M2082构成差分对,晶体管M2061及晶体管M2062构成有源负载。差分对及有源负载构成差分放大器。差分放大器作为用于控制在最小选择器MS220产生的偏置控制电压Vbab的偏置控制放大器而发挥功能。具体而言,晶体管M2081的栅极接受基准电压Vbp2。基准电压Vbp2与“第4基准电压”对应。晶体管M2082的栅极接受偏置控制电压Vbab。基准电压Vbp2被设定为接地电压。偏置控制放大器生成电压信号Vgpp、Vgpn以使偏置控制电压Vbab变得与基准电压Vbp2相等。据此,偏置控制电压Vbab被控制为使晶体管M232的栅极电压Vgpp变为基准电压Vrefp1。其结果是,能够使晶体管M232的漏极电流IDS232的绝对值与静态电流IQ一致。
与之相对,在晶体管M231的栅极电压Vgpn≤基准电压Vrefn0的情况下,最小选择器AL244判定为晶体管M231处于静止状态、晶体管M232处于负载驱动状态。在该情况下,第1选择控制信号SEL1为开启状态。因此,第1跨导放大器A242接受第1选择控制信号SEL1而工作,将晶体管M231的栅极电压Vgpn与基准电压Vrefn1的电压差变换为电流并输出。有源负载AL244生成与第1跨导放大器A242的输出电流相应的偏置控制电压Vbab。
在偏置控制放大器中,晶体管M2081的栅极接受基准电压Vbp2,晶体管M2082的栅极接受偏置控制电压Vbab。偏置控制放大器生成电压信号Vgpp、Vgpn以使偏置控制电压Vbab变得与基准电压Vbp2相等。据此,偏置控制电压Vbab被控制为使得晶体管M231的栅极电压Vgpn变为基准电压Vrefn1。其结果是,能够使晶体管M231的漏极电流IDS231的绝对值与静态电流IQ一致。
图2为用于说明在实施方式1的运算放大器中驱动放大器A230的晶体管M231、M232的漏极电流IDS与输出电流IO的关系的图。图2中示出了晶体管M231的漏极电流的绝对值|IDS231|及晶体管M232的漏极电流的绝对值|IDS232|的特性曲线。图2的纵轴表示漏极电流的绝对值|IDS|,横轴表示来自输出端子VO的输出电流IO。关于输出电流IO,以电流从输出端子VO流出的方向为正,以电流流入输出端子VO的方向为负。
如图2所示,在运算放大器处于静止状态的情况下(输出电流IO=0的情况下),构成驱动放大器A230的晶体管M231、M232的漏极电流IDS的绝对值都为静态电流IQ。另外,在晶体管M231及晶体管M232中的任意一个晶体管处于负载驱动状态的情况下(输出电流IO≠0时),处于静止状态的另一个晶体管的漏极电流的绝对值|IDS|被控制为静态电流IQ。
这样一来,晶体管M231及晶体管M232的漏极电流的绝对值|IDS|不会低于静态电流IQ。因此,在实施方式1中,能够将静态电流IQ设定为比参考例2中的静态电流IQ小的值。具体而言,能够将静态电流IQ设定为与参考例2中的最小电流IM相同程度的值。
据此,能够降低运算放大器处于静止状态时的消耗电流。另外,参考例2中的最小电流IM被升高至与静态电流IQ相同程度,因此能够确保信号质量。因而,能够改善消耗电流及信号质量的折衷。
另外,在实施方式1的运算放大器中,最小选择器MS220不具有电流镜电路。因此,不需要考虑参考例2中示出的镜像比及AB类工作的控制精度的折衷。而且,也不会产生由复制晶体管的栅极电容导致的频率特性劣化的技术课题。因而,根据实施方式1的运算放大器,能够改善参考例2的运算放大器具有的信号质量、AB类工作的控制精度、频率特性及消耗电流之间的折衷。
(实施方式1的运算放大器的结构例)
接下来对实施方式1的运算放大器的具体的结构例进行说明。在以下的说明中,主要说明图1所示的最小选择器MS220的结构例。
(运算放大器的第1结构例)
图3为示出实施方式1的运算放大器的第1结构例的图。
参照图3,在第1结构例的运算放大器中,最小选择器MS220具有晶体管M220、M221、M222、晶体管M223、M224、晶体管M225、M226和晶体管M227、M228。晶体管M220、M221、M222、M223、M224、M225、M226为N型MOSFET。晶体管M227、M228为P型MOSFET。
电压比较器A221具有晶体管M220、M221、M222。晶体管M221及晶体管M222构成差分对。晶体管M220构成恒流源。晶体管M220的栅极接受偏置电压Vbn1。晶体管M222的栅极接受晶体管M231的栅极电压Vgpn。晶体管M221的栅极接受基准电压Vgrefn0。
差分对将晶体管M231的栅极电压Vgpn与基准电压Vgrefn0进行比较,基于该比较结果对晶体管M221及晶体管M222分配从晶体管M220供给的偏置电流。具体而言,在Vgpn<Vgrefn0的情况下,晶体管M221导通,从其漏极向第1跨导放大器A242供给偏置电流IDS221。另一方面,在Vgpn>Vgrefn0的情况下,晶体管M222导通,从其漏极向第2跨导放大器A243供给偏置电流IDS222。
在此,将由作为恒流源的晶体管M220供给的偏置电流设为Ibias,则偏置电流IDS221、IDS222能够分别用下式(1)、(2)来表示。
IDS221=Ibias [Vgpn<Vrefn0]……(1-1)
IDS222=Ibias/2 [Vgpn=Vrefn0]……(1-2)
IDS221=0 [Vgpn>Vrefn0]……(1-3)
IDS222=0 [Vgpn<Vrefn0]……(2-1)
IDS222=Ibias/2 [Vgpn=Vrefn0]……(2-2)
IDS222=Ibias [Vgpn>Vrefn0]……(2-3)
第1跨导放大器A242具有晶体管M223、M224。晶体管M223及晶体管M224构成差分对。晶体管M223的栅极接受晶体管M231的栅极电压Vgpn。晶体管M224的栅极接受基准电压Vrefn1。
第1跨导放大器A242的差分对通过晶体管M221而被偏置。在从晶体管M221被供给偏置电流IDS221时差分对工作,将晶体管M231的栅极电压Vgpn与基准电压Vrefn1的电位差放大。晶体管M223输出用下式(3)表示的偏置控制电流ids223。晶体管M224输出用下式(4)表示的偏置控制电流ids224。
ids223=gm11·vgpn……(3)
ids224=-gm11·vgpn……(4)
在此,gm11为第1跨导放大器A242的跨导(电流增益)。在IDS221=0的情况下,gm11=0,在除此以外的情况下,gm11根据偏置电流IDS221的值来决定。另外,vgpn为晶体管M231的小信号分量,设为用vgpn=Vgpn-Vrefn1来表示。
同样地,第2跨导放大器A243具有晶体管M225、M226。晶体管M225及晶体管M226构成差分对。晶体管M225的栅极接受基准电压Vrefn2。晶体管M226的栅极接受晶体管M232的栅极电压Vgpp。
第2跨导放大器A243的差分对通过晶体管M222而被偏置。在从晶体管M222被供给偏置电流IDS222时差分对工作,将晶体管M232的栅极电压Vgpp与基准电压Vrefn2的电位差放大。晶体管M225输出用下式(5)表示的偏置控制电流ids225。晶体管M226输出用下式(6)表示的偏置控制电流ids226。
ids225=gm12·vgpp……(5)
ids226=-gm12·vgpp……(6)
在此,gm12为第2跨导放大器A243的跨导(电流增益)。在IDS222=0的情况下,gm12=0,在除此以外的情况下,gm12根据偏置电流IDS222的值来决定。另外,vgpp为晶体管M232的小信号分量,设为用vgpp=Vgpp-Vrefn2来表示。
分别用式(3)、(4)、(5)、(6)表示的偏置控制电流ids223、ids224、ids225、ids226被供给至有源负载AL244。有源负载AL244具有晶体管M227、M228。晶体管M227及晶体管M228构成电流镜电路。有源负载AL244根据下式(7)、(8)、(9),基于偏置控制电流生成偏置控制电压Vbab。
vbab=ims·rms……(7)
ims=(ids223+ids25)-(ids224+ids226)
=2·(gm11·vgpn+gm12·vgpp)……(8)
rms=rds228//rds224//rds226……(9)
在此,rds228为晶体管M228的漏极-源极间电阻,rds224为晶体管M224的漏极-源极间电阻,rds226为晶体管M226的漏极-源极间电阻。式(9)中的符号“//”的意思是并联连接。
由有源负载AL244生成的偏置控制电压Vbab被输入至有源负载级AL210的偏置控制放大器的晶体管M2082的栅极。晶体管M2081的栅极接受基准电压Vbp2。基准电压Vbp2为接地电压。晶体管M2081及晶体管M2082构成偏置控制放大器的差分对。晶体管M2081输出用下式(10)表示的漏极电流ids2081。晶体管M2082输出用下式(11)表示的漏极电流ids2082。
ids2081=gm2·vbab/2……(10)
ids2082=-gm2·vbab/2……(11)
在此,gm2为由晶体管M2081、M2082构成的差分级的跨导(电流增益)。gm2根据由晶体管M204供给至差分对的电流IDS204的值来决定。另外,设为使用偏置控制信号的大信号分量Vbab和基准电压Vbp2而用下式(12)来表示式(7)所示的vbab。
vbab=Vbab-Vbp2……(12)
从偏置控制放大器的差分对输出的漏极电流ids2081及漏极电流ids2082被供给至偏置控制放大器的有源负载。有源负载由晶体管M2061、M2062构成。有源负载将漏极电流ids2081、ids208变换为驱动放大器A230的晶体管M231、M232的栅极电压vgpn_o、vgpp_o。栅极电压vgpn_o、vgpp_o用下式(13)、(14)给出。
vgpn_o=ids2082·rbc
=-gm2·vbab·rbc/2
=-gm2·(gm11·vgpn+gm12·vgpp)·rms·rbc……(13)
vgpp_o=ids2081·rbc
=gm2·vbab·rbc/2
=gm2·(gm11·vgpn+gm12·vgpp)·rms·rbc……(14)
接下来,使用上述的式(13)、(14)来说明实施方式1的运算放大器的驱动放大器A230的漏极电流IDS231、IDS232。
<运算放大器处于静止状态的情况>
首先考虑运算放大器处于静止状态时的漏极电流IDS。
假设在最小选择器MS220中,构成电压比较器A221的晶体管M221及晶体管M222均为导通状态,gm11及gm12大致相等。当将gm11及gm12的值设为gm1时,gm11及gm12用下式(15)来表示。
gm11≈gm12=gm1……(15)
当使用式(15)时,式(13)、(14)能够分别被改写为式(16)、(17)。
vgpn_o=-gm1·gm2·(vgpn+vgpp)·rms·rbc……(16)
vgpp_o=gm1·gm2·(vgpn+vgpp)·rms·rbc……(17)
进而,当假设[gm1·gm2·rms·rbc]足够大且能被视为无限大时,为了使vgpn_o及vgpp_o取有限值,需要满足下式(18)。
vgpn=vgpp=0……(18)
即,此时如下式(19)、(20)所示,栅极电压Vgpn、Vgpp变得分别与基准电压Vrefn1、Vrefn2相等。
Vgpn=Vrefn1……(19)
Vgpp=Vrefn2……(20)
在此,当设为栅极电压Vgpn与基准电压Vrefn1相等时的晶体管M231的漏极电流IDS231以及栅极电压Vgpp与基准电压Vrefn2相等时的晶体管M232的漏极电流IDS232都为IQ时,漏极电流IDS231、IDS232用下式(21)给出。
IDS231=IDS232=IQ……(21)
像这样,在运算放大器处于静止状态的情况下,在驱动放大器A230中,晶体管M231的漏极电流IDS231(静态电流)及晶体管M232的漏极电流IDS232(静态电流)都被控制为IQ。
<晶体管M231处于负载驱动状态的情况>
接下来,考虑运算放大器在将电流引入输出端子VO的方向上驱动负载时的漏极电流IDS。即,为晶体管M231处于负载驱动状态、晶体管M232处于静止状态的情况,的输出电流IO<0。
晶体管M231的栅极电压Vgpn大于基准电压Vgpn,因此在电压比较器A221中,晶体管M221截止,晶体管M222导通。当设为gm11=0,gm12=gm1(其中,gm1≠0)时,式(13)及式(14)被分别改写为下式(22)及式(23)。
vgpn_o=-gm1·gm2·vgpp·rms·rbc……(22)
vgpp_o=gm1·gm2·vgpp·rms·rbc……(23)
进而,当假设[gm1·gm2·rms·rbc]足够大且能被视为无限大时,为了使vgpn_o及vgpp_o取有限值,需要满足下式(24)。
vgpp=0……(24)
即,此时如下式(25)所示,栅极电压Vgpp变得与基准电压Vrefn2相等。
Vgpp=Vrefn2……(25)
在此,当设为栅极电压Vgpp与基准电压Vrefn2相等时的晶体管M232的漏极电流IDS232=IQ时,漏极电流IDS232用下式(26)给出。
IDS232=IQ……(26)
像这样,在晶体管M231处于负载驱动状态的情况下,晶体管M232的漏极电流IDS232(静态电流)被控制为IQ。
<晶体管M232处于负载驱动状态的情况>
接下来,考虑运算放大器在从输出端子VO输出电流的方向上驱动负载时的漏极电流IDS。即,为晶体管M231处于静止状态、晶体管M232处于负载驱动状态的情况,输出电流IO>0。
晶体管M232的栅极电压Vgpp小于基准电压Vgpp,因此在电压比较器A221中,晶体管M221导通,晶体管M222截止。当设为gm11=gm1(其中,gm1≠0),gm12=0时,通过与上述的晶体管M231处于负载驱动状态时同样的考量,导出了下式(27)及式(28)。
vgpn=0……(27)
Vgpn=Vrefn1……(28)
在此,当设为栅极电压Vgpn与基准电压Vrefn1相等时的晶体管M231的漏极电流IDS231=IQ时,漏极电流IDS231用下式(29)给出。
IDS231=IQ……(29)
像这样,在晶体管M232处于负载驱动状态的情况下,晶体管M231的漏极电流IDS231(静态电流)被控制为IQ。
如以上说明的那样,根据实施方式1的运算放大器,不论驱动放大器A230的负载驱动状态如何,都能够将晶体管M231及晶体管M232的漏极电流IDS的绝对值控制为均为静态电流IQ以上的值。
另外,最小选择器MS220中的构成电压比较器A221、跨导放大器A242、A243及有源负载AL244的晶体管的尺寸都可以设为比构成电流镜电路的晶体管小。
进而,能够与构成驱动放大器A230的晶体管的尺寸及静态电流无关地设定最小选择器MS220中的偏置电流。因此,能够抑制寄生电容且实现良好的AB类工作、低消耗电流及良好的频率特性。
此外,在第1结构例中,能够设为使晶体管M223、M224、M225、M226的阈值电压的绝对值小于晶体管M220、M221、M222的阈值电压的绝对值的结构。据此,最小选择器MS220的工作电压范围变大,因此能够提高信号质量及频率特性。
(运算放大器的第2结构例)
图4为示出实施方式1的运算放大器的第2结构例的图。
参照图4,第2结构例的运算放大器与图3所示的第1结构例的运算放大器相比较,最小选择器MS220的结构不同。
具体而言,第2结构例的最小选择器MS220与第1结构例的最小选择器MS220相比较,有源负载AL244的结构不同。如图4所示,构成有源负载AL244的晶体管M227及晶体管M228各自形成为栅极及漏极连接起来的、即所谓的二极管连接。由于当这样时最小选择器MS220的电压增益下降,因此虽然AB类工作的控制精度下降,但是能够提高最小选择器MS220的频率特性。
(实施方式1的运算放大器的其它结构例)
(1)在上述的第1结构例及第2结构例中,将电压比较器A221的基准电压Vrefn0(第3基准电压)与第1跨导放大器A242的基准电压Vrefn1(第1基准电压)设为不同的电压,但也可以设为相同电压。
(2)可以设为如下结构:将从最小选择器MS220供给至有源负载级AL210的偏置控制电压Vbab经由放大器供给。
(3)对在电压比较器A221中将驱动放大器A230的晶体管M231的栅极电压Vgpn(第1电压)与基准电压Vrefn0(第3基准电压)进行比较来检测驱动放大器A230的负载驱动状态的结构进行了说明,但也可以设为基于晶体管M232的栅极电压Vgpp(第2电压)来检测驱动放大器A230的负载驱动状态的结构。
(4)可以设为如下结构:在图4所示的最小选择器MS220中,将有源负载级AL210具有的偏置控制放大器的晶体管M2081的栅极电位代替最小选择器MS220的晶体管M228的漏极电压,来供给晶体管M227的漏极电压。
(5)在电压比较器A221、第1跨导放大器A242及第2跨导放大器A243的各个器件中,通过使用低阈值的MOSFET或阈值为零的、所谓原生晶体管(native transistor)作为构成差分对的晶体管,从而能够提供能够适用于低电源电压的应用的运算放大器。
(6)实施方式1的运算放大器也能够适用于图5及图6所示那样的全差分运算放大器。图5为示出实施方式1的变更例的运算放大器的结构的图。图6为示出图5所示的运算放大器的结构例的图。
参照图5及图6,实施方式1的变更例的运算放大器具备差分输入级A100、输出级A200和共模反馈电路A400。本变更例的输出级A200是对实施方式1的输出级A200追加了最小选择器MS320及驱动放大器A330而成的。
最小选择器MS320具有与最小选择器MS220相同的结构。最小选择器MS320具有电压比较器A321、第1跨导放大器A342、第2跨导放大器A343和有源负载AL344。最小选择器MS220与“第1最小选择器”的一个实施例对应,最小选择器MS320与“第2最小选择器”的一个实施例对应。
驱动放大器A330具有与驱动放大器A230相同的结构。驱动放大器A230对第1输出端子VOP输出第1输出电流。驱动放大器A330对第2输出端子VOM输出第2输出电流。驱动放大器A230与“第1驱动放大器”的一个实施例对应,驱动放大器A330与“第2驱动放大器”的一个实施例对应。在驱动放大器A230中,晶体管M231与“第1晶体管”对应,晶体管M232与“第2晶体管”对应。在驱动放大器A330中,晶体管M231与“第3晶体管”对应,晶体管M232与“第4晶体管”对应。
有源负载级AL210具有:第1偏置控制放大器,用于控制从最小选择器MS220供给的偏置控制电压Vbabp;以及第2偏置控制放大器,用于控制从最小选择器MS320供给的偏置控制电压Vbabn。
第2偏置控制放大器具有与第1偏置控制放大器相同的结构。具体而言,在第2偏置控制放大器中,实施方式1的晶体管M207被分开为晶体管M2071及晶体管M2082,并且晶体管M205被分开为晶体管M2051及晶体管M2052。晶体管M2071的漏极及晶体管M2051的漏极的连接点即节点ND3连接于晶体管M232的栅极。晶体管M2072的漏极及晶体管M2052的漏极的连接点即节点ND4连接于晶体管M231的栅极。晶体管M2071及晶体管M2072构成差分对,晶体管M2051及晶体管M2052构成有源负载。差分对及有源负载构成差分放大器。差分放大器作为用于控制在最小选择器MS320产生的偏置控制电压Vbabn的偏置控制放大器而发挥作用。
共模反馈电路A400具有电阻R401、R402和放大器A410。电阻R401及电阻R402在输出端子VOP及输出端子VOM之间串联连接。电阻R401及电阻R402的连接点连接于放大器A410的反相输入端子。放大器A410的反相输入端子接受输出端子VOP的电压VOP及输出端子VOM的电压VOM的中间的电压。放大器A410的同相输入端子接受基准电压VCM。放大器A410将电压VOM及电压VOP的中间电压与基准电压VCM的电位差放大并输出。放大器A410的输出电压vcmfb被输入至有源负载级AL210的晶体管M204及晶体管M203的栅极。共模反馈电路A400控制有源负载级AL210以使中间电压为基准电压VCM。
在本变更例的运算放大器中,也与实施方式1的运算放大器同样,不论驱动放大器A230的负载驱动状态如何,都能够将晶体管M231及晶体管M232的漏极电流IDS控制为均为静态电流IQ以上的值,并且不论驱动放大器A330的负载驱动状态如何,都能够将晶体管M231及晶体管M232的漏极电流IDS控制为均为静态电流IQ以上的值。
(7)能够不限于图1~图6所示的结构例,而将各差分对设为轨到轨(rail-to-rail)结构,或者能够对极性进行操作。另外,能够将N型MOSFET与P型MOSFET互换并且将正电源及负电源互换。而且,能够将各晶体管设为共源共栅结构,或者设为将晶体管分开或合并的结构。另外,作为共模反馈电路能够适用其它结构。这些结构中的任意结构都能够得到与实施方式1的运算放大器同样的作用效果。
实施方式2.
图7为示出实施方式2的运算放大器的结构的图。图8为示出图7所示的运算放大器的结构例的图。
参照图7,实施方式2的运算放大器与图1所示的实施方式1的运算放大器相比较,最小选择器MS220的结构不同。实施方式2的最小选择器MS220是从实施方式1的最小选择器MS220中去掉有源负载AL244而成的。
在实施方式2的最小选择器MS220中,第1跨导放大器A242的输出端子连接于有源负载级AL210的偏置控制放大器的输出部即晶体管M2081的漏极、以及驱动放大器A230的晶体管M232的栅极。第2跨导放大器A243的输出端子连接于有源负载级AL210的偏置控制放大器的输出部即晶体管M2082的漏极、以及驱动放大器A230的晶体管M231的栅极。构成差分对的晶体管M2081及晶体管M2082的栅极接受基准电压Vbp2。
将第1跨导放大器A242的输出电流与第2跨导放大器A243的输出电流相加得到的电流Ibabp1被输入至晶体管M232的栅极。将第1跨导放大器A242的输出电流与第2跨导放大器A243的输出电流相加得到的电流Ibabp2被输入至晶体管M231的栅极。
根据实施方式2的运算放大器,能够用单一导电类型的晶体管(图8中为N型MOSFET)来构成最小选择器MS220。因此,能够比实施方式1的运算放大器简易并且小面积地实现达到与实施方式1同样的作用效果的运算放大器。
此外,实施方式2的运算放大器也能够适用于如图9及图10所示的全差分运算放大器。图9为示出实施方式2的变更例的运算放大器的结构的图。图10为示出图9所示的运算放大器的结构例的图。
参照图9及图10,实施方式2的变更例的运算放大器具备差分输入级A100、输出级A200和共模反馈电路A400。本变更例的输出级A200是对实施方式2的输出级A200追加了最小选择器MS320及驱动放大器A330而成的。
最小选择器MS320具有与最小选择器MS220相同的结构。最小选择器MS320具有电压比较器A321、第1跨导放大器A342、第2跨导放大器A343和有源负载AL344。最小选择器MS220与“第1最小选择器”的一个实施例对应,最小选择器MS320与“第2最小选择器”的一个实施例对应。
在最小选择器MS220中,将第1跨导放大器A242的输出电流与第2跨导放大器A243的输出电流相加得到的电流Ibabp1被输入至晶体管M232的栅极。将第1跨导放大器A242的输出电流与第2跨导放大器A243的输出电流相加得到的电流Ibabp2被输入至晶体管M231的栅极。
在最小选择器MS320中,将第1跨导放大器A342的输出电流与第2跨导放大器A343的输出电流相加得到的电流Ibabp1被输入至晶体管M232的栅极。将第1跨导放大器A342的输出电流与第2跨导放大器A343的输出电流相加得到的电流Ibabp2被输入至晶体管M231的栅极。
驱动放大器A330具有与驱动放大器A230相同的结构。驱动放大器A230在第1输出端子VOP输出第1输出电流。驱动放大器A330在第2输出端子VOM输出第2输出电流。驱动放大器A230与“第1驱动放大器”的一个实施例对应,驱动放大器A330与“第2驱动放大器”的一个实施例对应。在驱动放大器A230中,晶体管M231与“第1晶体管”对应,晶体管M232与“第2晶体管”对应。在驱动放大器A330中,晶体管M231与“第3晶体管”对应,晶体管M232与“第4晶体管”对应。
在本变更例中,在有源负载级AL210中,实施方式2的晶体管M207被分开为晶体管M2071及晶体管M2082,并且晶体管M205被分开为晶体管M2051及晶体管M2052。晶体管M2071的漏极及晶体管M2051的漏极的连接点即节点ND3连接于晶体管M232的栅极。晶体管M2072的漏极及晶体管M2052的漏极的连接点即节点ND4连接于晶体管M231的栅极。晶体管M2071及晶体管M2072构成差分对,晶体管M2051及晶体管M2052构成有源负载。差分对及有源负载构成差分放大器。
共模反馈电路A400具有电阻R401、R402和放大器A410。电阻R401及电阻R402在输出端子VOP及输出端子VOM之间串联连接。电阻R401及电阻R402的连接点连接于放大器A410的反相输入端子。放大器A410的反相输入端子接受输出端子VOP的电压VOP及输出端子VOM的电压VOM的中间的电压。放大器A410的同相输入端子接受基准电压VCM。放大器A410将电压VOM及电压VOP的中间电压与基准电压VCM的电位差放大并输出。放大器A410的输出电压vcmfb被输入至有源负载级AL210的晶体管M204及晶体管M203的栅极。共模反馈电路A400控制有源负载级AL210以使中间电压为基准电压VCM。
在本变更例的运算放大器中,也与实施方式2的运算放大器同样,不论驱动放大器A230的负载驱动状态如何,都能够将晶体管M231及晶体管M232的漏极电流IDS控制为均为静态电流IQ以上的值,并且不论驱动放大器A330的负载驱动状态如何,都能够将晶体管M231及晶体管M232的漏极电流IDS控制为均为静态电流IQ以上的值。
此外,也能够将实施方式1中示出的其它结构例及变更例适用于实施方式2的运算放大器。
另外,对于以上说明的实施方式1、2及其变更例,从提出申请起预想包括在说明书内未提及的组合,在不产生不匹配或矛盾的范围内适当组合各实施方式中说明的结构。
应该认为,本次公开的实施方式在所有方面都为例示而非限制性的。本发明的范围不是通过上述的说明而是通过权利要求书来限定,意图包含与权利要求书等同的意义及范围内的所有变更。
Claims (9)
1.一种AB类放大器,具备:
第1输入端子,接受第1输入电流;
第2输入端子,接受第2输入电流;
输出端子;
第1基准电位端子;
第2基准电位端子;
有源负载级,接受所述第1输入电流及所述第2输入电流,变换为第1电压及第2电压;以及
驱动放大器,从所述有源负载级接受所述第1电压及所述第2电压而工作,将电流输出至所述输出端子,
其中,所述驱动放大器构成为具有在所述1基准电位端子及所述第2基准电位端子之间串联连接的第1晶体管及第2晶体管,将所述第1晶体管及所述第2晶体管的连接点连接于所述输出端子,
所述第1晶体管构成为在栅极接受所述第1电压并使第1电流流过,所述第2晶体管构成为在栅极接受所述第2电压并使第2电流流过,
该AB类放大器还具备最小选择器,该最小选择器构成为对所述第1电压及所述第2电压提供反馈,以使所述第1电流及所述第2电流各自的绝对值为所述驱动放大器的静态电流以上。
2.根据权利要求1所述的AB类放大器,其中,
所述最小选择器构成为:
在所述第2晶体管处于负载驱动状态并且所述第1晶体管处于静止状态的情况下,基于所述第1电压与第1基准电压的电压差生成偏置控制电压,
另一方面,在所述第1晶体管处于负载驱动状态并且所述第2晶体管处于静止状态的情况下,基于所述第2电压与第2基准电压的电压差生成所述偏置控制电压,
所述有源负载级根据所述偏置控制电压控制所述第1电压及所述第2电压,以使流过静止状态的晶体管的电流为所述静态电流。
3.根据权利要求2所述的AB类放大器,其中,
所述最小选择器具有:
电压比较器,构成为在所述第1电压小于第3基准电压的情况下输出第1选择控制信号,在所述第1电压大于所述第3基准电压的情况下输出第2选择控制信号;
第1跨导放大器,构成为接受所述第1选择控制信号而工作,将所述第1电压与所述第1基准电压的电压差变换为电流;
第2跨导放大器,构成为接受所述第2选择控制信号而工作,将所述第2电压与所述第2基准电压的电压差变换为电流;以及
有源负载,构成为将对所述第1跨导放大器的输出电流及所述第2跨导放大器的输出电流求和得到的电流变换为所述偏置控制电压并输出至所述有源负载级,
其中,所述有源负载级具有差分放大器,该差分放大器构成为控制所述第1电压及所述第2电压以使所述偏置控制电压与第4基准电压一致。
4.根据权利要求3所述的AB类放大器,其中,
所述电压比较器具有:第3晶体管,构成恒流源;第4晶体管,在栅极接受所述第1电压;以及第5晶体管,在栅极接受所述第3基准电压,与所述第4晶体管构成差分对,
所述第1跨导放大器具有:第6晶体管,在栅极接受所述第1电压;以及第7晶体管,在栅极接受所述第1基准电压,与所述第6晶体管构成差分对,
所述第2跨导放大器具有:第8晶体管,在栅极接受所述第2电压;以及第9晶体管,在栅极接受所述第2基准电压,与所述第8晶体管构成差分对,
所述第6晶体管、所述第7晶体管、所述第8晶体管及所述第9晶体管的阈值电压的绝对值小于所述第3晶体管、所述第4晶体管及所述第5晶体管的阈值电压的绝对值。
5.根据权利要求4所述的AB类放大器,其中,
所述有源负载具有包括第10晶体管及第11晶体管的电流镜电路,
所述第4晶体管、所述第5晶体管、所述第6晶体管、所述第7晶体管、所述第8晶体管及所述第9晶体管分别为第1导电类型晶体管,
所述第10晶体管及所述第11晶体管分别为第2导电类型晶体管。
6.根据权利要求1所述的AB类放大器,其中,
所述最小选择器具有:
电压比较器,构成为在所述第1电压小于第3基准电压的情况下输出第1选择控制信号,在所述第1电压大于所述第3基准电压的情况下输出第2选择控制信号;
第1跨导放大器,构成为接受所述第1选择控制信号而工作,将所述第1电压与所述第1基准电压的电压差变换为电流;以及
第2跨导放大器,构成为接受所述第2选择控制信号而工作,将所述第2电压与所述第2基准电压的电压差变换为电流,
其中,将对所述第1跨导放大器的输出电流及第2跨导放大器的输出电流求和得到的电流输入至所述第1晶体管及所述第2晶体管的栅极。
7.一种运算放大器,具备:
差分输入级,具有同相输入端子及反相输入端子,将所述同相输入端子的第1电位与所述反相输入端子的第2电位之差变换为所述第1输入电流及所述第2输入电流;以及
输出级,将所述第1输入电流及所述第2输入电流之差放大,将电流输出至所述输出端子,
其中,所述输出级包括权利要求1~6中的任意一项所述的AB类放大器。
8.一种AB类放大器,具备:
第1输入端子,接受第1输入电流;
第2输入端子,接受第2输入电流;
第1输出端子,输出第1输出电流;
第2输出端子,输出第2输出电流;
第1基准电位端子;
第2基准电位端子;
有源负载级,接受所述第1输入电流而变换为第1电压及第2电压,并且接受所述第2输入电流而变换为第3电压及第4电压;
第1驱动放大器,从所述有源负载级接受所述第1电压及所述第2电压而工作,将所述第1输出电流输出至所述第1输出端子;以及
第2驱动放大器,从所述有源负载级接受所述第3电压及所述第4电压而工作,将所述第2输出电流输出至所述第2输出端子,
其中,所述第1驱动放大器构成为具有在所述1基准电位端子及所述第2基准电位端子之间串联连接的第1晶体管及第2晶体管,将所述第1晶体管及所述第2晶体管的连接点连接于所述第1输出端子,
所述第2驱动放大器构成为具有在所述1基准电位端子及所述第2基准电位端子之间串联连接的第3晶体管及第4晶体管,将所述第3晶体管及所述第4晶体管的连接点连接于所述第2输出端子,
所述第1晶体管构成为在栅极接受所述第1电压并使第1电流流过,所述第2晶体管构成为在栅极接受所述第2电压并使第2电流流过,
所述第3晶体管构成为在栅极接受所述第3电压并使第3电流流过,所述第4晶体管构成为在栅极接受所述第4电压并使第4电流流过,
该AB类放大器还具备:
第1最小选择器,构成为对所述第1电压及所述第2电压提供反馈,以使所述第1电流及所述第2电流各自的绝对值为所述第1驱动放大器的静态电流以上;以及
第2最小选择器,构成为对所述第3电压及所述第4电压提供反馈,以使所述第3电流及所述第4电流各自的绝对值为所述第2驱动放大器的静态电流以上。
9.一种运算放大器,具备:
差分输入级,具有同相输入端子及反相输入端子,将所述同相输入端子的第1电位与所述反相输入端子的第2电位之差变换为所述第1输入电流及所述第2输入电流;
输出级,构成为将所述第1输入电流放大,将所述第1输出电流输出至所述第1输出端子,并且将所述第2输入电流放大,将所述第2输出电流输出至所述第2输出端子;以及
共模反馈电路,控制所述输出级,以使所述第1输出端子的电压及所述第2输出端子的电压的中间的电压为基准电压,
其中,所述输出级包括权利要求8所述的AB类放大器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/046795 WO2020129184A1 (ja) | 2018-12-19 | 2018-12-19 | Ab級アンプおよびオペアンプ |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113169716A true CN113169716A (zh) | 2021-07-23 |
Family
ID=71101114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880100140.2A Pending CN113169716A (zh) | 2018-12-19 | 2018-12-19 | Ab类放大器以及运算放大器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11811373B2 (zh) |
JP (1) | JP7278306B2 (zh) |
CN (1) | CN113169716A (zh) |
WO (1) | WO2020129184A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114070213A (zh) * | 2020-08-05 | 2022-02-18 | 圣邦微电子(北京)股份有限公司 | 运算放大器 |
US20230092097A1 (en) * | 2021-09-22 | 2023-03-23 | Texas Instruments Incorporated | Amplifier output stage circuitry |
CN115203106A (zh) * | 2022-07-28 | 2022-10-18 | 普源精电科技股份有限公司 | 信号传输电路、接收电路以及信号传输系统 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5828122A (ja) | 1981-08-13 | 1983-02-19 | 株式会社明電舎 | 真空しや断器 |
JPH05283950A (ja) | 1992-03-31 | 1993-10-29 | Nec Corp | 演算増幅器 |
EP0639889B1 (en) | 1993-08-19 | 1999-09-15 | Advanced Micro Devices, Inc. | Low voltage fully differential operational amplifiers |
JP3828165B2 (ja) * | 1994-07-07 | 2006-10-04 | 富士通株式会社 | 電流検出回路及び増幅器 |
US5606287A (en) | 1994-06-17 | 1997-02-25 | Fujitsu Limited | Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements |
JP3875392B2 (ja) * | 1998-02-23 | 2007-01-31 | 株式会社東芝 | 演算増幅器 |
JP3150101B2 (ja) | 1998-04-20 | 2001-03-26 | 日本電気アイシーマイコンシステム株式会社 | 演算増幅回路 |
JP4004164B2 (ja) * | 1998-12-25 | 2007-11-07 | 富士通株式会社 | プッシュプル型増幅回路 |
US6150883A (en) * | 1999-07-22 | 2000-11-21 | Burr-Brown Corporation | Rail-to-rail input/output operational amplifier and method |
JP3452004B2 (ja) * | 1999-12-02 | 2003-09-29 | ヤマハ株式会社 | 差動増幅回路 |
JP3471279B2 (ja) * | 2000-03-03 | 2003-12-02 | Necエレクトロニクス株式会社 | Cmos演算増幅器 |
JP2002208854A (ja) | 2001-01-12 | 2002-07-26 | Toko Inc | 半導体装置の出力回路 |
JP2004222015A (ja) | 2003-01-16 | 2004-08-05 | Fuji Electric Device Technology Co Ltd | 増幅回路 |
US7800447B2 (en) * | 2007-10-18 | 2010-09-21 | Analog Devices, Inc. | Operational amplifier with improved current monitoring and scalable output |
JP2011023924A (ja) | 2009-07-15 | 2011-02-03 | Renesas Electronics Corp | 出力バッファ回路 |
US8294518B2 (en) * | 2010-09-03 | 2012-10-23 | Broadcom Corporation | Class-AB/B amplifier and quiescent control circuit for implementation with same |
FR2974690B1 (fr) * | 2011-04-27 | 2013-05-10 | Easii Ic | Amplificateur |
WO2014181869A1 (ja) | 2013-05-09 | 2014-11-13 | 日本電信電話株式会社 | 光変調器ドライバ回路および光送信器 |
US10187012B1 (en) * | 2017-11-09 | 2019-01-22 | Texas Instruments Incorporated | Low voltage amplifier with gain boost circuit |
JP6338807B1 (ja) | 2017-11-13 | 2018-06-06 | 三菱電機株式会社 | Ab級アンプおよびオペアンプ |
US10461707B2 (en) * | 2018-03-06 | 2019-10-29 | Texas Instruments Incorporated | Amplifier class AB output stage |
-
2018
- 2018-12-19 JP JP2020560703A patent/JP7278306B2/ja active Active
- 2018-12-19 US US17/291,673 patent/US11811373B2/en active Active
- 2018-12-19 CN CN201880100140.2A patent/CN113169716A/zh active Pending
- 2018-12-19 WO PCT/JP2018/046795 patent/WO2020129184A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US11811373B2 (en) | 2023-11-07 |
JPWO2020129184A1 (ja) | 2021-11-04 |
JP7278306B2 (ja) | 2023-05-19 |
US20220006434A1 (en) | 2022-01-06 |
WO2020129184A1 (ja) | 2020-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7176760B2 (en) | CMOS class AB folded cascode operational amplifier for high-speed applications | |
US7298210B2 (en) | Fast settling, low noise, low offset operational amplifier and method | |
US6825721B2 (en) | Amplifier gain boost circuitry and method | |
KR100353295B1 (ko) | 동적 보상 증폭기 및 그 방법 | |
US8102211B2 (en) | Rail-to-rail input stage circuit with dynamic bias control | |
EP2652872B1 (en) | Current mirror and high-compliance single-stage amplifier | |
US6714076B1 (en) | Buffer circuit for op amp output stage | |
US7471150B2 (en) | Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
US6888407B2 (en) | Multistage differential amplifier with CMFB circuit | |
CN113169716A (zh) | Ab类放大器以及运算放大器 | |
US7999617B2 (en) | Amplifier circuit | |
US6833760B1 (en) | Low power differential amplifier powered by multiple unequal power supply voltages | |
US6788143B1 (en) | Cascode stage for an operational amplifier | |
KR100842405B1 (ko) | 고전압 cmos 레일-투-레일 입/출력 연산 증폭기 | |
US11329619B2 (en) | Operational amplifier | |
US20140111278A1 (en) | Dynamically biased output structure | |
US7834693B2 (en) | Amplifying circuit | |
US11496105B2 (en) | Multi-stage amplifier circuit | |
CN111344949B (zh) | Ab级放大器以及运算放大器 | |
US7443238B2 (en) | Amplifier stage, operational amplifier and method for amplifying a signal | |
US6781463B2 (en) | Low voltage amplifier | |
US7609112B2 (en) | Boosted tail-current circuit | |
US6933784B2 (en) | Output stage for high gain and low distortion operational amplifier | |
US7227420B2 (en) | Transimpedance amplifier with a high gain/bandwidth product for conversion of a DAC output current | |
US7312658B2 (en) | Differential amplifier with two outputs and a single input of improved linearity |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |