CN114070213A - 运算放大器 - Google Patents

Abstract

本发明涉及一种半导体集成电路，提供了一种运算放大器，能通过输入级电路接收并放大正差动输入电压与负差动输入电压，输出第一正差动输出电压与第一负差动输出电压；利用控制级电路根据该第一正差动输出电压和第一负差动输出电压分别输出第一驱动电压与第二驱动电压；根据输出级电路耦接于控制级电路，并根据第一驱动电压与第二驱动电压生成输出电压；以及利用反馈级电路依据第一驱动电压或第二驱动电压对应生成第一控制电压或第二控制电压，使本发明提供的运算放大器，能利用该控制级电路根据第一控制电压或第二控制电压调节该控制级电路的状态，以稳定该运算放大器的失调电压。由此可保证高增益的同时稳定失调电压。

Description

运算放大器

技术领域

本发明涉及半导体集成电路技术领域，具体涉及一种运算放大器。

背景技术

运算放大器是一种差动模式输入(differential input)、单端输出(singleended output)的高增益电压放大器。随着电子器件和半导体技术的发展，运算放大器的应用越来越广泛，运放的种类繁多并广泛应用于电子行业，在运放对速度有要求时，需要输出端电压能在一定时间内建立到目标值，即需要运放输出端的压摆率较大。

目前，现有的运算放大电路如轨到轨(rail to rail)输入class AB输出的运放，如果对压摆率有要求，通常做法是通过增加运放输入级尾电流源中的电流来提高压摆率，但这需要增加运放输出级电流来保证系统稳定性，运放输出级电流的增加会使输出管尺寸增大，带来较大的寄生电容，从而导致压摆率的提升效果较差。

由于运算放大器是用以放大两输入电压的差额电压，因此用以接收两输入电压的两差动输入端的电路必须维持一相同的共模直流电压(common mode DC voltage)。若运算放大器两差动输入端的电路的直流电压有差异，此直流电压差称为失调电压。由于失调电压会影响两输入电压的差额，并且于增益放大后造成输出电压的误差，因此运算放大器的设计者必须尽量降低其失调电压，以避免降低运算放大器的效能。

图1a示出现有技术中的一种Class AB运算放大器100，该Class AB运算放大器100包括：MOS管MP1～MOS管MP7、MOS管Mn1～MOS管Mn5，以及控制电路111，其电路连接关系如图1a所示，该Class AB运算放大器100可以接成如图1b所示的放大电路，该放大电路的小信号传输函数为Vout＝(1+Rf/Ri)*Vi。

在双电源的供电电压为+VS和-VS情况下，当VCM＝0V，且(1+Rf/Ri)*Vi>+VS时，Vout≈+VS，MOS管MP7的栅极电压Vgs1和MOS管Mn5的栅极电压Vgs2会变到很低，接近-VS，使图1中Mn4和Mn2的连接节点A的电位接近-VS，MOS管Mn2进入线性区，导致此时的失调电压Vos1远大于MOS管Mn2处于饱和区时的失调电压Vos。当Vi恢复到0V，如果(1+Rf/Ri)*Vos1<<+VS，则Vout＝(1+Rf/Ri)*Vos1，之后Vgs1和Vgs2恢复到正常值，运算放大器100的失调电压由Vos1恢复到正常值Vos，最终Vout＝(1+Rf/Ri)*Vos。如果Vout＝(1+Rf/Ri)*Vos1>+VS，则Vout≈+VS，而Vgs1和Vgs2仍维持很低，接近-VS，使节点A的电位接近-VS，MOS管Mn2维持在线性区，Vout不能恢复到正常值。如果此时尾电流源I1已经全部流入MOS管Mp6，之后无论输入信号Vi如何变化，运算放大器100都不能恢复到正确状态。

同理，当(1+Rf/Ri)*Vi<-VS时，Vout≈-VS，Vgs1和Vgs2会变到很高，接近+VS，使图1中Mp4和Mp2的连接节点B的电位接近+VS，MOS管Mp2进入线性区，导致此时的失调电压Vos2远大于MOS管Mp2处于饱和区时失调电压Vos。当Vi恢复到0V，如果(1+Rf/Ri)*Vos2>>-VS，则Vout＝(1+Rf/Ri)*Vos2，之后Vgs1和Vgs2恢复到正常值，运算放大器100的失调电压由Vos2恢复到正常值Vos，最终Vout＝(1+Rf/Ri)*Vos。如果(1+Rf/Ri)*Vos2<-VS，则Vout≈-VS，而Vgs1和Vgs2仍维持很高，接近+VS，使节点B的电位接近+VS，Mp2维持在线性区，Vout不能恢复到正常值，如果此时尾电流源I1已经全部流入MOS管Mp5，之后无论输入信号Vi如何变化，运算放大器100都不能恢复到正确状态。

综上所述，在实际应用中，在较大的闭环增益下启动或者输入信号干扰会因(1+Rf/Ri)*Vi>+VS或(1+Rf/Ri)*Vi<-VS，导致运算放大器100发生过载而且不能恢复，因此需要解决这个问题。

发明内容

为了解决上述技术问题，本发明提供了一种运算放大器，可以避免闭环增益下启动或者输入信号干扰导致运算放大器的过载，保证高增益的同时稳定失调电压，提高了运放输出端的压摆率。

本发明提供的一种运算放大器，包括：

输入级电路，于正差动输入端与负差动输入端分别接收正差动输入电压与负差动输入电压，并放大该正差动输入电压与该负差动输入电压而于第一节点与第二节点分别输出第一正差动输出电压与第一负差动输出电压；

控制级电路，分别连接该第一节点和该第二节点，且具有第一输出端和第二输出端，该控制级电路根据前述第一正差动输出电压和第一负差动输出电压于前述第一输出端和第二输出端分别输出第一驱动电压与第二驱动电压；

输出级电路，耦接于前述控制级电路的第一输出端和第二输出端，并根据前述第一驱动电压与第二驱动电压生成输出电压；

反馈级电路，具有连接前述第一输出端的第一输入端和连接前述第二输出端的第二输入端，能依据前述第一驱动电压和第一参考电压的误差信号获得第一控制电压，或依据前述第二驱动电压和第二参考电压的误差信号获得第二控制电压，

该控制级电路与该反馈级电路连接，根据前述第一控制电压或第二控制电压调节该控制级电路的状态，以稳定该运算放大器的失调电压。

优选地，前述输入级电路包括：

第一晶体管和第二晶体管组成的差分对管，

该第一晶体管和第二晶体管的第一端共同连接在一起并经由第一电流源连接在供电端，该第二晶体管和第一晶体管的控制端分别作为前述的正差动输入端与负差动输入端，该第二晶体管和第一晶体管的第二端分别对应输出前述的第一正差动输出电压与第一负差动输出电压到前述控制级电路。

优选地，前述控制级电路包括：

串联连接在供电端与地之间的第三晶体管、第四晶体管、第五晶体管和第六晶体管，该第五晶体管和第六晶体管的连接节点作为前述第二节点，用于接入前述第一负差动输出电压；

串联连接在供电端与地之间的第七晶体管、第八晶体管、第九晶体管、第十晶体管和第十一晶体管，该第七晶体管的控制端与前述第三晶体管的控制端连接，该第八晶体管的控制端与第四晶体管的控制端连接，该第十一晶体管的控制端与第六晶体管的控制端共同连接到所述第四晶体管与所述第五晶体管的连接节点，且该第十晶体管与第十一晶体管的连接节点作为前述第一节点，用于接入前述第一正差动输出电压；

串联连接在前述第七晶体管与前述第一节点之间的第十二晶体管、第十三晶体管和第十四晶体管，该第十二晶体管的控制端与第八晶体管的控制端连接，该第十三晶体管的控制端与第九晶体管的控制端连接，

并且，该第八晶体管与前述第九晶体管的连接节点作为前述第一输出端，用于提供前述第一驱动电压到前述输出级电路，该第十三晶体管与第十四晶体管的连接节点作为前述第二输出端，用于提供前述第二驱动电压到前述输出级电路，该第十晶体管的控制端接入前述第一控制电压，该第十四晶体管的控制端接入前述第二控制电压。

优选地，该控制级电路还包括：

第十五晶体管，连接在供电端与前述第九晶体管和第十晶体管的连接节点之间，该第十五晶体管的控制端与前述第四晶体管和第五晶体管的连接节点连接；

第十六晶体管，连接在前述第十二晶体管和第十三晶体管的连接节点与地之间，该第十六晶体管的控制端与前述第七晶体管的控制端连接。

优选地，该控制级电路还包括：

第十五晶体管，连接在供电端与前述第九晶体管和第十晶体管的连接节点之间；

串联连接在供电端与地之间的第二电流源、第一电阻和第十七晶体管，该第一电阻和第十七晶体管的连接节点与该第十七晶体管的控制端连接，该第十五晶体管的控制端与第二电流源和第一电阻的连接节点连接；

第十六晶体管，连接在前述第十二晶体管和第十三晶体管的连接节点与地之间；

串联连接在供电端与地之间的第十八晶体管、第二电阻和第三电流源，该第十八晶体管和第二电阻的连接节点与该第十八晶体管的控制端连接，该第十六晶体管的控制端与第二电阻和第三电流源的连接节点连接。

优选地，前述输出级电路包括：

串联连接在供电端与地之间的第十九晶体管和第二十晶体管，该第十九晶体管的控制端分别与前述控制级电路的第一输出端和前述反馈级电路的第一输入端连接，该第二十晶体管的控制端分别与前述控制级电路的第二输出端和前述反馈级电路的第二输入端连接，且该第十九晶体管和第二十晶体管的连接节点作为该运算放大器的输出端，用于提供前述输出电压。

优选地，前述反馈级电路包括：

第一误差放大器，同相输入端与前述控制级电路的第一输出端连接，反向输入端接入前述第一参考电压，输出端与前述第十晶体管的控制端连接；

第二误差放大器，同相输入端与前述控制级电路的第二输出端连接，反向输入端接入前述第二参考电压，输出端与前述第十四晶体管的控制端连接。

优选地，前述第一晶体管至前述第二十晶体管均为金属氧化物半导体场效应晶体管。

优选地，前述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第七晶体管、第八晶体管、第十二晶体管、第十三晶体管、第十六晶体管、第十八晶体管和第十九晶体管均为P型金属氧化物半导体场效应晶体管。

优选地，前述第五晶体管、第六晶体管、第九晶体管、第十晶体管、第十一晶体管、第十四晶体管、第十五晶体管、第十七晶体管和第二十晶体管均为N型金属氧化物半导体场效应晶体管。

本发明的有益效果是：本发明提供的运算放大器，通过输入级电路接收正差动输入电压与负差动输入电压，并放大该正差动输入电压与该负差动输入电压而于第一节点与第二节点分别输出第一正差动输出电压与第一负差动输出电压；利用控制级电路分别连接该第一节点和该第二节点，根据前述第一正差动输出电压和第一负差动输出电压分别输出第一驱动电压与第二驱动电压；再根据输出级电路耦接于前述控制级电路，并根据前述第一驱动电压与第二驱动电压生成输出电压；最后利用反馈级电路依据前述第一驱动电压和第一参考电压的误差信号获得第一控制电压，或依据前述第二驱动电压和第二参考电压的误差信号获得第二控制电压，使得本发明实施例提供的运算放大器，能利用该控制级电路根据前述第一控制电压或第二控制电压调节该控制级电路的状态，以稳定该运算放大器的失调电压，以改善闭环增益下启动或者输入信号干扰导致的运算放大器的过载问题，保证高增益的同时稳定失调电压，提高了运放输出端的压摆率。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。

图1a示出现有技术中的一种Class AB类运算放大器的电路示意图；

图1b示出现有技术中应用有图1a所示运算放大器的放大电路的结构示意图；

图2示出本发明实施例提供的Class AB类运算放大器的结构框图；

图3示出图2中运算放大器的电路结构示意图；

图4示出图3中参考电压Vgsp和参考电压Vgsn的生成电路的示意图；

图5分别示出图3中MOS管M3和MOS管M4在另一实施方式中各自的栅极电压生成电路的结构示意图；

图6示出本发明实施例提供的应用有图3所示运算放大器的一种放大电路的结构示意图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。

运算放大器可以用在需要放大信号的任何应用中，例如，便携式设备、MP3播放器、蜂窝手机、个人数字助手(Personal Digital Assistant，PDA)、便携式电脑、平板电脑、声学传感器等。

下面，参照附图对本发明及其应用实例进行详细说明。

图2示出本发明实施例提供的Class AB类运算放大器的结构框图，图3示出图2中运算放大器的电路结构示意图。

参考图2和图3，本发明实施例提供了一种Class AB类的运算放大器200，其包括：输入级电路210、控制级电路220、输出级电路240和反馈级电路230，其中，该输入级电路210利用正差动输入端In+与负差动输入端In-分别接收正差动输入电压与负差动输入电压，并放大该正差动输入电压与该负差动输入电压而于连接节点A与连接节点E分别输出第一正差动输出电压与第一负差动输出电压。

控制级电路220分别连接该连接节点A和连接节点E，且具有第一输出端和第二输出端，该控制级电路220根据前述第一正差动输出电压和第一负差动输出电压于前述第一输出端和第二输出端分别输出第一驱动电压Vgs1与第二驱动电压Vgs2。

输出级电路240耦接于控制级电路220的第一输出端和第二输出端，并根据前述第一驱动电压Vgs1与第二驱动电压Vgs2生成输出电压Vout。

反馈级电路230具有连接前述第一输出端的第一输入端和连接前述第二输出端的第二输入端，能依据前述第一驱动电压Vgs1和第一参考电压Vgsp的误差信号获得第一控制电压，或依据前述第二驱动电压Vgs2和第二参考电压Vgsn的误差信号获得第二控制电压，

在本实施例中，控制级电路220与反馈级电路230连接，该控制级电路220能根据前述第一控制电压或第二控制电压调节该控制级电路220的状态，以稳定该运算放大器200的失调电压。

具体的，参考图3，输入级电路210包括：晶体管Q1和晶体管Q2，以及电流源I1，其中，晶体管Q1和晶体管Q2组成差分对管，且晶体管Q1和晶体管Q2的第一端共同连接在一起并经由电流源I1连接在供电端VDD，晶体管Q2和晶体管Q1的控制端分别作为前述的正差动输入端In+与负差动输入端In-，晶体管Q2和晶体管Q1的第二端分别对应输出前述的第一正差动输出电压与第一负差动输出电压到控制级电路220。

在本实施例中，该控制级电路220包括：串联连接在供电端VDD与地之间的晶体管Q3、晶体管Q4、晶体管Q5和晶体管Q6，串联连接在供电端VDD与地之间的晶体管Q7、晶体管Q8、晶体管Q9、晶体管Q10和晶体管Q11，以及串联连接在晶体管Q7与晶体管Q8的连接节点B和节点A之间的晶体管Q12、晶体管Q13和晶体管Q14。

其中，晶体管Q5和晶体管Q6的连接节点E，用于接入前述第一负差动输出电压；晶体管Q7的控制端与晶体管Q3的控制端连接，接入第一偏置电压Vb1，晶体管Q8的控制端与晶体管Q4的控制端连接，接入第二偏置电压Vb2，晶体管Q11的控制端与晶体管Q6的控制端共同连接到晶体管Q4与晶体管Q5的连接节点，且晶体管Q10与晶体管Q11的连接节点A，用于接入前述第一正差动输出电压；而晶体管Q12的控制端与晶体管Q8的控制端连接，晶体管Q13的控制端与晶体管Q9的控制端连接，接入第三偏置电压Vb3，且晶体管Q5的控制端接入第四偏置电压Vb4，

并且，晶体管Q8与晶体管Q9的连接节点作为前述第一输出端，用于提供第一驱动电压Vgs1到输出级电路240，晶体管Q13与晶体管Q14的连接节点作为前述第二输出端，用于提供前述第二驱动电压Vgs2到输出级电路240，晶体管Q10的控制端用于接入前述的第一控制电压，晶体管Q14的控制端用于接入前述的第二控制电压。

进一步的，该控制级电路220还包括晶体管M3和晶体管M4，其中，晶体管M3连接在供电端VDD与晶体管Q9和晶体管Q10的连接节点C之间，该晶体管M3的控制端与前述晶体管Q4和晶体管Q5的连接节点连接；晶体管M4连接在晶体管Q12和晶体管Q13的连接节点D与地之间，晶体管M4的控制端与晶体管Q7的控制端连接。

在进一步的实施方案中，该控制级电路220同样还包括有晶体管M3和晶体管M4，且晶体管M3和晶体管M4的电路连接关系与前述类似，其区别之处在于：晶体管M3的控制端接入的栅极电压VG3和晶体管M4的控制端接入的栅极电压VG4，由其他电路提供。

具体的，参考图5，该控制级电路220还包括：串联连接在供电端VDD与地之间的电流源I2、电阻R1和晶体管Mn1，以及串联连接在供电端VDD与地之间的晶体管Mp1、电阻R2和电流源I3，其中，电阻R1和晶体管Mn1的连接节点与晶体管Mn1的控制端连接，晶体管M3的控制端接入的栅极电压VG3由电流源I2和电阻R1的连接节点提供；晶体管Mp1和电阻R2的连接节点与晶体管Mp1的控制端连接，晶体管M4的控制端接入的栅极电压VG4由电阻R2和电流源I3的连接节点提供。

在本实施例中，输出级电路240包括：串联连接在供电端VDD与地之间的晶体管M1和晶体管M2，具体的，晶体管M1的控制端分别与控制级电路220的第一输出端和反馈级电路230的第一输入端连接，晶体管M2的控制端分别与控制级电路220的第二输出端和反馈级电路230的第二输入端连接，且晶体管M1和晶体管M2的连接节点作为该运算放大器200的输出端，用于提供输出电压Vout。

在本实施例中，该反馈级电路230包括：误差放大器231和误差放大器232，具体的，误差放大器231的同相输入端与控制级电路220的第一输出端连接，反向输入端接入第一参考电压Vgsp，输出端与晶体管Q10的控制端连接，用以提供前述第一控制电压；误差放大器232的同相输入端与控制级电路220的第二输出端连接，反向输入端接入第二参考电压Vgsn，输出端与晶体管Q14的控制端连接，用以提供前述第二控制电压。

进一步的，该运算放大器200还包括偏置电路233，如图4所示，该偏置电路233分别与误差放大器231的反向输入端和误差放大器232的反向输入端连接，用以对应提供第一参考电压Vgsp和第二参考电压Vgsn。进一步的，该偏置电路233还可以用于提供第一偏置电压Vb1、第二偏置电压Vb2、第三偏置电压Vb3和第四偏置电压Vb4。

在本实施例中，晶体管Q1～晶体管M2均为金属氧化物半导体场效应晶体管(metaloxide semiconductor Filed Effect Transistor，MOSFET)。

更具体的，晶体管Q1、晶体管Q2、晶体管Q3、晶体管Q4、晶体管Q7、晶体管Q8、晶体管Q12、晶体管Q13、晶体管M4、晶体管Mp1和晶体管M1均为P型MOS管，晶体管Q5、晶体管Q6、晶体管Q9、晶体管Q10、晶体管Q11、晶体管Q14、晶体管M3、晶体管Mn1和晶体管M2均为N型MOS管。

在本实施例的两级运算放大器中，晶体管Q1和晶体管Q2，以及电流源I1组成第一级的输入级电路210，晶体管Q3～晶体管Q11组成第二级特殊的电流镜负载，与传统电流镜做负载的情况不同，此处的电流镜负载包括晶体管Q3～晶体管Q11，而晶体管Q12～晶体管Q14并联在节点B和节点A之间，形成另一偏置电流路径。而该运算放大器的失调电压是由晶体管Q1、晶体管Q2、晶体管Q3、晶体管Q6、晶体管Q7和晶体管Q11这三个差分对决定。通过调整上述各晶体管的宽长比，调节晶体管Q7或晶体管Q11的工作状态，以及利用晶体管M4和晶体管M3各自形成的钳位电路，在输入电压摆幅变化过程中，经反馈环路钳位控制节点C或节点D的电位，使节点A和节点B的电压摆幅变化得到控制，以稳定运放的失调电压，从而改善运放输出端的过载情况，使其工作在(或能恢复到)正常的状态。

图6示出本发明实施例提供的应用有图3所示运算放大器的一种放大电路的结构示意图。

下面类比于图1b所示放大电路，参考图6对应用有本发明实施例提供的运算放大器的放大电路做进一步说明。

该放大电路300包括：如前述实施例中的运算放大器200，以及串联在该运算放大器200的输出端与地之间的电阻Rf和电阻Ri，其中，该运算放大器200的同相输入端经由输入源Vi和共模输入源VCM连接到地，反向输入端连接在电阻Rf和电阻Ri的连接节点，在该放大电路300中，运算放大器200能根据如上述实施例中的第一控制电压或第二控制电压调节其控制级电路200的状态，以稳定该运算放大器200的失调电压，避免闭环增益下启动或者输入信号Vi干扰导致的运算放大器200的过载。

相较于现有技术中的运算放大器100，本发明实施例中提供的运算放大器200中新增加的晶体管M3和晶体管M4是能够使该运算放大器200退出过载异常状态的器件。该放大电路的小信号传输函数为：

Vout＝(1+Rf/Ri)*Vi (1)

下面分两种情况说明其具体的工作过程：

假定在双电源供电(输入源Vi和共模输入源VCM)情况下，在VCM＝0V，(1+Rf/Ri)*Vi>+VS时，Vout≈+VS，虽然控制级电路220生成的第一驱动电压Vgs1和第二驱动电压Vgs2会有向低变化的趋势，但晶体管M3会对连接节点C的电位进行钳位，使连接节点C的电位不会变到很低，从而连接节点A仍能维持较高电位，使晶体管Q11仍维持在饱和区，失调电压仍维持在正常时的失调电压Vos(在此假定运算放大器200正常时的失调电压为Vos)。当Vi恢复到0V，运放的输出电压为：

Vout＝(1+Rf/Ri)*Vos (2)

此时该运算放大器200可以正常工作。

当(1+Rf/Ri)*Vi<+VS时，Vout≈-VS，虽然控制级电路220生成的第一驱动电压Vgs1和第二驱动电压Vgs2会有向高变化的趋势，但晶体管M4会对连接节点D的电位进行钳位，使连接节点D的电位不会变到很高，从而使连接节点B仍能维持较低电位，使晶体管Q7仍维持在饱和区，失调电压仍维持在正常时的失调电压Vos。当Vi恢复到0V，运放的输出电压为：

Vout＝(1+Rf/Ri)*Vos (3)

此时该运算放大器200可以正常工作。

综上所述，该运算放大器200能够在输入信号Vi变化时，通过控制级电路220生成的第一驱动电压Vgs1与第一参考电压Vgsp的比较(或第二驱动电压Vgs2和第二参考电压Vgsn的比较)，对应生成的第一控制电压(或第二控制电压)，对应调节晶体管Q10(或晶体管Q14)的导通状态，以调节运放的失调电压维持在正常时的失调电压Vos，使运放能避免在较大的闭环增益下因启动或者输入信号的扰动导致的输出过载，使其工作在(或能恢复到)正常的状态。

本发明提供的运算放大器200，通过输入级电路210接收正差动输入电压与负差动输入电压，并放大该正差动输入电压与该负差动输入电压而于节点A与节点E分别输出第一正差动输出电压与第一负差动输出电压；利用控制级电路220分别连接该节点A和该节点E，根据前述第一正差动输出电压和第一负差动输出电压分别输出第一驱动电压Vgs1与第二驱动电压Vgs2；再根据输出级电路240耦接于前述控制级电路220，并根据前述第一驱动电压Vgs1与第二驱动电压Vgs2生成输出电压Vout；最后利用反馈级电路230依据前述第一驱动电压Vgs1和第一参考电压Vgsp的误差信号获得第一控制电压，或依据前述第二驱动电压Vgs2和第二参考电压Vgsn的误差信号获得第二控制电压，使得本发明实施例提供的运算放大器200能利用该控制级电路220根据该第一控制电压或第二控制电压调节该控制级电路220的状态，以稳定该运算放大器200的失调电压，以改善闭环增益下启动或者输入信号干扰导致的输出过载问题，保证高增益的同时稳定失调电压，提高了运放输出端的压摆率。

应当说明的是，在本发明的描述中，需要理解的是，术语“上”、“下”、“内”等指示方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (10)

1.一种运算放大器，包括：

输入级电路，于正差动输入端与负差动输入端分别接收正差动输入电压与负差动输入电压，并放大该正差动输入电压与该负差动输入电压而于第一节点与第二节点分别输出第一正差动输出电压与第一负差动输出电压；

控制级电路，分别连接所述第一节点和所述第二节点，且具有第一输出端和第二输出端，所述控制级电路根据所述第一正差动输出电压和所述第一负差动输出电压于所述第一输出端和所述第二输出端分别输出第一驱动电压与第二驱动电压；

输出级电路，耦接于所述控制级电路的第一输出端和第二输出端，并根据所述第一驱动电压与第二驱动电压生成输出电压；

反馈级电路，具有连接所述第一输出端的第一输入端和连接所述第二输出端的第二输入端，该反馈级电路依据所述第一驱动电压和第一参考电压的误差信号获得第一控制电压，或依据所述第二驱动电压和第二参考电压的误差信号获得第二控制电压，

所述控制级电路与所述反馈级电路连接，根据所述第一控制电压或所述第二控制电压调节该控制级电路的状态，以稳定所述运算放大器的失调电压。

2.根据权利要求1所述的运算放大器，其中，所述输入级电路包括：

第一晶体管和第二晶体管组成的差分对管，

所述第一晶体管和第二晶体管的第一端共同连接在一起并经由第一电流源连接在供电端，所述第二晶体管和第一晶体管的控制端分别作为所述正差动输入端与负差动输入端，所述第二晶体管和第一晶体管的第二端分别对应输出所述第一正差动输出电压与第一负差动输出电压到所述控制级电路。

3.根据权利要求2所述的运算放大器，其中，所述控制级电路包括：

串联连接在供电端与地之间的第三晶体管、第四晶体管、第五晶体管和第六晶体管，所述第五晶体管和第六晶体管的连接节点作为所述第二节点，用于接入所述第一负差动输出电压；

串联连接在供电端与地之间的第七晶体管、第八晶体管、第九晶体管、第十晶体管和第十一晶体管，所述第七晶体管的控制端与所述第三晶体管的控制端连接，所述第八晶体管的控制端与所述第四晶体管的控制端连接，所述第十一晶体管的控制端与所述第六晶体管的控制端共同连接到所述第四晶体管与所述第五晶体管的连接节点，且所述第十晶体管与所述第十一晶体管的连接节点作为所述第一节点，用于接入所述第一正差动输出电压；

串联连接在所述第七晶体管与所述第一节点之间的第十二晶体管、第十三晶体管和第十四晶体管，所述第十二晶体管的控制端与所述第八晶体管的控制端连接，所述第十三晶体管的控制端与所述第九晶体管的控制端连接，

并且，所述第八晶体管与所述第九晶体管的连接节点作为所述第一输出端，用于提供所述第一驱动电压到所述输出级电路，所述第十三晶体管与所述第十四晶体管的连接节点作为所述第二输出端，用于提供所述第二驱动电压到所述输出级电路，所述第十晶体管的控制端接入所述第一控制电压，所述第十四晶体管的控制端接入所述第二控制电压。

4.根据权利要求3所述的运算放大器，其中，所述控制级电路还包括：

第十五晶体管，连接在供电端与所述第九晶体管和所述第十晶体管的连接节点之间，所述第十五晶体管的控制端与所述第四晶体管和所述第五晶体管的连接节点连接；

第十六晶体管，连接在所述第十二晶体管和所述第十三晶体管的连接节点与地之间，所述第十六晶体管的控制端与所述第七晶体管的控制端连接。

5.根据权利要求3所述的运算放大器，其中，所述控制级电路还包括：

第十五晶体管，连接在供电端与所述第九晶体管和所述第十晶体管的连接节点之间；

串联连接在供电端与地之间的第二电流源、第一电阻和第十七晶体管，所述第一电阻和第十七晶体管的连接节点与所述第十七晶体管的控制端连接，所述第十五晶体管的控制端与所述第二电流源和第一电阻的连接节点连接；

第十六晶体管，连接在所述第十二晶体管和所述第十三晶体管的连接节点与地之间；

串联连接在供电端与地之间的第十八晶体管、第二电阻和第三电流源，所述第十八晶体管和第二电阻的连接节点与所述第十八晶体管的控制端连接，所述第十六晶体管的控制端与所述第二电阻和第三电流源的连接节点连接。

6.根据权利要求4或5所述的运算放大器，其中，所述输出级电路包括：

串联连接在供电端与地之间的第十九晶体管和第二十晶体管，所述第十九晶体管的控制端分别与所述控制级电路的第一输出端和所述反馈级电路的第一输入端连接，所述第二十晶体管的控制端分别与所述控制级电路的第二输出端和所述反馈级电路的第二输入端连接，且所述第十九晶体管和第二十晶体管的连接节点作为所述运算放大器的输出端，用于提供所述输出电压。

7.根据权利要求6所述的运算放大器，其中，所述反馈级电路包括：

第一误差放大器，同相输入端与所述控制级电路的第一输出端连接，反向输入端接入所述第一参考电压，输出端与所述第十晶体管的控制端连接；

第二误差放大器，同相输入端与所述控制级电路的第二输出端连接，反向输入端接入所述第二参考电压，输出端与所述第十四晶体管的控制端连接。

8.根据权利要求6所述的运算放大器，其中，所述第一晶体管至所述第二十晶体管均为金属氧化物半导体场效应晶体管。

9.根据权利要求8所述的运算放大器，其中，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第七晶体管、第八晶体管、第十二晶体管、第十三晶体管、第十六晶体管、第十八晶体管和第十九晶体管均为P型金属氧化物半导体场效应晶体管。

10.根据权利要求8所述的运算放大器，其中，所述第五晶体管、第六晶体管、第九晶体管、第十晶体管、第十一晶体管、第十四晶体管、第十五晶体管、第十七晶体管和第二十晶体管均为N型金属氧化物半导体场效应晶体管。

Images