CN110838829A - 一种运算放大器 - Google Patents

一种运算放大器 Download PDF

Info

Publication number
CN110838829A
CN110838829A CN201911141985.9A CN201911141985A CN110838829A CN 110838829 A CN110838829 A CN 110838829A CN 201911141985 A CN201911141985 A CN 201911141985A CN 110838829 A CN110838829 A CN 110838829A
Authority
CN
China
Prior art keywords
transistor
electrically connected
input
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911141985.9A
Other languages
English (en)
Other versions
CN110838829B (zh
Inventor
谢灿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GigaDevice Semiconductor Beijing Inc
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201911141985.9A priority Critical patent/CN110838829B/zh
Publication of CN110838829A publication Critical patent/CN110838829A/zh
Application granted granted Critical
Publication of CN110838829B publication Critical patent/CN110838829B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明实施例公开了一种运算放大器，该运算放大器包括：轨至轨输入级电路、瞬态增强电路和class AB输出级电路；瞬态增强电路包括：第一比较器，第一比较器的第一输入端和第二输入端分别与轨至轨输入级电路的第一输入端和第二输入端电连接；第一晶体管，第一晶体管的栅极与第一比较器的输出端电连接，第一晶体管的漏极与class AB输出级电路的第一输入端电连接；第二比较器，第二比较器的第一输入端和第二输入端分别与第一比较器的第一输入端和第二输入端电连接；第二晶体管，第二晶体管的栅极与第二比较器的输出端电连接，第二晶体管的漏极与class AB输出级电路的第二输入端电连接。本发明实施例提供的运算放大器，通过瞬态增强电路提高运放输出端的压摆率。

Description

一种运算放大器
技术领域
本发明实施例涉及运放控制技术，尤其涉及一种运算放大器。
背景技术
随着电子器件和半导体技术的发展，运算放大器的应用越来越广泛，运放的种类繁多并广泛应用于电子行业，在运放对速度有要求时，需要输出端电压能在一定时间内建立到目标值，即需要运放输出端的压摆率较大。
目前，现有的运算放大电路如rail-to-rail输入class AB输出的运放，如果对压摆率有要求，通常做法是通过增加运放输入级尾电流源中的电流来提高压摆率，但这需要增加运放输出级电流来保证系统稳定性，运放输出级电流的增加会使输出管尺寸增大，带来较大的寄生电容，从而导致压摆率的提升效果较差。
发明内容
本发明实施例提供一种运算放大器，通过瞬态增强电路提高运放输出端的压摆率。
第一方面，本发明实施例提供了一种运算放大器，包括：轨至轨输入级电路、瞬态增强电路和class AB输出级电路；
瞬态增强电路包括：
第一比较器，第一比较器的第一输入端和第二输入端分别与轨至轨输入级电路的第一输入端和第二输入端电连接；用于根据第一输入端和第二输入端输入的信号调整输出端输出的信号；
第一晶体管，第一晶体管的栅极与第一比较器的输出端电性连接，第一晶体管的漏极与class AB输出级电路的第一输入端电连接，第一晶体管导通时，将源极输入的电流传输至漏极；
第二比较器，第二比较器的第一输入端和第二输入端分别与第一比较器的第一输入端和第二输入端电连接；用于根据第一输入端和第二输入端输入的信号调整输出端输出的信号；
第二晶体管，第二晶体管的栅极与第二比较器的输出端电性连接，第二晶体管的漏极与class AB输出级电路的第二输入端电连接，第二晶体管导通时，将漏极输入的电流传输至源极。
可选的，第一比较器包括第一电流源、第二电流源、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管；第三晶体管的栅极作为第一比较器的第一输入端，第四晶体管的栅极作为第一比较器的第二输入端，第一电流源的第一端与第二电流源的第一端均与第一电源线电连接，第一电流源的第二端与第三晶体管的源极以及第四晶体管的源极电连接，第三晶体管的漏极与第五晶体管的栅极电连接，第五晶体管的漏极与第四晶体管的漏极电连接，第五晶体管的源极和第六晶体管的源极均与第二电源线电连接，第六晶体管的栅极与第四晶体管的漏极电连接，第六晶体管的漏极与第二电流源的第二端电连接，第七晶体管的漏极和栅极均与第三晶体管的漏极电连接，第七晶体管的源极与第八晶体管的源极均与第二电源线电连接，第八晶体管的栅极接入第一偏置电压，第八晶体管的漏极与第六晶体管的栅极电连接，第六晶体管的漏极作为第一比较器的输出端与第一晶体管电连接。
可选的，第一晶体管、第三晶体管和第四晶体管均为P型晶体管，第五晶体管、第六晶体管、第七晶体管和第八晶体管均为N型晶体管。
可选的，第三晶体管和第四晶体管的宽长比为N：1或第五晶体管和第七晶体管的宽长比为M：1，N和M均大于等于8。
可选的，瞬态增强电路还包括第三电流源，第三电流源的第一端与第一电源线电连接，第三电源的第二端与第一晶体管的源极电连接。
可选的，第二比较器包括第四电流源、第五电流源、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管和第十四晶体管；第九晶体管的栅极作为第二比较器的第一输入端，第十晶体管的栅极作为第二比较器的第二输入端，第四电流源的第一端与第五电流源的第一端均与第二电源线电连接，第四电流源的第二端与第九晶体管的源极以及第十晶体管的源极电连接，第九晶体管的漏极与第十一晶体管的栅极电连接，第十晶体管的漏极与第十一晶体管的漏极电连接，第十一晶体管的源极和第十二晶体管的源极均与第一电源线电连接，第十二晶体管的栅极与第十晶体管的漏极电连接，第十二晶体管的漏极与第五电流源的第二端电连接，第十三晶体管的漏极和栅极均与第九晶体管的漏极电连接，第十三晶体管的源极和第十四晶体管的源极均与第一电源线电连接，第十四晶体管的栅极接入第二偏置电压，第十四晶体管的漏极与第十二晶体管的栅极电连接，第十二晶体管的漏极作为第二比较器的输出端与第二晶体管电连接。
可选的，第九晶体管、第十晶体管和第二晶体管均为N型晶体管，第十一晶体管、第十二晶体管、第十三晶体管和第十四晶体管均为P型晶体管。
可选的，第九晶体管和第十晶体管的宽长比为N：1或第十一晶体管和第十三晶体管的宽长比为M：1，N和M均大于等于8。
可选的，瞬态增强电路还包括第六电流源，第六电流源的第一端与第二电源线电连接，第六电源的第二端与第二晶体管的源极电连接。
可选的，轨至轨输入级电路包括第七电流源、第八电流源、第十五晶体管、第十六晶体管、第十七晶体管和第十八晶体管，第十五晶体管的栅极和第十六晶体管的栅极作为轨至轨输入级电路的第一输入端，第十七晶体管的栅极和第十八晶体管的栅极作为轨至轨输入级电路的第二输入端，第七电流源的第一端与第一电源线电连接，第七电流源的第二端与第十五晶体管的源极以及第十八晶体管的源极电连接，第八电流源的第一端与第二电源线电连接，第八电流源的第二端与第十六晶体管的源极以及第十七晶体管的源极电连接，第十五晶体管的漏极和第十八晶体管的漏极以及第十六晶体管的漏极和第十七晶体管的漏极作为轨至轨输入级电路的输出端与运算放大器的中间级电路电连接。
可选的，第十五晶体管和第十八晶体管均为P型晶体管，第十六晶体管和第十七晶体管均为N型晶体管。
本发明实施例提供一种运算放大器，包括轨至轨输入级电路、瞬态增强电路和class AB输出级电路，瞬态增强电路包括第一比较器、第一晶体管、第二比较器和第二晶体管，第一比较器根据第一输入端和第二输入端输入的信号调整输出端输出的信号，第一晶体管导通时将源极输入的电流传输至漏极，第二比较器根据第一输入端和第二输入端输入的信号调整输出端输出的信号，第二晶体管导通时将漏极输入的电流传输至源极。本发明实施例提供的运算放大器，输入信号输入至瞬态增强电路，在输入信号由高到低跳变时，第一比较器的输出端为低电平，第一晶体管导通并将源极输入的电流传输至漏极，该电流为上拉电流，使得输入至class AB输出级电路的电压上升，从而加快class AB输出级电路的输出端即运放的输出端的下拉速度，提高运放的输出端输出信号的下降沿的压摆率，在输入信号由低到高跳变时，第二比较器的输出端为高电平，第二晶体管导通并将漏极输入的电流传输至源极，该电流为下拉电流，使得输入至class AB输出级电路的电压下降，从而加快运放的输出端的上拉速度，提高运放的输出端输出信号的上升沿的压摆率，从而通过瞬态增强电路提高运放的压摆率。
附图说明
图1是本发明实施例提供的一种运算放大器的结构示意图；
图2是本发明实施例提供的一种瞬态增强电路的结构示意图；
图3是本发明实施例提供的一种第一比较器和第二比较器传输特性曲线的示意图；
图4是本发明实施例提供的一种运算放大器闭环电路的结构示意图；
图5是本发明实施例提供的一种输入信号和输出信号的示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
本实施例提供了一种运算放大器，本实施例可适用于采用运算放大器的电路，图1是本发明实施例提供的一种运算放大器的结构示意图，参考图1，该运算放大器包括：轨至轨(rail to rail)输入级电路10、瞬态增强电路20和class AB输出级电路30；瞬态增强电路20包括：第一比较器21、第一晶体管M1、第二比较器22和第二晶体管M2；
第一比较器21的第一输入端IN1和第二输入端IN2分别与轨至轨输入级电路10的第一输入端IN3和第二输入端IN4电连接；用于根据第一输入端IN1和第二输入端IN2输入的信号调整输出端OUT1输出的信号；
第一晶体管M1的栅极与第一比较器21的输出端OUT1电性连接，第一晶体管M1的漏极与class AB输出级电路30的第一输入端IN7电连接，第一晶体管M1导通时，将源极输入的电流传输至漏极；
第二比较器22的第一输入端IN5和第二输入端IN6分别与第一比较器21的第一输入端IN1和第二输入端IN2电连接；用于根据第一输入端IN5和第二输入端IN6输入的信号调整输出端OUT2输出的信号；
第二晶体管M2的栅极与第二比较器22的输出端OUT2电性连接，第二晶体管M2的漏极与class AB输出级电路30的第二输入端IN8电连接，第二晶体管M2导通时，将漏极输入的电流传输至源极。
具体的，运算放大器输入的电压信号通过轨至轨输入级电路10的第一输入端IN3和第二输入端IN4输入到轨至轨输入级电路10，轨至轨输入级电路10将可使输入的电压达到电源电压；运算放大器输入的电压信号还通过第一比较器21的第一输入端IN1和第二输入端IN2输入到第一比较器21，第一比较器21可根据输入的电压信号调整输出端OUT1输出的电压信号为高电平或低电平，电源线L1上的电压为正电压VDD，如输入信号由高到低跳变时，OUT1输出为低电平，第一晶体管M1导通并将源极输入的电流传输至漏极，该电流为上拉电流，使得节点GP上的电压上升，从而加快class AB输出级电路30输出端即运放的输出端OUT的下拉速度，提高输出端OUT输出信号的下降沿的压摆率。
运算放大器输入的电压信号通过第二比较器22的第一输入端IN5和第二输入端IN6输入到第二比较器22，第二比较器22可根据输入的电压信号调整输出端OUT2输出的电压信号为高电平或低电平，电源线L2上的电压为接地电压VSS，如输入信号由低到高跳变时，OUT2输出为高电平，第二晶体管M2导通并将漏极输入的电流传输至源极，该电流为下拉电流，使得节点GN上的电压下降，从而加快运放的输出端OUT的上拉速度，提高输出端OUT输出信号的上升沿的压摆率。
本实施例提供的运算放大器，输入信号输入至瞬态增强电路，在输入信号由高到低跳变时，第一比较器的输出端为低电平，第一晶体管导通并将源极输入的电流传输至漏极，该电流为上拉电流，使得输入至class AB输出级电路的电压上升，从而加快class AB输出级电路的输出端即运放的输出端的下拉速度，提高运放的输出端输出信号的下降沿的压摆率，在输入信号由低到高跳变时，第二比较器的输出端为高电平，第二晶体管导通并将漏极输入的电流传输至源极，该电流为下拉电流，使得输入至class AB输出级电路的电压下降，从而加快运放的输出端的上拉速度，提高运放的输出端输出信号的上升沿的压摆率，从而通过瞬态增强电路提高运放的压摆率。
图2是本发明实施例提供的一种瞬态增强电路的结构示意图，在上述技术方案的基础上，可选的，参考图2，第一比较器21包括第一电流源I1、第二电流源I2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7和第八晶体管M8；第三晶体管M3的栅极作为第一比较器21的第一输入端IN1，第四晶体管M4的栅极作为第一比较器21的第二输入端IN2，第一电流源I1的第一端与第二电流源I2的第一端均与第一电源线L1电连接，第一电流源I1的第二端与第三晶体管M3的源极以及第四晶体管M4的源极电连接，第三晶体管M3的漏极与第五晶体管M5的栅极电连接，第五晶体管M5的漏极与第四晶体管M4的漏极电连接，第五晶体管M5的源极和第六晶体管M6的源极均与第二电源线L2电连接，第六晶体管M6的栅极与第四晶体管M4的漏极电连接，第六晶体管M6的漏极与第二电流源I2的第二端电连接，第七晶体管M7的漏极和栅极均与第三晶体管M3的漏极电连接，第七晶体M7管的源极与第八晶体管M8的源极均与第二电源线L2电连接，第八晶体管M8的栅极接入第一偏置电压VBN，第八晶体管M8的漏极与第六晶体管M6的栅极电连接，第六晶体管M6的漏极作为第一比较器21的输出端OUT1与第一晶体管M1电连接。
示例性地，第一电源线接入正电源电压VDD，第二电源线接入接地电压VSS，第一比较器21可为一个两级结构，其中输入级由第三晶体管M3、第四晶体管M4、第一电流源I1以及第五晶体管M5和第七晶体管M7构成，第二电流源I2和第六晶体管M6构成共源级输出，当第一输入端IN1和第二输入端IN2的共模电压较高时，输入级不工作，为防止第六晶体管M6栅极处的电压处于不定态影响电路工作，第八晶体管M8的栅极接一个偏置电压VBN，第八晶体管M8导通时，可将第六晶体管M6栅极下拉到地。
可选的，第一晶体管M1、第三晶体管M3和第四晶体管M4均为P型晶体管，第五晶体管M5、第六晶体管M6、第七晶体管M7和第八晶体管M8均为N型晶体管。
具体的，第一晶体管M1、第三晶体管M3和第四晶体管M4均在栅极为低电平时导通，第五晶体管M5、第六晶体管M6、第七晶体管M7和第八晶体管M8均在栅极为高电平时导通。图3是本发明实施例提供的一种第一比较器和第二比较器传输特性曲线的示意图，图4是本发明实施例提供的一种运算放大器闭环电路的结构示意图，示例性地，参考图2、图3和图4，运算放大器的正输入端INP即第一比较器21的第二输入端IN2输入一个方波信号，负输入端INN即第一比较器21的第一输入端IN1与输出端OUT短接，形成单位增益负反馈结构。由于负反馈的作用，随着瞬态建立过程的进行，运放的负输入端INN的电压会变化到接近正输入端INP的电压。运算放大器的正输入端INP输入的方波信号通过第一比较器21的第二输入端IN2输入至第四晶体管M4，将运放的正输入端INP的电压定义为VIP，运放的负输入端INN的电压定义为VIN。
当正输入端的方波信号由高到低跳变时，即第三晶体管M3的栅极输入高电平，第四晶体管M4的栅极输入低电平时，由于第三晶体管M3和第四晶体管M4均为P型晶体管，因此第三晶体管M3关断，第四晶体管M4导通并将源极输入的电流传输至漏极，此时与第四晶体管M4的漏极电连接的第六晶体管M6的栅极为高电平，由于第六晶体管M6是N型晶体管，因此第六晶体管M6导通，第六晶体管M6的漏极即第一比较器21的输出端OUT1处为低电平，第一晶体管M1导通，并将源极输入的电流传输至漏极，该电流为上拉电流，使得节点GP上的电压上升，从而加快class AB输出级电路输出端即运放的输出端OUT的下拉速度，提高输出端OUT输出信号的下降沿的压摆率。
当运放负输入端INN电压接近INP时，即正输入由高到低跳变完成后VIN-VIP<VTH1时，此时第一比较器21的输出端OUT1为高电平，则第一晶体管M1关断，第一比较器21不影响运放正常工作；当正输入端的方波信号由低到高跳变时，从图3(a)可以看出当VIN-VIP<VTH1时，第一比较器21的输出端OUT1为高电平，而在正输入端INP由低电平到高电平跳变过程中VIP一直大于VIN，到瞬态建立完成后VIP才会等于VIN，因此正输入由低到高跳变过程中以及跳变后，第一比较器21的输出端OUT1一直为高电平，即第一晶体管M1一直是关断的，第一比较器21不影响运放正常工作。
可选的，第三晶体管M3和第四晶体管M4的宽长比为N：1或第五晶体管M5和第七晶体管M7的宽长比为M：1，N和M均大于等于8。
具体的，N和M均可取10左右的数值，第三晶体管M3和第四晶体管M4的尺寸是不平衡的，这种不平衡可以使第一比较器21具有图3(a)所示的传输特性，当输入信号为一个固定的共模0.5VDD电压信号时，运放的正输入端INP的电压只要比0.5VDD-VTH1的值大，第一比较器21的输出OUT1就可以发生从低到高的翻转，N可取10左右，当N越大时，VTH1越大，这种不平衡可以使第一晶体管M1在瞬态建立完成之后关断，不影响运放电路的正常工作。N和M可取10左右的数值，VTH1的值与晶体管的长宽比相关，当N或M越大时，VTH1越大。
可选的，瞬态增强电路还包括第三电流源I3，第三电流源I3的第一端与第一电源线L1电连接，第三电源I3的第二端与第一晶体管M1的源极电连接。
具体的，在第一晶体管M1导通时，可将第三电流源I3中的电流由第一晶体管M1的漏极流入源极。
可选的，第二比较器22包括第四电流源I4、第五电流源I5、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13和第十四晶体管M14；第九晶体管M9的栅极作为第二比较器22的第一输入端IN5，第十晶体管M10的栅极作为第二比较器22的第二输入端IN6，第四电流源I4的第一端与第五电流源I5的第一端均与第二电源线L2电连接，第四电流源I4的第二端与第九晶体管M9的源极以及第十晶体管M10的源极电连接，第九晶体管M9的漏极与第十一晶体管M11的栅极电连接，第十晶体管M10的漏极与第十一晶体管M11的漏极电连接，第十一晶体管M11的源极和第十二晶体管M12的源极均与第一电源线L1电连接，第十二晶体管M12的栅极与第十晶体管M10的漏极电连接，第十二晶体管M12的漏极与第五电流源I5的第二端电连接，第十三晶体管M13的漏极和栅极均与第九晶体管M9的漏极电连接，第十三晶体管M13的源极和第十四晶体管M14的源极均与第一电源线L1电连接，第十四晶体管M14的栅极接入第二偏置电压VBP，第十四晶体管M14的漏极与第十二晶体管M12的栅极电连接，第十二晶体管M12的漏极作为第二比较器22的输出端OUT2与第二晶体管M2电连接。
示例性地，第二比较器22可为一个两级结构，其中输入级由第九晶体管M9、第十晶体管M10、第四电流源I4以及第十一晶体管M11和第十三晶体管M13构成，第五电流源I5和第十二晶体管M12构成共源级输出，当第一输入端IN5和第二输入端IN6的共模电压较低时，输入级不工作，为防止第十二晶体管M12栅极处的电压处于不定态影响电路工作，第十四晶体管M14的栅极接一个偏置电压VBP，第十四晶体管M14导通时，可将第十二晶体管M12的栅极电压上拉到正电源电压VDD。
可选的，第九晶体管M9、第十晶体管M10和第二晶体管M2均为N型晶体管，第十一晶体管M11、第十二晶体管M12、第十三晶体管M13和第十四晶体管M14均为P型晶体管。
具体的，第九晶体管M9、第十晶体管M10和第二晶体管M2均在栅极为高电平时导通，第十一晶体管M11、第十二晶体管M12、第十三晶体管M13和第十四晶体管M14均在栅极为低电平时导通。运算放大器的正输入端INP即第二比较器22的第二输入端输入一个方波信号，负输入端INN即第二比较器22的第一输入端与输出端OUT短接，运算放大器的正输入端INP输入的方波信号通过第二比较器22的第二输入端输入至第十晶体管M10。当方波信号由低电平跳变到高电平时，即第九晶体管M9的栅极输入低电平，第十晶体管M10的栅极输入高电平时，由于第九晶体管M9和第十晶体管M10均为N型晶体管，因此第九晶体管M9关断，第十晶体管M10导通并将漏极输入的电流传输至源极，此时与第十晶体管M10的漏极电连接的第十二晶体管M12的栅极为低电平，由于第十二晶体管M12是P型晶体管，因此第十二晶体管M12导通，第十二晶体管M12的漏极即第二比较器22的输出端OUT2处为高电平，第二晶体管M2导通，并将漏极输入的电流传输至源极，该电流为下拉电流，使得节点GN上的电压下降，从而加快class AB输出级电路输出端即运放的输出端OUT的上升速度，提高输出端OUT输出信号的上升沿的压摆率。
当运放的负输入端INN的电压接近INP时，即当正输入端的方波信号由低到高跳变完成后VIP-VIN<VTH2时，此时第二比较器22的输出OUT2为低电平，则第二晶体管M2关断，第二比较器22不影响运放正常工作；当正输入端的方波信号由高到低跳变时，从图3(b)可以看出当VIP-VIN<VTH2时，第二比较器22的输出OUT2为低电平，而在正输入端INP由高电平到低电平跳过程中VIP一直小于VIN，到瞬态建立完成后VIP才会等于VIN，因此在正输入由高到低跳变过程中以及跳变后，第二比较器22的输出端OUT2一直为低电平，即第二晶体管M2一直是关断的，第二比较器22不影响运放正常工作。
可选的，第九晶体管M9和第十晶体管M10的宽长比为N：1或第十一晶体管M11和第十三晶体管M13的宽长比为M：1，N和M均大于等于8。
示例性地，N和M均可取10左右的数值，第九晶体管M9和第十晶体管M10的尺寸是不平衡的，这种不平衡可以使第二比较器22具有图3(b)所示的传输特性，当运放的负输入端INN输入信号为一个固定的共模0.5VDD电压信号时，运放的正输入端INP的电压只要比0.5VDD+VTH1的值大，第二比较器22的输出OUT2就可以发生从低到高的翻转，N可取10左右，当N越大时，VTH1越大，这种不平衡可以使第二晶体管M2在瞬态建立完成之后关断，不影响运放电路的正常工作。N和M可取10左右的数值，VTH2的值与晶体管的长宽比相关，当N或M越大时，VTH2越大。
可选的，瞬态增强电路还包括第六电流源I6，第六电流源I6的第一端与第二电源线L2电连接，第六电源I6的第二端与第二晶体管M2的源极电连接。
具体的，在第二晶体管M2导通时，可通过第六电流源I6中的电流由第二晶体管M2的漏极流入源极。
图5是本发明实施例提供的一种输入信号和输出信号的示意图，在上述技术方案的基础上，参考图5，在运放的正输入INP加一个方波信号如图5(a)所示，在运放的输出端OUT输出的信号如图5(b)，其中虚线是运放中没有瞬态增强电路时的输出端OUT输出的信号，而实线是运放中存在瞬态增强电路时的输出端OUT输出的信号，可以看出瞬态增强电路能够提高运放的压摆率。
继续参考图1，可选的，轨至轨输入级电路10包括第七电流源I7、第八电流源I8、第十五晶体管M15、第十六晶体管M16、第十七晶体管M17和第十八晶体管M18，第十五晶体管M15的栅极和第十六晶体管M16的栅极作为轨至轨输入级电路10的第一输入端IN3，第十七晶体管M17的栅极和第十八晶体管M18的栅极作为轨至轨输入级电路10的第二输入端IN4，第七电流源I7的第一端与第一电源线L1电连接，第七电流源I7的第二端与第十五晶体管M15的源极以及第十八晶体管M18的源极电连接，第八电流源I8的第一端与第二电源线L2电连接，第八电流源I8的第二端与第十六晶体管M16的源极以及第十七晶体管M17的源极电连接，第十五晶体管M15的漏极和第十八晶体管M18的漏极以及第十六晶体管M16的漏极和第十七晶体管M17的漏极作为轨至轨输入级电路10的输出端与运算放大器的中间级电路电连接。
具体的，运算放大器的中间级电路与class AB输出级电路电连接，运算放大器输入的信号通过轨至轨输入级电路10的第一输入端IN3和第二端IN4输入至轨至轨输入级电路10，由于第七电流源I7与第十五晶体管M15和第十八晶体管M18以及第一电源线L1电连接，因此当有输入信号时可使第十五晶体管M15或第十八晶体管M18导通，即可将与第一电源线L1电连接的第七电流源I7的电流通过第十五晶体管M15或第十八晶体管M18输出，同样的由于第八电流源I8与第十六晶体管M16和第十七晶体管M17以及第二电源线L2电连接，因此当有输入信号时可使第十六晶体管M16或第十七晶体管M17导通，可将与第二电源线L2电连接的第八电流源I8的电流通过第十六晶体管M16或第十七晶体管M17输出，即可通过轨至轨输入级电路10实现宽范围电压的输入如第一电源线L1的电压至第二电源线L2的电压的输入。
可选的，第十五晶体管M15和第十八晶体管M18均为P型晶体管，第十六晶体管M16和第十七晶体管M17均为N型晶体管。
具体的，第十五晶体管M15和第十八晶体管M18均在栅极为低电平时导通，第十六晶体管M16和第十七晶体管M17均在栅极为高电平时导通。
本实施例提供的运算放大器，在输入信号由高到低跳变时，第一比较器的输出端为低电平，第一晶体管导通并将源极输入的电流传输至漏极，该电流为上拉电流，使得输入至class AB输出级电路的电压上升，从而加快class AB输出级电路的输出端即运放的输出端的下拉速度，提高运放的输出端输出信号的下降沿的压摆率，在输入信号由低到高跳变时，第二比较器的输出端为高电平，第二晶体管导通并将漏极输入的电流传输至源极，该电流为下拉电流，使得输入至class AB输出级电路的电压下降，从而加快运放的输出端的上拉速度，提高运放的输出端输出信号的上升沿的压摆率，从而通过瞬态增强电路提高运放的压摆率。
需要说明的是，轨至轨输入级电路和class AB输出级电路的具体结构也可以是其它形式的电路结构，在此不做限定。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (11)

1.一种运算放大器，其特征在于，包括：轨至轨输入级电路、瞬态增强电路和class AB输出级电路；
所述瞬态增强电路包括：
第一比较器，所述第一比较器的第一输入端和第二输入端分别与所述轨至轨输入级电路的第一输入端和第二输入端电连接；用于根据第一输入端和第二输入端输入的信号调整输出端输出的信号；
第一晶体管，所述第一晶体管的栅极与所述第一比较器的输出端电性连接，所述第一晶体管的漏极与所述class AB输出级电路的第一输入端电连接，所述第一晶体管导通时，将源极输入的电流传输至漏极；
第二比较器，所述第二比较器的第一输入端和第二输入端分别与所述第一比较器的第一输入端和第二输入端电连接；用于根据第一输入端和第二输入端输入的信号调整输出端输出的信号；
第二晶体管，所述第二晶体管的栅极与所述第二比较器的输出端电性连接，所述第二晶体管的漏极与所述class AB输出级电路的第二输入端电连接，所述第二晶体管导通时，将漏极输入的电流传输至源极。
2.根据权利要求1所述的运算放大器，其特征在于，所述第一比较器包括第一电流源、第二电流源、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管；所述第三晶体管的栅极作为所述第一比较器的第一输入端，所述第四晶体管的栅极作为所述第一比较器的第二输入端，所述第一电流源的第一端与所述第二电流源的第一端均与第一电源线电连接，所述第一电流源的第二端与所述第三晶体管的源极以及所述第四晶体管的源极电连接，所述第三晶体管的漏极与所述第五晶体管的栅极电连接，所述第五晶体管的漏极与所述第四晶体管的漏极电连接，所述第五晶体管的源极和所述第六晶体管的源极均与第二电源线电连接，所述第六晶体管的栅极与所述第四晶体管的漏极电连接，所述第六晶体管的漏极与所述第二电流源的第二端电连接，所述第七晶体管的漏极和栅极均与所述第三晶体管的漏极电连接，所述第七晶体管的源极与所述第八晶体管的源极均与所述第二电源线电连接，所述第八晶体管的栅极接入第一偏置电压，所述第八晶体管的漏极与所述第六晶体管的栅极电连接，所述第六晶体管的漏极作为所述第一比较器的输出端与所述第一晶体管电连接。
3.根据权利要求2所述的运算放大器，其特征在于，所述第一晶体管、所述第三晶体管和所述第四晶体管均为P型晶体管，所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管均为N型晶体管。
4.根据权利要求2所述的运算放大器，其特征在于，所述第三晶体管和所述第四晶体管的宽长比为N：1或所述第五晶体管和所述第七晶体管的宽长比为M：1，N和M均大于等于8。
5.根据权利要求1所述的运算放大器，其特征在于，所述瞬态增强电路还包括第三电流源，所述第三电流源的第一端与所述第一电源线电连接，所述第三电源的第二端与所述第一晶体管的源极电连接。
6.根据权利要求1所述的运算放大器，其特征在于，所述第二比较器包括第四电流源、第五电流源、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管和第十四晶体管；所述第九晶体管的栅极作为所述第二比较器的第一输入端，所述第十晶体管的栅极作为所述第二比较器的第二输入端，所述第四电流源的第一端与所述第五电流源的第一端均与所述第二电源线电连接，所述第四电流源的第二端与所述第九晶体管的源极以及所述第十晶体管的源极电连接，所述第九晶体管的漏极与所述第十一晶体管的栅极电连接，所述第十晶体管的漏极与所述第十一晶体管的漏极电连接，所述第十一晶体管的源极和所述第十二晶体管的源极均与所述第一电源线电连接，所述第十二晶体管的栅极与所述第十晶体管的漏极电连接，所述第十二晶体管的漏极与所述第五电流源的第二端电连接，所述第十三晶体管的漏极和栅极均与所述第九晶体管的漏极电连接，所述第十三晶体管的源极和所述第十四晶体管的源极均与所述第一电源线电连接，所述第十四晶体管的栅极接入第二偏置电压，所述第十四晶体管的漏极与所述第十二晶体管的栅极电连接，所述第十二晶体管的漏极作为所述第二比较器的输出端与所述第二晶体管电连接。
7.根据权利要求6所述的运算放大器，其特征在于，所述第九晶体管、所述第十晶体管和所述第二晶体管均为N型晶体管，所述第十一晶体管、所述第十二晶体管、所述第十三晶体管和所述第十四晶体管均为P型晶体管。
8.根据权利要求6所述的运算放大器，其特征在于，所述第九晶体管和所述第十晶体管的宽长比为N：1或所述第十一晶体管和所述第十三晶体管的宽长比为M：1，N和M均大于等于8。
9.根据权利要求1所述的运算放大器，其特征在于，所述瞬态增强电路还包括第六电流源，所述第六电流源的第一端与所述第二电源线电连接，所述第六电源的第二端与所述第二晶体管的源极电连接。
10.根据权利要求1所述的运算放大器，其特征在于，所述轨至轨输入级电路包括第七电流源、第八电流源、第十五晶体管、第十六晶体管、第十七晶体管和第十八晶体管，所述第十五晶体管的栅极和所述第十六晶体管的栅极作为所述轨至轨输入级电路的第一输入端，所述第十七晶体管的栅极和所述第十八晶体管的栅极作为所述轨至轨输入级电路的第二输入端，所述第七电流源的第一端与所述第一电源线电连接，所述第七电流源的第二端与所述第十五晶体管的源极以及所述第十八晶体管的源极电连接，所述第八电流源的第一端与所述第二电源线电连接，所述第八电流源的第二端与所述第十六晶体管的源极以及所述第十七晶体管的源极电连接，所述第十五晶体管的漏极和所述第十八晶体管的漏极以及所述第十六晶体管的漏极和第十七晶体管的漏极作为所述轨至轨输入级电路的输出端与所述运算放大器的中间级电路电连接。
11.根据权利要求10所述的运算放大器，其特征在于，所述第十五晶体管和所述第十八晶体管均为P型晶体管，所述第十六晶体管和所述第十七晶体管均为N型晶体管。
CN201911141985.9A 2019-11-20 2019-11-20 一种运算放大器 Active CN110838829B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911141985.9A CN110838829B (zh) 2019-11-20 2019-11-20 一种运算放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911141985.9A CN110838829B (zh) 2019-11-20 2019-11-20 一种运算放大器

Publications (2)

Publication Number Publication Date
CN110838829A true CN110838829A (zh) 2020-02-25
CN110838829B CN110838829B (zh) 2023-09-26

Family

ID=69576894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911141985.9A Active CN110838829B (zh) 2019-11-20 2019-11-20 一种运算放大器

Country Status (1)

Country Link
CN (1) CN110838829B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114070213A (zh) * 2020-08-05 2022-02-18 圣邦微电子（北京）股份有限公司 运算放大器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010026181A1 (en) * 2000-03-29 2001-10-04 Matsushita Electric Industrial Co., Ltd. Current comparison type latch
CN103973243A (zh) * 2013-01-24 2014-08-06 西安电子科技大学 拥有极大直流开环电压增益的cmos运算放大器
US9344048B1 (en) * 2015-01-30 2016-05-17 Beken Corporation Operational amplifier and method of amplifying with the operational amplifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010026181A1 (en) * 2000-03-29 2001-10-04 Matsushita Electric Industrial Co., Ltd. Current comparison type latch
CN103973243A (zh) * 2013-01-24 2014-08-06 西安电子科技大学 拥有极大直流开环电压增益的cmos运算放大器
US9344048B1 (en) * 2015-01-30 2016-05-17 Beken Corporation Operational amplifier and method of amplifying with the operational amplifier

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘华珠;黄海云;宋瑞;: "低功耗轨至轨CMOS运算放大器设计" *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114070213A (zh) * 2020-08-05 2022-02-18 圣邦微电子（北京）股份有限公司 运算放大器

Also Published As

Publication number Publication date
CN110838829B (zh) 2023-09-26

Similar Documents

Publication Publication Date Title
CN101471632B (zh) 环路增益可控的自偏置低压运算跨导放大器电路
CN109951161B (zh) 一种互补型数字可变增益放大器
US8279004B2 (en) System for driver amplifier
JP2010537579A (ja) 適応型バイアシングを用いた高スイング演算増幅器出力段
US9264031B2 (en) Rail-to-rail input hysteresis comparator
CN111277235B (zh) 一种增益可调的交叉耦合运算放大电路
US6359512B1 (en) Slew rate boost circuitry and method
Toledo et al. A 300mv-supply, 2nw-power, 80pf-load cmos digital-based ota for iot interfaces
CN105183061A (zh) 一种电压缓冲器电路
US20140210560A1 (en) Triple cascode power amplifier
KR102079070B1 (ko) 실리콘 광 변조기에 사용하기에 적합한 고속, 고-스윙 구동 회로
CN103956983B (zh) 一种具有嵌位功能的误差放大器
CN110838829B (zh) 一种运算放大器
CN115421546B (zh) 电压缓冲器
CN103107791A (zh) 带宽恒定的增益线性可变增益放大器
US20150381120A1 (en) Slew rate control boost circuits and methods
CN103259492B (zh) 一种视频驱动输出放大器电路
CN204928758U (zh) 一种增益提升的运算跨导放大器
CN116232242A (zh) Ab类输出级的偏置电路以及ab类放大器、芯片和电子设备
KR20060005631A (ko) 전류 제어가 용이한 증폭 회로
CN114884491A (zh) 一种比较器电路、芯片和电子设备
CN106656056B (zh) 用于运算放大器的动态电流源电路、芯片及通信终端
CN101557216A (zh) 比较器及包含该比较器的d类音频功率放大器
CN111697936B (zh) 一种低功耗互补型数字可变增益放大器
CN210380777U (zh) 具有电流反馈放大器特性的高速电压反馈放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Applicant after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Applicant before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

GR01 Patent grant
GR01 Patent grant