JP2002208854A - 半導体装置の出力回路 - Google Patents

半導体装置の出力回路

Info

Publication number
JP2002208854A
JP2002208854A JP2001004556A JP2001004556A JP2002208854A JP 2002208854 A JP2002208854 A JP 2002208854A JP 2001004556 A JP2001004556 A JP 2001004556A JP 2001004556 A JP2001004556 A JP 2001004556A JP 2002208854 A JP2002208854 A JP 2002208854A
Authority
JP
Japan
Prior art keywords
transistor
output
circuit
current
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001004556A
Other languages
English (en)
Inventor
Koichi Sakai
弘一 酒井
Shuichi Koizumi
秀一 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toko Inc
Original Assignee
Toko Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toko Inc filed Critical Toko Inc
Priority to JP2001004556A priority Critical patent/JP2002208854A/ja
Publication of JP2002208854A publication Critical patent/JP2002208854A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 電圧源が不要で、各トランジスタの特性のバ
ラツキの影響や温度変化の影響を受け難い半導体装置の
出力回路を得る。 【解決手段】 差動回路4のトランジスタQ1とQ2が
入力信号に応じて第1の出力ポイント(A)と第2の出
力ポイント(B)の電流分担率を変えるのに対し、能動
負荷回路5のトランジスタQ3とQ4は、電流値の小さ
い方に連動する形で、各出力ポイントに同じ大きさの電
流を供給する。この差動回路4と能動負荷回路5の動作
に基づいて生じる電流差に相当するバイアス電流よっ
て、第1と第2の出力トランジスタQ7、Q8のいずれ
か一方に、入力信号に応じた能動的な動作を行わせる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、出力信号の電圧を
接地電圧から電源電圧の範囲で変化させることができる
レール・ツー・レール型の出力回路において、その特性
を改良するための技術に関する。
【0002】
【従来の技術】一般的な半導体装置の内部構成は、おお
よそ、信号入力段、信号処理段、信号出力段の3つに分
けて考えることができる。例えば、演算増幅器のような
一部の半導体装置では、その内部構成を信号入力段と信
号出力段の2つに分けて考えるものもある。しかしこれ
は、信号処理段における信号増幅の機能を、信号入力
段、あるいは信号出力段が併せ持つのだと考えることが
できる。半導体装置の信号出力段を構成する出力回路に
は様々なものがあるが、従来の出力回路の一例として、
図2に示すような回路構成を持つものがあった。この図
2に示す出力回路は、出力信号の電圧値をグランド電位
電圧から電源電圧の範囲で変化させることができ、レー
ル・ツー・レール型出力回路とも呼ばれている。
【0003】図2の回路は、先ず、半導体装置の入力段
あるいは信号処理段からの信号が印加される入力端子1
をNPN型のトランジスタQ10のベースに接続し、ト
ランジスタQ10のエミッタは回路の基準電位点、すな
わちグランドに接続する。トランジスタQ10のコレク
タはPNP型のトランジスタQ11のベースに接続し、
トランジスタQ11のベースをダイオードD1、D2の
直列回路を介してNPN型のトランジスタQ12のベー
スに接続する。トランジスタQ11とトランジスタQ1
2のエミッタは共通接続し、その共通接続点とグランド
との間に電圧源Vrを接続する。なお、この電圧源Vr
の端子間電圧は電源供給ライン3の電源電圧VCCの1
/2の大きさとする。
【0004】トランジスタQ11のコレクタは抵抗R1
1を介してグランドに接続し、トランジスタQ12のコ
レクタは抵抗R12を介して電源供給ライン3に接続す
る。トランジスタQ12のベースと電源供給ライン3の
間には定電流源CS2を接続する。NPN型のトランジ
スタQ13とPNP型のトランジスタQ14の直列回路
を電源供給ライン3とグランドとの間に接続し、コレク
タ同士の共通接続点を出力端子2に接続する。ただし、
トランジスタQ13のエミッタはグランドに、トランジ
スタQ14のエミッタは電源供給ライン3に接続するも
のとする。そして、トランジスタQ13のベースはトラ
ンジスタQ11のコレクタに、トランジスタQ14のベ
ースはトランジスタQ12のコレクタに、それぞれ接続
した回路構成となっている。
【0005】以上のような回路において、入力端子1よ
り入力信号が供給されると、入力信号に応じてトランジ
スタQ10のコレクタ電流が変化する。ここで、トラン
ジスタQ11とQ12は、その各ベース間に設けられた
ダイオードD1、D2の直列回路により、AB級の動作
点で動作すると考える。すると、トランジスタQ11と
Q12は、定電流源CS2から供給される電流に対する
トランジスタQ10のコレクタ電流の相対的な大きさに
応じて、一方が導通状態、他方が遮断状態になる。その
結果、トランジスタQ11によって駆動されるトランジ
スタQ13と、トランジスタQ12によって駆動される
Q14も、一方が導通状態、他方が遮断状態になり、出
力端子2には、入力信号に応じて供給電圧VCCと基準
電位電圧(グランド電位電圧)の間で電圧値が変化する
出力信号が得られる。
【0006】
【発明が解決しようとする課題】このように図2の回路
のトランジスタQ13とトランジスタQ14は、それぞ
れ相補的な動作をするトランジスタQ11とトランジス
タQ12によって駆動される形態となっている。このト
ランジスタQ13、Q14の駆動形態では、トランジス
タQ13とトランジスタQ14のバイアス量がトランジ
スタQ11とQ12の特性、例えば電流増幅率
(hFE)等、のバラツキの影響を受け易く、適正な値
に設定するのが難しい。また、トランジスタQ13とQ
14の各バイアス量が温度変化に伴う各トランジスタの
特性変化に敏感であり、一方あるいは双方のバイアスが
変化することでトランジスタQ13とQ14の動作の平
衡点にズレが生じ、出力信号の入力信号に対する再現性
が悪くなる恐れがある。
【0007】さらに、図2の回路中の電圧源Vrは、ト
ランジスタQ12がオフ状態になった時、トランジスタ
Q11を介してトランジスタQ13にバイアス(ベース
電流)を供給する。ここで、供給電圧VCCや周囲温度
が変化したときにも電圧源Vrの端子間電圧が正確に
(VCC/2)に設定されていないと、トランジスタQ
13とQ14の動作の平衡点にズレが生じ、出力信号の
入力信号に対する再現性が悪化する恐れがある。そこで
本発明は、電圧源が不要で、各トランジスタの特性のバ
ラツキの影響や温度変化の影響を受け難い、半導体装置
の出力回路を得ることを目的とする。
【0008】
【課題を解決するための手段】上記目的を達成するため
の本発明による半導体装置の出力回路は、少なくとも1
つの入力信号を受信し、その入力信号に応じて第1の出
力ポイントと第2の出力ポイントにおける各々の信号を
相反的に増減させる差動回路と、第1の出力ポイントと
第2の出力ポイントにそれぞれ相互に連動した大きさの
電流を供給するための能動負荷回路と、主電流路の共通
接続点が出力端子に接続された、第1導電型の第1の出
力トランジスタと第2導電型の第2の出力トランジスタ
の直列回路と、を具備し、第2の出力トランジスタの制
御端子には第2の出力ポイントに生じた信号を入力し、
第1の出力トランジスタの制御端子には第1の出力ポイ
ントに生じた信号を結合回路を介して入力することを特
徴とする。
【0009】なお、具体的には、能動負荷回路は、第1
の出力ポイントに接続された第1のトランジスタと、第
2の出力ポイントに接続された第2のトランジスタと、
第1と第2のトランジスタの各制御端子の共通接続点と
第1の出力ポイントとの間に接続された第1の抵抗と、
第1と第2のトランジスタの各制御端子の共通接続点と
該第2の出力ポイントとの間に接続された第2の抵抗よ
り構成される。また、結合回路は、その制御端子が第1
の出力ポイントに接続された、第2導電型の第3のトラ
ンジスタと、第3のトランジスタと直列接続され、第2
の出力トランジスタとカレントミラー回路を構成する第
1導電型の第4のトランジスタより構成されるものとす
る。
【0010】
【発明の実施の形態】本発明による半導体装置の出力回
路は、先ず、エミッタが共通接続された2つのトランジ
スタと当該エミッタに接続された電流源にて、相反的に
増減する2つの信号が得られる差動回路を構成する。な
お、各トランジスタのコレクタは、それぞれ第1の出力
ポイントと第2の出力ポイントに接続されるものとす
る。そして、第1の出力ポイントと第2の出力ポイント
に、それぞれ相互に連動する電流を供給する能動負荷回
路を設ける。第1の出力ポイントの信号は結合回路を介
して第1導電型の第1の出力トランジスタに入力し、第
2の出力ポイントの信号は直接、第2導電型の第2の出
力トランジスタに入力する回路構成とする。
【0011】ここで、能動負荷回路は、各ベースと各エ
ミッタが共通接続された2つのトランジスタと、各トラ
ンジスタのコレクタ、ベース間にそれぞれ接続された2
つの抵抗により構成する。一方、結合回路は、制御端子
が第1の出力ポイントに接続されたトランジスタと、こ
れに直列接続されたダイオード接続状態のトランジスタ
とで構成され、ダイオード接続状態のトランジスタは第
2の出力トランジスタとカレントミラー回路を形成す
る。差動回路の2つのトランジスタは入力信号に応じて
第1と第2の各出力ポイントの電流分担率を変える。こ
れに対し、能動負荷回路の2つのトランジスタは、電流
値の小さい方に連動する形で、第1と第2の各出力ポイ
ントに同じ大きさの電流を供給する。この差動回路の分
担電流と能動負荷回路の供給電流の差に基づいて生じる
バイアス電流により、第1と第2の出力トランジスタの
いずれか一方が入力信号に応じた能動的な動作を行う。
【0012】
【実施例】電圧源が不要で、各トランジスタの特性のバ
ラツキの影響や温度変化の影響を受け難い、本発明によ
る半導体装置の出力回路の回路図を図1に示した。図1
に示す出力回路は、先ず2つの入力端子1a、1bを、
エミッタが共通接続されたNPN型のトランジスタQ1
とQ2のそれぞれのベースに接続する。トランジスタQ
1とQ2の各エミッタの共通接続点は定電流源CS1を
介してグランドに接続し、このトランジスタQ1、Q2
および定電流源CS1によって差動回路4を構成する。
ここで、トランジスタQ1のコレクタは差動回路4の第
1の出力ポイント(A)に接続されるものとし、トラン
ジスタQ2のコレクタは差動回路4の第2の出力ポイン
ト(B)に接続されるものとする。
【0013】第1の出力ポイント(A)と第2の出力ポ
イント(B)は、それぞれ能動負荷回路5を介して電源
供給ライン3に接続する。さらに、第1の出力ポイント
(A)は結合回路6を介してNPN型の第1の出力トラ
ンジスタQ7のベースに接続し、第2の出力ポイント
(B)は直接、PNP型の第2の出力トランジスタQ8
のベースに接続する。各出力トランジスタQ7とQ8の
コレクタは共通接続し、その共通接続点を出力端子2に
接続する。そして出力トランジスタQ7のエミッタはグ
ランドに接続し、出力トランジスタQ8のエミッタは電
源供給ライン3に接続した構成となっている。
【0014】なお、能動負荷回路5については以下のよ
うな構成としている。その各エミッタ同士および各ベー
ス同士を共通接続したPNP型のトランジスタQ3とト
ランジスタQ4を設け、エミッタの共通接続点を電源供
給ライン3に接続する。トランジスタQ3のコレクタは
第1の出力ポイント(A)に接続し、トランジスタQ3
のベースと第1の出力ポイント(A)の間に抵抗R1を
接続する。一方、トランジスタQ4のコレクタは第2の
出力ポイント(B)に接続し、トランジスタQ4のベー
スと第2の出力ポイント(B)の間に抵抗R2を接続す
る。
【0015】また、結合回路6については以下のような
構成としている。PNP型のトランジスタQ5とNPN
型のトランジスタQ6を設け、トランジスタQ5とQ6
の各コレクタを抵抗R3を介して直列接続する。トラン
ジスタQ5のエミッタは電源供給ライン3に接続し、ト
ランジスタQ6のエミッタはグランドに接続する。トラ
ンジスタQ5のベースは第1の出力ポイント(A)に接
続し、トランジスタQ6のベースは、そのコレクタと短
絡した上で出力トランジスタQ7のベースに接続する。
【0016】以上のような構成とした図1の出力回路
で、先ず、入力端子1aと1bにそれぞれ供給される入
力信号の大きさが同一の場合を考える。ここで、定電流
源CS1を通過する電流の大きさを2Iとすると、差動
回路4のトランジスタQ1に流入する電流Iとトラン
ジスタQ2に流入する電流Iの各電流値は等しくIと
なり、トランジスタQ1とQ2の動作状態は互いに平衡
する。この時、能動負荷回路5のトランジスタQ3とQ
4を通過する電流の大きさもIとなり、トランジスタQ
3、Q4のベース、エミッタ間電圧VBE34は VBE34=Vexp(I/I) ・・・(1) で求められる大きさとなる。ただし、VはV=kT
/qで表わされ、Iは飽和電流、kは比例定数、Tは
絶対温度、qは電荷を示す。
【0017】ここで、第1の出力ポイント(A)の電圧
と第2の出力ポイント(B)の電圧Vは、 V=VCC−(VBE34+RB3) ・・・(2) V=VCC−(VBE34+RB4) ・・・(3) で表わされ、上式中の(VBE34+RB3)によ
ってトランジスタQ5のバイアスが決定され、(V
BE34+RB4)によって出力トランジスタQ8
のバイアスが決定される。なお、Rは抵抗R1の抵抗
値、Rは抵抗R2の抵抗値であり、IB3はトランジ
スタQ3のベース電流、IB4はトランジスタQ4のベ
ース電流である。
【0018】図1の回路では、トランジスタQ5とトラ
ンジスタQ6が直列接続されているため、トランジスタ
Q6を通過する電流とトランジスタQ5を通過する電流
は等しい。一方、トランジスタQ6は出力トランジスタ
Q7とカレントミラー回路を形成しており、出力トラン
ジスタQ7を通過する電流はトランジスタQ6を通過す
る電流に比例する。このため、トランジスタQ5のバイ
アスを決定することは即ち、出力トランジスタQ7のバ
イアスを決定することに等しい。従って、各出力トラン
ジスタQ7、Q8のバイアス量は、実質的に能動負荷回
路5を構成するトランジスタ素子と抵抗素子によって設
定できる。例えば、半導体基板上でそのベースとエミッ
タを共通領域としてトランジスタ素子を形成すれば、特
性の一致したトランジスタQ3とQ4が容易に得られ
る。このため、出力トランジスタQ7とQ8のバイアス
量を適正な値に設定することが容易となる。
【0019】また、製造プロセスの処理条件の誤差によ
って回路素子の特性値にバラツキが生じようとも、ある
いは、周囲温度の変動によって各回路素子の特性値が変
動しようとも、回路の構成上、トランジスタQ3とトラ
ンジスタQ4の各ベース、エミッタ間電圧、トランジス
タQ6と出力トランジスタQ7の各ベース、エミッタ間
電圧および、トランジスタQ5とトランジスタQ6の各
通過電流を容易に等しくできる。このため、各素子の特
性値のバラツキや変動によってトランジスタ素子各部の
電圧・電流が多少変化することになっても、その変化分
は互いに打ち消し合い、あるいは吸収されて、各出力ト
ランジスタQ7、Q8のバイアスは特性値のバラツキお
よび温度変化の影響を受け難いものとなる。
【0020】次に、入力端子1aと1bにそれぞれ供給
される入力信号の大きさが異なった場合を考える。この
場合、トランジスタQ1に流入する電流Iとトランジ
スタQ2に流入する電流Iの大きさに違いが生じ、電
流源CS1を通過する、その大きさが2Iの電流の分担
率が変わる。具体的に、入力端子1a側の信号が小さ
く、1b側の信号が大きくなり、電流Iの大きさが
(I−Δi)、電流Iの大きさが(I+Δi)になっ
たとする。
【0021】ここで特徴的なのは能動負荷回路5の動作
であり、トランジスタQ3とQ4はベースとエミッタが
共通接続されているため、そのベース、エミッタ間電圧
E34は常に等しく、各トランジスタのコレクタを
通過する電流を等しくする。この場合には、トランジス
タQ3とQ4を通過する各電流の大きさは等しく(I−
Δi)となる。すると、第2の出力ポイント(B)の位
置では、トランジスタQ4から供給される電流の大きさ
が(I−Δi)で、トランジスタQ2に吸込まれる電流
の大きさが(I+Δi)となる。ここに生じた差分
(2Δi)に相当する電流は出力トランジスタQ8のベ
ースから流入し、この(2Δi)の大きさのベース電流
がバイアス電流として出力トランジスタQ8を駆動す
る。
【0022】一方、第1の出力ポイント(A)の位置で
は、トランジスタQ3のコレクタから供給される電流と
トランジスタQ1のコレクタに吸込まれる電流の大きさ
がほぼ均衡する。ここでは、トランジスタQ3とトラン
ジスタQ5はカレントミラー回路と同様な動作をする。
すると、トランジスタQ3とトランジスタQ5のカレン
トミラー動作と、トランジスタQ6と出力トランジスタ
Q7のカレントミラー動作によって、出力トランジスタ
Q7を通過する電流はトランジスタQ3を通過する電流
(I−Δi)に比例した値となる。この電流はアイドル
電流となる。これにより、出力トランジスタQ7がアイ
ドル電流を通過させる一方で、出力トランジスタQ8は
入力信号に応じて電流を通過させることになる。
【0023】今度は逆に、入力端子1a側の信号が大き
く、1b側の信号が小さくなり、電流Iの大きさが
(I+Δi)、電流Iの大きさが(I−Δi)になっ
たとする。この場合にも、能動負荷回路5のトランジス
タQ3とQ4の各コレクタを通過する各電流の大きさは
等しく(I−Δi)となる。するとトランジスタQ5
は、(2Δi)の大きさのバイアス電流で駆動され、出
力トランジスタQ7はトランジスタQ6によってトラン
ジスタQ5と連動して動作する。一方、出力トランジス
タQ8はトランジスタQ4とカレントミラー回路と同様
な動作を行い、出力トランジスタQ8を通過する電流は
トランジスタQ4を通過する電流(I−Δi)に比例し
た値となる。これにより、出力トランジスタQ8がアイ
ドル電流を通過させる一方で、出力トランジスタQ7が
入力信号に応じて電流を通過させることになる。
【0024】つまり図1の回路は、入力端子1a、1b
の入力信号間に差が無い時には、トランジスタQ3とQ
4、トランジスタQ4と出力トランジスタQ8、トラン
ジスタQ3とQ5の各部がカレントミラー動作を行う。
ここで、出力トランジスタQ7がトランジスタQ6によ
ってトランジスタQ5と連動するため、2つの出力トラ
ンジスタQ7とQ8の動作状態(通過電流)は、回路内
の全体的なカレントミラー動作の中で平衡する。これが
一旦、入力端子1a、1bの入力信号間に差が生じる
と、カレントミラー動作による平衡状態が崩れ、出力ト
ランジスタQ7とQ8のいずれか一方が入力信号の差に
応じて能動的な動作を行い、他方は小さなアイドル電流
を流す。これにより、入力信号の差に応じて供給電圧V
CCとグランド電位電圧の間で電圧値が変化する出力信
号が出力端子2の位置に得られる。
【0025】このような図1の回路では、各出力トラン
ジスタQ7、Q8のバイアスは、能動負荷回路5を構成
するトランジスタ素子と抵抗素子によって、容易に適正
値に設定できる。しかも、処理条件の誤差や温度変動に
よって各素子の特性値にバラツキや変動が生じても、そ
の変化分は互いに打ち消し合い、あるいは吸収されるた
め、各出力トランジスタQ7、Q8のバイアスは、その
影響を受け難い。これらのことから、出力トランジスタ
Q13とQ14の動作の平衡点にズレが生じ、出力信号
の入力信号に対する再現性が悪くなることが防止され
る。また、図1の回路では、正確に供給電圧VCCの1
/2の電圧を供給する電圧源が不要であり、この電圧源
に起因する出力トランジスタQ7とQ8の動作の平衡点
のズレの問題が無くなる。これには回路の構成部品を少
なくできるという付帯効果もある。
【0026】なお、図1の本発明の出力回路と図2の従
来の出力回路では入力端子の数が異なっている。例え
ば、半導体装置として演算増幅器を想定した場合、出力
回路の前段には一般に差動増幅回路が存在する。差動増
幅回路では2つの出力ポイントに相反的な関係を示す2
つの信号が得られるが、図2に示すような構成の従来の
出力回路では、通常、差動増幅回路で得られる2つの信
号のうち、一方の信号だけを使用している。これに対し
て本発明の出力回路は、差動増幅回路の2つの信号を両
方とも利用する。もし前段の回路が差動増幅回路以外の
もので、信号が一つしか得られない場合は、一方の入力
端子にその信号を入力し、他方の入力端子には基準電圧
源等を接続する、あるいは、インバータなどを設けて相
反的な2つの信号を得て、それを各入力端子に入力すれ
ば良い。
【0027】また、図1の能動負荷回路5は、回路を構
成する各トランジスタを通過する電流が、一般的なカレ
ントミラー回路のように特定のトランジスタを流れる電
流ではなく、電流値の低い方に相互に連動するものとな
っていた。この能動負荷回路は、回路を構成する各トラ
ンジスタを通過する電流が電流値の高い方に相互に連動
するように構成されたものであっても理論的には構わな
い。さらに、回路を構成する各トランジスタの極性や導
電型は実施例に限定されず、本発明の要旨を変更しない
範囲であれば、適宜、PNPとNPNの導電型を逆にし
たり、バイポーラをFETに置き換えても良い。
【0028】場合によっては、差動回路4を構成するト
ランジスタQ1、Q2の導電型と能動負荷回路5を構成
するトランジスタQ3、Q4の導電型が同じ、あるいは
回路素子保護用の出力遮断機能を付加する、などの理由
で、各出力ポイントと差動回路4、能動負荷回路5を直
接接続できない状況も起こり得る。このような場合に
は、各出力ポイントと差動回路4あるいは能動負荷回路
5との間にカレントミラー回路を設け、カレントミラー
回路を介して差動回路4の相反的に増減する信号を各出
力ポイントに供給する、あるいはカレントミラー回路を
介して能動負荷回路5の相互に連動した大きさの電流を
各出力ポイントに供給するというようにしても構わな
い。
【0029】そして、図1の実施例の説明では、回路の
動作・作用を理解し易くするため、トランジスタQ3と
Q4、およびトランジスタQ3とQ5の大きさは、それ
ぞれ1:1の関係を想定していた。しかし、各トランジ
スタの大きさの関係は必ずしも1:1でなくても良く、
これに伴って電流I、Iが整数倍の関係になっても
良い。ただし、このような場合にも、各出力トランジス
タQ7とQ8を通過する電流に不均衡を生じないよう、
各トランジスタの大きさを設定する必要があるのは言う
までもない。もちろん、各トランジスタの大きさを適宜
設定し、この出力回路を増幅回路として用いられるよう
にしても構わない。
【0030】
【発明の効果】以上に説明したように、本発明によれ
ば、2つの出力トランジスタのバイアスは、能動負荷回
路を構成するトランジスタ素子と抵抗素子によって、容
易に適正値に設定できる。しかも、処理条件の誤差によ
って各素子の特性値にバラツキが生じ、あるいは温度変
動によって特性値に変動が生じても、その変化分は互い
に打ち消し合い、あるいは吸収されるため、各出力トラ
ンジスタのバイアスを、それらの影響を受け難いものと
することができる。また、正確に供給電圧の1/2の電
圧を供給する電圧源も不要とすることができる。これに
より、電圧源が不要で、各トランジスタの特性のバラツ
キの影響や温度変化の影響を受け難い半導体装置の出力
回路を得ることができる。
【図面の簡単な説明】
【図1】 本発明による出力回路の実施例の回路図。
【図2】 従来の一般的な構成の出力回路の回路図。
【符号の説明】
1、1a、1b:入力端子 2:出力端子
3:電源供給ライン 4:差動回路 5:能動負荷回路 6:結合回
路 CS1:電流源 Q1〜Q6:トランジスタ Q7:出力トランジス
タ(第1) Q8:出力トランジスタ(第2) R1〜R3:抵
抗 (A):第1の出力ポイント (B):第
2の出力ポイント
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J056 AA04 BB28 CC00 CC01 CC02 DD25 DD36 EE11 FF08 GG10 5J066 AA01 AA12 AA18 CA02 CA15 CA34 FA09 HA08 HA19 HA25 KA05 KA09 MA21 ND01 ND14 ND22 ND23 PD02 5J090 AA01 AA12 AA18 CA02 CA15 CA34 CN02 FA09 FN12 HA08 HA19 HA25 KA05 KA09 MA21

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも1つの入力信号を受信し、該
    入力信号に応じて第1の出力ポイントと第2の出力ポイ
    ントにおける各々の信号を相反的に増減させる差動回路
    と、 該第1の出力ポイントと該第2の出力ポイントに、それ
    ぞれ相互に連動した大きさの電流を供給するための能動
    負荷回路と、 主電流路の共通接続点が出力端子に接続された、第1導
    電型の第1の出力トランジスタと第2導電型の第2の出
    力トランジスタの直列回路と、を具備し、 該第2の出力トランジスタの制御端子には第2の出力ポ
    イントに生じた信号を入力し、該第1の出力トランジス
    タの制御端子には該第1の出力ポイントに生じた信号を
    結合回路を介して入力することを特徴とする半導体装置
    の出力回路。
  2. 【請求項2】 前記能動負荷回路が、 前記第1の出力ポイントに接続された第1のトランジス
    タと、 前記第2の出力ポイントに接続された第2のトランジス
    タと、 該第1と第2のトランジスタの各制御端子の共通接続点
    と該第1の出力ポイントとの間に接続された第1の抵抗
    と、 該第1と第2のトランジスタの各制御端子の共通接続点
    と該第2の出力ポイントとの間に接続された第2の抵抗
    と、を具備することを特徴とする、請求項1に記載した
    半導体装置の出力回路。
  3. 【請求項3】 前記結合回路が、 その制御端子が第1の出力ポイントに接続された、第2
    導電型の第3のトランジスタと、 該第3のトランジスタと直列接続され、前記第2の出力
    トランジスタとカレントミラー回路を構成する、第1導
    電型の第4のトランジスタと、を具備することを特徴と
    する、請求項1あるいは請求項2に記載した半導体装置
    の出力回路。
JP2001004556A 2001-01-12 2001-01-12 半導体装置の出力回路 Pending JP2002208854A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001004556A JP2002208854A (ja) 2001-01-12 2001-01-12 半導体装置の出力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001004556A JP2002208854A (ja) 2001-01-12 2001-01-12 半導体装置の出力回路

Publications (1)

Publication Number Publication Date
JP2002208854A true JP2002208854A (ja) 2002-07-26

Family

ID=18872726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001004556A Pending JP2002208854A (ja) 2001-01-12 2001-01-12 半導体装置の出力回路

Country Status (1)

Country Link
JP (1) JP2002208854A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009003660A (ja) * 2007-06-21 2009-01-08 Seiko Instruments Inc ボルテージレギュレータ
JP2011142402A (ja) * 2010-01-05 2011-07-21 Toshiba Corp 出力回路
US11811373B2 (en) 2018-12-19 2023-11-07 Mitsubishi Electric Corporation Class AB amplifier and operational amplifier

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009003660A (ja) * 2007-06-21 2009-01-08 Seiko Instruments Inc ボルテージレギュレータ
KR101248338B1 (ko) * 2007-06-21 2013-04-01 세이코 인스트루 가부시키가이샤 전압 조정기
JP2011142402A (ja) * 2010-01-05 2011-07-21 Toshiba Corp 出力回路
US11811373B2 (en) 2018-12-19 2023-11-07 Mitsubishi Electric Corporation Class AB amplifier and operational amplifier

Similar Documents

Publication Publication Date Title
JPH0774551A (ja) 増幅回路
JP2622321B2 (ja) 高周波数クロス接合折返しカスコード回路
JP2869664B2 (ja) 電流増幅器
JPH1124769A (ja) 定電流回路
JP2002208854A (ja) 半導体装置の出力回路
US5140181A (en) Reference voltage source circuit for a Darlington circuit
JPH0247883B2 (ja)
JP2644191B2 (ja) バッファアンプ
JPH09105763A (ja) コンパレータ回路
US5063310A (en) Transistor write current switching circuit for magnetic recording
JP3253573B2 (ja) Btl増幅回路
JP3400354B2 (ja) 電流源回路
JP3441356B2 (ja) 増幅回路
JP2503887B2 (ja) 利得可変回路
JP3470835B2 (ja) 演算増幅器
JPH0434567Y2 (ja)
JPH0151207B2 (ja)
JPH0212049B2 (ja)
JPH0115224Y2 (ja)
JP3172310B2 (ja) バッファ回路
JP2596151B2 (ja) 電圧比較器
JPH06260925A (ja) レベルシフト回路
JPH07142938A (ja) 電力増幅器
JPH06291567A (ja) 演算増幅器のベース電流補正回路
JPH06196935A (ja) トランジスタの駆動回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051206