JP2008123524A - フィードバック回路設計方法 - Google Patents
フィードバック回路設計方法 Download PDFInfo
- Publication number
- JP2008123524A JP2008123524A JP2007292909A JP2007292909A JP2008123524A JP 2008123524 A JP2008123524 A JP 2008123524A JP 2007292909 A JP2007292909 A JP 2007292909A JP 2007292909 A JP2007292909 A JP 2007292909A JP 2008123524 A JP2008123524 A JP 2008123524A
- Authority
- JP
- Japan
- Prior art keywords
- circuit design
- reference circuit
- phase margin
- crossover frequency
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】フィードバック回路設計用の方法及びシステムが開示される。1つの態様において、フィードバック回路設計の方法は、フィードバック段を有する基準回路設計を目標クロスオーバー周波数でシミュレートする段階と、目標クロスオーバー周波数での初期位相マージンを求める段階と、初期位相マージンがしきい値位相マージンよりも小さい場合に、フィードバック段にインピーダンス回路網を付加する段階とを含む。インピーダンス回路網の設計は、初期位相マージンが増大するように求められる。
【選択図】図1
Description
T=IY/Ix 式1
ここで、Tはループゲインを表す。フィードバック回路構成部品値106は、システムが不安定になるのを防ぎ、望ましい過渡挙動となるようにループゲインを制御するよう設計される。
RGAIN/9 式2
ここで、RGAINゲインリミッタ226の抵抗値に等しい。また、インピーダンス構成部品の容量234は以下のように算出することができる。
9/20・π・RGAIN・fCROSSOVER 式3
ここで、RGAINはゲインリミッタ226の抵抗値に等しく、fCROSSOVERは基準回路設計104のクロスオーバー周波数に等しい。
Claims (22)
- フィードバック段を有する基準回路設計を目標クロスオーバー周波数でシミュレートするステップと、
前記目標クロスオーバー周波数での前記基準回路設計の初期位相マージンを求めるステップと、
前記初期位相マージンがしきい値位相マージンよりも小さい場合には、前記位相マージンを増大させるために前記フィードバック段にインピーダンス回路網を付加するステップと、
を含む方法。 - 結果として得られる位相マージンが前記初期位相マージンよりも大きい状態で、前記目標クロスオーバー周波数に近接した結果として得られるクロスオーバー周波数で前記基準回路設計が動作するように、前記インピーダンス回路網のインピーダンス構成部品の値を算出するステップを更に含む、
ことを特徴とする請求項1に記載の方法。 - 前記インピーダンス回路網のインピーダンス構成部品の値を算出するステップが、前記目標クロスオーバー周波数よりも少なくとも1decadeだけ高く発生する極と、実質的に結果として得られるクロスオーバー周波数で発生するゼロとを前記基準回路設計の伝達関数に付加するステップを含む、
ことを特徴とする請求項2に記載の方法。 - 前記基準回路設計の結果として得られるクロスオーバー周波数、結果として得られるクロスオーバー位相マージン、位相応答曲線、振幅応答曲線からなるグループから選択された基準回路設計特性を表す出力信号を生成するステップを更に含む、
ことを特徴とする請求項2に記載の方法。 - 前記基準回路設計のループゲインを前記目標クロスオーバー周波数での近似的回路設計ゲインに制限するように前記基準回路設計のゲインリミッタの値を設定するステップを更に含む、
ことを特徴とする請求項1に記載の方法。 - 前記インピーダンス回路網を付加するステップが、前記ゲインリミッタに並列に抵抗容量(RC)回路網を付加して前記初期位相マージンの振幅を増大させるステップを含む、
ことを特徴とする請求項1に記載の方法。 - 前記目標クロスオーバー周波数での前記基準回路設計の位相マージンを増大させるように前記フィードバック段に含まれるフィードバック構成部品の値を算出するステップを更に含む、
ことを特徴とする請求項1に記載の方法。 - 前記方法が、前記基準回路設計とその基準回路設計のパラメータがロードされたコンピュータ支援設計(CAD)ツールにより実行される、
ことを特徴とする請求項1に記載の方法。 - 機械によって実行される場合に、
フィードバック段を有する基準回路設計を目標クロスオーバー周波数でシミュレートするステップと、
前記目標クロスオーバー周波数での前記基準回路設計の初期位相マージンを求めるステップと、
前記初期位相マージンがしきい値位相マージンよりも小さい場合に、その初期位相マージンを増大させるために前記フィードバック段にインピーダンス回路網を付加するステップと、
を含む動作を前記機械に実行させる命令を提供する機械アクセス可能媒体。 - 前記機械によって実行される場合に、
前記基準回路設計のループゲインを前記目標クロスオーバー周波数での近似的回路設計ゲインに制限するように前記基準回路設計のゲインリミッタの値を設定するステップを含む追加の動作を前記機械に実行させる命令を更に設ける、
ことを特徴とする請求項9に記載の機械アクセス可能媒体。 - 前記インピーダンス回路網を付加するステップが、前記ゲインリミッタに並列に抵抗容量(RC)回路網を付加して前記初期位相マージンの振幅を増大させるステップを含む、
ことを特徴とする請求項10に記載の機械アクセス可能媒体。 - 前記機械によって実行される場合に、
結果として得られる位相マージンが前記初期位相マージンよりも大きい状態で、前記目標クロスオーバー周波数に近接した結果として得られるクロスオーバー周波数で前記基準回路設計が動作するように、前記RC回路網のインピーダンス構成部品の値を算出するステップを含む追加の動作を前記機械に実行させる命令を更に提供する、
ことを特徴とする請求項11に記載の機械アクセス可能媒体。 - 前記RC回路網のインピーダンス構成部品の値を算出するステップが、前記目標クロスオーバー周波数よりも少なくとも1decade高く発生する極と、実質的に前記目標クロスオーバー周波数で発生するゼロとを前記基準回路設計の伝達関数に付加するステップを含む、
ことを特徴とする請求項12に記載の機械アクセス可能媒体。 - 前記機械によって実行される場合に、
前記基準回路設計の結果として得られるクロスオーバー周波数、結果として得られるクロスオーバー位相マージン、位相応答曲線、振幅応答曲線からなるグループから選択された基準回路設計特性を表す出力信号を生成するステップを含む追加の動作を前記機械に実行させる命令を更に提供する、
ことを特徴とする請求項12に記載の機械アクセス可能媒体。 - 前記基準しきい値位相マージンが45度に等しい、
ことを特徴とする請求項9に記載の機械アクセス可能媒体。 - 命令を実行するプロセッサと、
前記命令を格納するために前記プロセッサに結合されたランダムアクセスメモリと、
前記プロセッサに結合され、コンピュータ支援設計(CAD)ツールを格納するデータ記憶ユニット(DSU)と、
を備えるシステムであって、
前記コンピュータ支援設計(CAD)ツールが、前記プロセッサにより実行されたときに、
フィードバック段を有する基準回路設計を前記DSUから前記CADツールにロードするステップと、
前記CADツールを用いて目標クロスオーバー周波数で前記基準回路設計をシミュレートするステップと、
前記目標クロスオーバー周波数で前記基準回路設計の初期位相マージンを求めるステップと、
前記初期位相マージンがしきい値位相マージンよりも小さい場合、その初期位相マージンを増大させるために前記フィードバック段にインピーダンス回路網を付加するステップと、
を含む動作を前記プロセッサに実行させる、
ことを特徴とするシステム。 - 前記インピーダンス回路網を付加するステップが、
前記基準回路設計のループゲインを近似的回路設計ゲインに制限するように前記基準回路設計に含まれるゲイン制限抵抗の抵抗値を設定するステップと、
前記ゲイン制限抵抗に並列に抵抗容量(RC)回路網を付加するステップと、
前記初期位相マージンを増大させるように前記RC回路網の値を算出するステップと、
を含む、
ことを特徴とする請求項16に記載のシステム。 - 前記RC回路網の値を算出するステップが、前記目標クロスオーバー周波数よりも少なくとも1decade高く発生する極と、実質的に目標クロスオーバー周波数で発生するゼロとを前記基準回路設計の伝達関数に付加するステップを含む、
ことを特徴とする請求項17に記載のシステム。 - 前記基準回路設計が、前記フィードバック段に結合された電力段を有する電源回路設計を含む、
ことを特徴とする請求項16に記載のシステム。 - 前記電源回路設計の電力段が、変圧器に結合された集積回路電源コントローラを含む、
ことを特徴とする請求項19に記載のシステム。 - 前記CADツールは、前記基準回路設計の回路構成部品値、前記目標クロスオーバー周波数、前記しきい値位相マージン、目標ループゲインからなるグループから選択された前記基準回路設計のパラメータを前記CADツールのユーザが入力することを可能にするグラフィカルユーザインタフェース(GUI)を含む、
ことを特徴とする請求項16に記載のシステム。 - 前記グラフィカルユーザインタフェースが更に、位相応答曲線、振幅応答曲線、前記基準回路設計のループゲインがほぼ1に等しい結果として得られるクロスオーバー周波数、前記結果として得られたクロスオーバー周波数で算出された前記基準回路設計の結果として得られたクロスオーバー位相マージンからなるグループから選択された出力データを表示するためのGUIウィンドウを含む、
ことを特徴とする請求項21に記載のシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/599,524 US7624360B2 (en) | 2006-11-13 | 2006-11-13 | Method for feedback circuit design |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008123524A true JP2008123524A (ja) | 2008-05-29 |
JP2008123524A5 JP2008123524A5 (ja) | 2010-12-24 |
Family
ID=39110732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007292909A Pending JP2008123524A (ja) | 2006-11-13 | 2007-11-12 | フィードバック回路設計方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7624360B2 (ja) |
EP (1) | EP1921551A3 (ja) |
JP (1) | JP2008123524A (ja) |
CN (1) | CN101202506B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8903687B1 (en) * | 2007-08-17 | 2014-12-02 | Keithley Instruments, Inc. | Dielectric absorption compensation for a measurement instrument |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03128668A (ja) * | 1989-10-13 | 1991-05-31 | Mitsubishi Electric Corp | スイツチング電源の並列運転装置 |
JPH06266787A (ja) * | 1993-03-15 | 1994-09-22 | Toshiba Corp | 回路解析装置 |
JPH0823247A (ja) * | 1994-07-07 | 1996-01-23 | Fujitsu Ltd | 電流検出回路及び増幅器 |
JPH08242127A (ja) * | 1994-12-30 | 1996-09-17 | At & T Corp | 補償回路付光トランスインピーダンス受信機 |
US6519538B1 (en) * | 2000-04-06 | 2003-02-11 | Wayne C Bowman | Method for predicting stability characteristics of power supplies |
US20060238183A1 (en) * | 2005-04-26 | 2006-10-26 | Texas Instruments Incorporated | Apparatus and method to compensate for effects of load capacitance on power regulator |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69529908T2 (de) * | 1995-11-30 | 2003-12-04 | St Microelectronics Srl | Frequenzselbstkompensierter Operationsverstärker |
US6232834B1 (en) * | 2000-02-09 | 2001-05-15 | Marvell International Ltd. | Calibrated compensation for an operational amplifier |
US6417739B1 (en) * | 2001-03-23 | 2002-07-09 | Motorola, Inc. | Loop filter |
US6518737B1 (en) * | 2001-09-28 | 2003-02-11 | Catalyst Semiconductor, Inc. | Low dropout voltage regulator with non-miller frequency compensation |
US6977492B2 (en) * | 2002-07-10 | 2005-12-20 | Marvell World Trade Ltd. | Output regulator |
US7248117B1 (en) * | 2005-02-04 | 2007-07-24 | Marvell International Ltd. | Frequency compensation architecture for stable high frequency operation |
US7323853B2 (en) * | 2005-03-01 | 2008-01-29 | 02Micro International Ltd. | Low drop-out voltage regulator with common-mode feedback |
US7324354B2 (en) * | 2005-07-08 | 2008-01-29 | Bio-Rad Laboratories, Inc. | Power supply with a digital feedback loop |
-
2006
- 2006-11-13 US US11/599,524 patent/US7624360B2/en not_active Expired - Fee Related
-
2007
- 2007-11-12 JP JP2007292909A patent/JP2008123524A/ja active Pending
- 2007-11-13 EP EP07254441A patent/EP1921551A3/en not_active Withdrawn
- 2007-11-13 CN CN2007101596515A patent/CN101202506B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03128668A (ja) * | 1989-10-13 | 1991-05-31 | Mitsubishi Electric Corp | スイツチング電源の並列運転装置 |
JPH06266787A (ja) * | 1993-03-15 | 1994-09-22 | Toshiba Corp | 回路解析装置 |
JPH0823247A (ja) * | 1994-07-07 | 1996-01-23 | Fujitsu Ltd | 電流検出回路及び増幅器 |
JPH08242127A (ja) * | 1994-12-30 | 1996-09-17 | At & T Corp | 補償回路付光トランスインピーダンス受信機 |
US6519538B1 (en) * | 2000-04-06 | 2003-02-11 | Wayne C Bowman | Method for predicting stability characteristics of power supplies |
US20060238183A1 (en) * | 2005-04-26 | 2006-10-26 | Texas Instruments Incorporated | Apparatus and method to compensate for effects of load capacitance on power regulator |
Also Published As
Publication number | Publication date |
---|---|
US7624360B2 (en) | 2009-11-24 |
EP1921551A3 (en) | 2010-11-03 |
CN101202506A (zh) | 2008-06-18 |
CN101202506B (zh) | 2012-12-26 |
US20080115095A1 (en) | 2008-05-15 |
EP1921551A2 (en) | 2008-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7418368B2 (en) | Method and system for testing processor cores | |
US20120078605A1 (en) | Methods and Apparatuses for Circuit Simulation | |
US7961023B2 (en) | Pulse width modulation sequence maintaining maximally flat voltage during current transients | |
JP2010507355A (ja) | 近臨界減衰ステップ応答を生成するパルス幅変調シーケンス | |
JP5935544B2 (ja) | 論理セルのアナログモデルを生成する方法、製品及びコンピュータシステム | |
TW201135499A (en) | T-coil network design for improved bandwidth and electrostatic discharge immunity | |
Kashyap et al. | Closed-form expressions for extending step delay and slew metrics to ramp inputs for RC trees | |
CN108121847B (zh) | 集成电路仿真方法及系统 | |
US20130226530A1 (en) | Mesh generation system | |
JP3636643B2 (ja) | 半導体集積回路の信号遅延時間計算方法及び記憶媒体 | |
EP2122517A1 (en) | Moment-based method and system for evaluation of the reliability of a metal layer in an integrated circuit | |
Lai et al. | Localized stability checking and design of IC power delivery with distributed voltage regulators | |
KR20170066360A (ko) | 콘볼루션 및 반복적 방법들을 사용하는 열적 회로 시뮬레이션들 | |
US10614185B2 (en) | Low drop-out voltage regulator modeling systems and methods | |
JP2009211655A (ja) | 半導体装置の設計方法、設計プログラム及び設計システム | |
US9507903B2 (en) | Method for estimation of delays and slews during circuit optimization | |
JP2008123524A (ja) | フィードバック回路設計方法 | |
EP2076822B1 (en) | Pulse width modulation sequence generating a near critical damped step response | |
Kashyap et al. | Closed form expressions for extending step delay and slew metrics to ramp inputs | |
US9805151B1 (en) | Method and apparatus for Laplace transform system simulation | |
US9607118B1 (en) | Evaluating on-chip voltage regulation | |
JP2007257524A (ja) | 回路動作解析装置及び回路動作解析方法 | |
JP2008123524A5 (ja) | ||
KR101760852B1 (ko) | 향상된 드룹 제어기의 제어 방법을 적용한 하이브리드 형 무정전 전원 장치 | |
US11100268B1 (en) | Fast and accurate simulation for power delivery networks with integrated voltage regulators |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090501 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090501 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101109 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120416 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120419 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120517 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130507 |