JP5935544B2 - 論理セルのアナログモデルを生成する方法、製品及びコンピュータシステム - Google Patents
論理セルのアナログモデルを生成する方法、製品及びコンピュータシステム Download PDFInfo
- Publication number
- JP5935544B2 JP5935544B2 JP2012147754A JP2012147754A JP5935544B2 JP 5935544 B2 JP5935544 B2 JP 5935544B2 JP 2012147754 A JP2012147754 A JP 2012147754A JP 2012147754 A JP2012147754 A JP 2012147754A JP 5935544 B2 JP5935544 B2 JP 5935544B2
- Authority
- JP
- Japan
- Prior art keywords
- transition
- output
- input
- logic
- logic cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本開示は、概して、シミュレーション及び検証のための回路設計のモデル化に関し、より具体的には、物理設計のシステムレベルでのシミュレーション及び検証のための方法及びシステムに関する。
集積回路は、デジタル、アナログ、又は混合信号回路を有してよい。同じ集積回路内にアナログブロック及びデジタルブロックの両方を有する混合信号設計は、ますます目にするようになりつつある。しばしば、混合信号集積回路は機能ブロックに分割されることがある。そのような分割は、回路のアナログ部分とデジタル部分とをブロックに分けて、かかる集積回路を設計する際の複雑さをより扱いやすいものとすることができる。それらの個々のブロックは、ブロックの機能の設計及び検証に適したＥＤＡ（Electronic Design Automation）ツールを用いて、別々に設計及び検証をされてよい。更に、各ブロックは、ＥＤＡツールを用いて物理レイアウトのために自動的に合成されてよく、あるいは、手動でレイアウトされてよい。次いで、物理ブロックは、混合信号回路の完成した設計を形成するようレイアウトにおいて又は回路上で組み立てられてよい。
集積回路のサイズは、数十億個のトランジスタを含むよう大きくなっており、テープアウトの前にシステムレベルで物理設計を検証する際に相当な複雑性を生じさせる。検証のために、アナログ設計者は、システム全体がＳＰＩＣＥのような精度を有してシミュレーションされることを好み、デジタル設計者は、基本的にアナログ部品を取り去る高度な検証メソドロジを好む。
以上より、有効なレベルの検証を依然として保ちながら検証の複雑性を低減するアプローチが望まれている。
本開示は、混合信号集積回路を検証するための既存の方法及びシステムに付随する欠点及び問題を軽減又は解消する方法及びシステムを開示する。
方法は、論理セルについて、該論理セルの入力遷移に応答して起こる論理セルの出力遷移を示す少なくとも１つのエントリを含む論理遷移データを、前記論理セルのデジタルモデルの解析に基づき生成するステップを有してよい。方法は、前記論理セルについて、前記論理遷移データの各エントリに関連付けられた遷移タイミングパラメータを含む、パラメータ化された遷移に基づくアナログモデルを生成するステップを更に有してよい。方法は、前記論理セルについて、前記パラメータ化された遷移に基づくアナログモデルと、前記論理セルを特徴付ける１又はそれ以上のアナログネットリストとに基づき、アナログモデルを生成するステップを更に有してよい。前記アナログモデルは、（ｉ）前記論理セルの入力を夫々表す１又はそれ以上の入力ノードと、（ｉｉ）前記論理セルの出力を夫々表す１又はそれ以上の出力ノードと、（ｉｉｉ）前記１又はそれ以上の入力ノードの夫々を入力として受け、該入力に基づき出力を計算するよう構成される、前記論理セルのブール論理をモデル化するための論理ブロックと、（ｉｖ）前記論理ブロックの出力を選択入力として受け、自身のデータ入力部で低閾信号及び高閾信号を受け、遷移アナログ信号を出力するよう構成されるマルチプレクサと、（ｖ）前記１又はそれ以上の入力ノードの夫々を入力として受け、前記１又はそれ以上の入力ノードの値と、前記パラメータ化された遷移に基づくアナログモデルから選択されるパラメータとに基づき遷移タイミングパラメータを出力するよう構成される、遷移に基づくパラメータブロックと、（ｖｉ）前記マルチプレクサの出力及び前記遷移タイミングパラメータを受け、前記１又はそれ以上の入力ノードへの入力に応答して前記論理セルの挙動をモデル化する出力論理信号を出力するよう構成される遷移関数ブロックとを有する。
本開示のある実施形態の技術上の利点には、論理セルの論理関数並びに負荷及びタイミング特性を維持するようアナログモデリング言語において混合信号回路の論理セルをモデル化するアプローチがある。そのようなモデル化は、従来のアプローチと比較して、論理セルを含むより大きい回路のより効率的なシミュレーション及び検証を可能にする。
他の技術上の利点は、以下の説明、図面及び特許請求の範囲から当業者には容易に認識されるであろう。更に、特定の利点が先に挙げられたが、様々な実施形態は、それらの利点の全て又は一部を有してよく、あるいは、それらの利点を全く有さなくてもよい。
本発明の実施形態によれば、有効なレベルの検証を依然として保ちながら検証の複雑性を低減することが可能となる。
本発明及びその利点のより完全な理解のために、添付の図面とともに以下の説明が参照される。
実施形態及びそれらの利点は、図１乃至６の参照により最もよく理解される。同じ参照符号は、同じ又は対応する部分を示すために使用される。
図１は、本開示のある実施形態に従う例となるコンピュータ装置１０２のブロック図を表す。コンピュータ装置１０２は、ビジネス上、科学上、制御上、又は他の目的のためにあらゆる形態の情報、知能、又はデータを計算し、分類し、処理し、送信し、受信し、検索し、発生させ、切り替え、記憶し、表示し、証明し、検出し、記録し、再生し、操作し、又は利用するよう動作可能なあらゆる手段又は手段の集合体を有してよい。例えば、コンピュータ装置１０２は、パーソナルコンピュータ、ネットワーク記憶装置、又はその他の適切な装置であってよく、大きさ、形状、性能、機能、及び価格において様々であってよい。ある実施形態において、コンピュータ装置１０２は、パーソナルコンピュータ又はワークステーション（例えば、デスクトップコンピュータ又はポータブルコンピュータ）であってよい。他の実施形態において、コンピュータ装置１０２は、プロセッサ１０３、及びコンピュータ１０３と連通可能に結合されたメモリ１０４を有してよい。
プロセッサ１０３は、プログラム命令を解釈及び／又は実行し且つ／あるいはデータを処理するよう構成されたあらゆるシステム、装置、又は機器を有してよく、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、あるいは、プログラム命令を解釈及び／又は実行し且つ／あるいはデータを処理するよう構成されたその他のデジタル又はアナログ回路を有してよいが、これらに限られない。幾つかの実施形態において、プロセッサ１０３が解釈及び／又は実行するプログラム命令且つ／あるいは処理するデータは、メモリ１０４に記憶されており、且つ／あるいは、メモリ１０４から伝送されてよい。
メモリ１０４は、プロセッサ１０３と連通可能に結合されてよく、時間期間にプログラム命令又はデータを保持するよう構成されたあらゆるシステム、装置、又は機器を有してよい（例えば、コンピュータ読み取り可能な媒体）。メモリ１０４は、ランダムアクセスメモリ（ＲＡＭ）、電気的消去・プログラム可能型読出専用メモリ（ＥＥＰＲＯＭ）、ＰＣＭＣＩＡカード、フラッシュメモリ、磁気記憶装置、光学磁気記憶装置、固体状態記憶装置、あるいは、コンピュータ装置１０２への電力がオフされた後にデータを保持する揮発性又は不揮発性メモリのあらゆる適切なセクション及び／又はアレイを有してよい。図１に示されるように、メモリ１０４は、モデル生成モジュール１０６、アナログネットリスト１０８、デジタルモデル１１０、パラメータ化された遷移に基づくアナログモデル１１２、及びアナログモデル１１４を記憶してよい。
モデル生成モジュール１０６は、アナログネットリスト１０８、デジタルモデル１１０、及び／又は他の適切なデータを受け取って、かかるデータの解析に基づき、所与の論理セルについてアナログモデルを生成するよう構成されたあらゆるシステム、装置、又は機器を有してよい。モデル生成モジュール１０６の機能及び論理セルのアナログモデルのその生成に関する詳細は、以下、図２乃至６の説明に関して、より詳しく記載される。
アナログネットリスト１０８は、所与の論理セルに関して、かかる論理セルのアナログ回路素子及び／又はアナログ回路素子によって要約若しくはモデル化されるかかる論理セルの特性を示す１又はそれ以上のデータファイルを有してよい。例えば、所与の論理セルのためのアナログネットリスト１０８は、その所与の論理セルのレイアウト抽出された寄生キャパシタンス及び抵抗を含むＳＰＩＣＥネットリスト、すなわち、セルのファンアウト（fanout）データ（セルの入力キャパシタンスに対するセルの出力キャパシタンスの比、及び／又は論理セルの他の適切なアナログ部品表現）を有してよい。
デジタルモデル１１０は、所与の論理セルに関して、デジタルモデリング言語を含む１又はそれ以上のデータファイルを有してよい。例えば、所与の論理セルのためのデジタルモデル１１０は、ヴェリログ（Verilog）、ＶＨＤＬ、又は所与のセルの論理表現を詳述する他の論理リスティングを有してよい。
パラメータ化された遷移に基づくアナログモデル１１２は、入出力遷移経路（以下でより詳細に記載されるように、デジタルモデル１１０の解析に基づき生成される。）及びアナログネットリスト１０８（例えば、レイアウト抽出されたＳＰＩＣＥ寄生抵抗及びキャパシタンスのネットリスト）に基づき生成される所与の論理セルのパラメータ化されたモデルを有してよい。そのようなパラメータ化されたモデルは、論理セルの各入出力遷移に関連する様々なパラメータ（例えば、遅延、立ち上がり時間、立ち下がり時間、出力抵抗、等）を有してよい。幾つかの実施形態において、パラメータ化された遷移に基づくアナログモデル１１２は、アナログモデリング言語（ヴェリログＡ）において具現されてよい。パラメータ化された遷移に基づくアナログモデル１１２は、以下で図２乃至６の説明に関してより詳しく記載されるように、モデル生成モジュール１０６によって生成されてよい。
アナログモデル１１４は、所与の論理セルに関して、回路のシミュレーション及び／又は検証を実行するよう他の論理セルのアナログモデルに関して使用されうる論理セルのアナログ表現を有してよい。幾つかの実施形態において、アナログモデル１１４は、アナログモデリング言語（ヴェリログＡ）において具現されてよい。アナログモデル１１４は、以下で図２乃至６の説明に関してより詳しく記載されるように、モデル生成モジュール１０６によって生成されてよい。
図２は、本開示の実施形態に従う、所与の論理セルについてアナログモデル１１４を生成する例となるフロー２００の図を表す。図２に示されるように、フロー２００は、４つのメインステップ２０２、２０４、２０６及び２０８を有してよい。かかる４つのステップが表されているが、幾つかの実施形態においては、ステップは異なる順序において起こってよいことが知られている。それらの及び他の実施形態において、アナログモデル１１４の生成は、より多い又はより少ないステップにより達成されてよい。
ステップ２０２で、モデル生成モジュール１０６は、論理セルがデジタルモデル１１０においてモデル化される場合に、その論理セルの入力と出力との間の論理関係を読み出して分析してよい。そのような論理関係に基づき、論理セルの出力での遷移を生じさせる全ての起こり得る入力状態が収集され、論理セルのための論理遷移データとして記憶される。実例として、図３は、標準的なＸＯＲ論理ゲートと、そのＸＯＲ論理ゲートのためのデジタルモデル（例えば、ヴェリログモデル）の解析に基づき生成されうる入出力遷移経路の組を含む論理遷移データとを示す。幾つかの実施形態において、ユーザ選択が、ステップ２０２で生成されるモデリング遷移に組み込まれてよい。例えば、より簡単な遷移モデルが、精度が失われるという犠牲を払って性能を改善するために使用されてよい。そのような簡単なモデルは、他の入力での変化を考慮しない一入力対一出力遷移を有してよい。更に、論理セルの入力遷移及び出力遷移を示すよう、論理遷移データは、論理セルの入力遷移及び出力負荷の遷移時間又はスルーレート（slew rate）を含む（しかし、これに限られない。）論理セルに関する他の情報も示してよい。
ステップ２０４で、モデル生成モジュール１０６は、パラメータ化された遷移に基づくアナログモデル１１２を生成するために、アナログネットリスト１０８（例えば、レイアウト抽出されたＳＰＩＣＥ寄生キャパシタンスのネットリスト及びファンアウトデータ）の１又はそれ以上と、ステップ２０２で生成された論理遷移データとを読み出して解析してよい。パラメータ化された遷移に基づくアナログモデル１１２は、遷移関数（例えば、以下でより詳細に記載される遷移関数５１６）に基づいてよい。遷移関数の演算は、図４において表される。遷移関数は、出力遷移を発生しうる入力オペランドに対する演算を有してよい。入力遷移からの出力遷移の遅延、並びに出力遷移の立ち上がり及び／又は立ち下がり時間は、遷移関数に対するパラメータとして特定されてよい。遷移点は、遷移の種類が推定されうる遷移信号波形上の単一点であってよい。しばしば、遷移点は、信号がその低閾値と高閾値との間の中間点を横断する点である。スプリアス遷移がモデル化されるべき場合に、遷移点は、現在の値からの小さい割合又は何らかの変化として定義されてよい。パラメータ“DELAY”は、入力の遷移点（例えば、中間点）からその対応する出力の遷移点（例えば、中間点）までの時間遅延を有してよい。パラメータ“trise”及び“tfall”は、夫々、出力遷移の立ち上がり時間及び立ち下がり時間を有してよい。パラメータDELAY、trise及びtfallは、定数であってよく、あるいは、値がアナログモデル１１４の他の部分によって制御され得る変数であってよい。
パラメータ化された遷移に基づくアナログモデル１１２に関し、ステップ２０２で生成された論理遷移データにおけるあらゆるエントリは、パラメータの組にマッピングしてよい。夫々のエントリのそのようなパラメータは、立ち上がり遅延（tdr）、立ち下がり遅延（tdf）、立ち上がり遷移時間（trise）、立ち下がり遷移時間（tfall）、並びに立ち下がり及び立ち上がり遷移の出力抵抗（夫々Ronf及びRonr）を有してよい。言い換えると、遷移関数の引数tdr、tdf、trise及びtfall、並びにRonf及びRonrは、夫々、遷移テーブル内の要素の組である領域を有する関数の範囲としてモデル化されてよい。Ronf及びRonrは、以下でより詳細に記載されるように、出力負荷によって引き起こされる遅延効果をモデル化するために使用されてよい。かかるパラメータ関数は、入力遷移に続く０から１までの出力の遷移を表す次の式によって表される：
V(504)＝vss t＜tin01＋tfr−trise／2の場合
V(504)＝vss＋（vdd−vss）・（t−tin01−tdr＋trise／2）／trise
（tin01＋tdr−trise／2）≦t≦（tin01＋tdr＋trise／2）の場合
V(504)＝vdd t＞tin01＋tdr＋trise／2の場合
Ronr・Cload・dV(506)／dt＝V(506)−V(504)
ここで、tは、時間であり、V(504)は、図５のノード５０４での電圧であり、V(506)は、図５のノード５０６での電圧であり、tin01は、出力を論理０から論理１に切り替えるゲートに対する入力の遷移の絶対時間であり、Cloadは、図５のノード５０６での集中キャパシタンス負荷であり、dV(506)／dtは、ｔに対するV(506)の導関数であり、tdr、trise及びRonrは、アナログモデルパラメータである。実際上、モデリング言語としてヴェリログＡを用いる場合には、シミュレータはV(504)の遷移を平滑化するので、V(504)を表す式は近似である。最終の線形微分方程式は、V(506)を計算するようシミュレータによって解かれる。シミュレータは、ノード５０６での負荷が集中しているとの制限を有さない点に留意されたい。なお、本開示に従ってモデルを構築する場合に、集中容量性負荷を用いることは、シミュレーション出力からのパラメータRonrの抽出を簡単にする。立ち下がり遷移に関するV(504)及びV(506)の式は、モデルパラメーがtdf、tfall、及びRonfによって置換され且つvdd及びvssが交換される点を除いて、上記の式と同じ形をとる。
V(504)＝vss t＜tin01＋tfr−trise／2の場合
V(504)＝vss＋（vdd−vss）・（t−tin01−tdr＋trise／2）／trise
（tin01＋tdr−trise／2）≦t≦（tin01＋tdr＋trise／2）の場合
V(504)＝vdd t＞tin01＋tdr＋trise／2の場合
Ronr・Cload・dV(506)／dt＝V(506)−V(504)
ここで、tは、時間であり、V(504)は、図５のノード５０４での電圧であり、V(506)は、図５のノード５０６での電圧であり、tin01は、出力を論理０から論理１に切り替えるゲートに対する入力の遷移の絶対時間であり、Cloadは、図５のノード５０６での集中キャパシタンス負荷であり、dV(506)／dtは、ｔに対するV(506)の導関数であり、tdr、trise及びRonrは、アナログモデルパラメータである。実際上、モデリング言語としてヴェリログＡを用いる場合には、シミュレータはV(504)の遷移を平滑化するので、V(504)を表す式は近似である。最終の線形微分方程式は、V(506)を計算するようシミュレータによって解かれる。シミュレータは、ノード５０６での負荷が集中しているとの制限を有さない点に留意されたい。なお、本開示に従ってモデルを構築する場合に、集中容量性負荷を用いることは、シミュレーション出力からのパラメータRonrの抽出を簡単にする。立ち下がり遷移に関するV(504)及びV(506)の式は、モデルパラメーがtdf、tfall、及びRonfによって置換され且つvdd及びvssが交換される点を除いて、上記の式と同じ形をとる。
パラメータ化された遷移に基づくアナログモデル１１２から、アナログモデル１１４が生成され得る。図５は、本開示のある実施形態に従う、所与の論理セルの例となるアナログモデル１１４を表す。アナログモデル１１４は、１又はそれ以上の入力ノード５０２、１又はそれ以上の内部出力ノード５０４、及び１又はそれ以上の出力ノード５０６を有してよい。入力ノード５０２は、モデル化される論理セルの入力に相当し、出力ノード５０４は、モデル化される論理セルの出力に相当する。図５に示されるように、各入力ノード５０２は、夫々の入力キャパシタンス５０８に結合されてよい。各入力キャパシタンスは、アナログネットリスト１０８（キャパシタンス抽出されたＳＰＩＣＥネットリスト）における１又はそれ以上の値に基づき求められてよい。
入力ノード５０２は、論理ブロック５１０及び遷移に基づくパラメータブロック５１２の夫々へ結合されてよい。論理ブロック５１０は、モデル化される論理セルのブール論理をモデル化してよい。入力ノード５０２での入力値及び論理ブロック５１０の論理表現に基づき、論理ブロック５１０は、出力されるブール値を計算してよい。論理ブロック５１０の出力は、マルチプレクサ段５１４の選択ポートへ結合されてよい。マルチプレクサ段５１４の入力ポートは、夫々、低閾信号レベル（例えば、vss）及び高閾信号レベル（例えば、vdd）へ結合されてよい。よって、マルチプレクサ段５１４の出力は、アナログ信号領域における遷移を生じうる。そのような遷移は、遷移関数５１６への入力オペランドとして適用されてよい。
遷移に基づくパラメータブロック５１２は、パラメータ化された遷移に基づくアナログモデル１１２に基づいてよく、あるいは、それに相当してよい。入力ノード５０２での入力遷移及びパラメータ化された遷移に基づくアナログモデル１１２のパラメータ化された関数に基づき、遷移に基づくパラメータブロック５１２は、delay、trise、及びtfallの値を出力してよい。それらの出力値は、遷移関数５１６への入力オペランドとして適用されてよい。
それらの入力オペランドに基づき、遷移関数５１６は、論理セルがアナログ部品のみを用いて完全に合成されてモデル化された場合に見られるような特性を近似する特性（例えば、スルー及び遅延）を有するアナログ信号を内部出力ノード５０４へ出力してよい。遷移関数５１６によってモデル化された遅延は、無負荷の出力に存在する遅延を有してよい。従って、抵抗Ron５１８が内部出力ノード５０４と出力ノード５０６との間に結合されてよく、それにより、出力負荷によって引き起こされる遅延効果は出力ノード５０６においてモデル化され得る。更に、Ronの値は、立ち上がり及び立ち下がり出力遷移の効果と、異なる入力−出力経路の効果とを表すよう、アナログモデル１１４において動的に変更されてよい。図５は、様々な構成要素ブロックを有する概略図としてアナログモデル１１４を表すが、アナログモデル１１４及びその様々な構成要素は、アナログモデリング言語（例えば、ヴェリログＡ）においてモデル化されてよい。
ステップ２０６で、モデル生成モジュール１０６は、パラメータ化された遷移に基づくアナログモデル１１２の最適値を決定するよう最適化ステップを実行してよい。図６は、本開示のある実施形態に従う、所与の論理セルのアナログモデル１１４を最適化する例となるフローの図を表す。かかる最適化を実行するよう、アナログシミュレーション試験ベンチ（例えば、ＳＰＩＣＥを用いる。）は、所与の論理セルについて、ステップ２０２でその論理セルについて生成された論理遷移データの全てのエントリについて出力遅延及びスルーを測定するよう、生成されてよい。試験ベンチは、論理遷移データにおいて存在するエントリと同数の論理セルのインスタンスを有してよい。論理セルデータにおける各エントリは、入力励起（input excitation）及び出力負荷整合エントリ（output load matching entry）を有する論理セルの対応するインスタンスを有してよい。この試験ベンチは、アナログネットリスト１０８（例えば、抵抗／キャパシタンス抽出されたネットリスト）において具現される論理セルの寄生特性を有して実行されてよく、論理セルの出力の遅延及び遷移（スルー）時間は、比較のために記録されてよい。
最適化の一部として、試験ベンチは、パラメータ化された遷移に基づくアナログモデル１１２及びパラメータ化された遷移に基づくアナログモデル１１２のための選択されたパラメータを有して実行されてもよい。論理セルの出力の遅延及び遷移時間は、寄生特性を含んだ予め記録されたシミュレーションと比較されてよい。寄生特性シミュレーション及びパラメータベース・シミュレーションの遅延及び遷移時間の間のパーセント誤差が特定の値（例えば、図６に示される１％）よりも小さい場合には、最適化ステップは終了してよく、選択されたパラメータは記憶されてよい。パーセント誤差が特定の値よりも大きい場合には、図６に表されるループは、パラメータの様々な値により繰り返されてよい。それらの異なるパラメータは、図６に表されるループの事前の繰り返しに基づき、例えば、二分探索（bisection）、ニュートン・ラフソン法、レーベンバーグ・マルカート法、又は他を含む標準的な数値法によって選択されてよい。更に、又は代替的に、幾つかの市販のシミュレータ（例えば、ＨＳＰＩＣＥ）は、内部でループの繰り返しを行うよう用いられるオプティマイザを組み込むことができる。幾つかの実施形態において、ループは、パーセント誤差が特定の値よりも小さくなるまで繰り返してよい。他の実施形態では、ループは、特定の数の繰り返しの後に終了してよい。
ステップ２０８で、モデル生成モジュール１０６は、ステップ２０６の最適化において選択されたアナログモデルパラメータによりアナログモデル１１４を更新してよい。アナログモデル１１４は、論理セルを含むより大きい混合信号回路のシミュレーション及び／又は検証において、その夫々の論理セルをモデル化するために使用されてよい。
コンピュータ装置１０２の構成要素は、インターフェース、ロジック、メモリ、及び／又は他の適切な要素を含んでよい。インターフェースは、入力を受信し、出力を送信し、入力及び／又は出力を処理し、且つ／あるいは、他の適切な動作を実行する。インターフェースは、ハードウェア及び／又はソフトウェアを有してよい。
ロジックは、構成要素の動作を実行し、例えば、入力から出力を生成するよう命令を実行する。ロジックは、ハードウェア、ソフトウェア、及び／又は他のロジックを含んでよい。ロジックは、１又はそれ以上の有形なコンピュータ読み取り可能な記憶媒体においてエンコードされてよく、コンピュータ（例えば、コンピュータ装置１０２）によって実行される場合に動作を実行してよい。あるロジック、例えばプロセッサは、構成要素の動作を管理してよい。プロセッサの例には、１又はそれ以上のコンピュータ、１又はそれ以上のマイクロコンピュータ、１又はそれ以上のアプリケーション、及び／又は他のロジックがある。
メモリは情報を記憶する。メモリは、１又はそれ以上の有形なコンピュータ読み取り可能な及び／又はコンピュータ実行可能な記憶媒体を有してよい。メモリの例には、コンピュータメモリ（例えば、ランダムアクセスメモリ（ＲＡＭ）又は読出専用メモリ（ＲＯＭ））大容量記憶媒体（例えば、ハードディスク）、リムーバブル記憶媒体（例えば、コンパクトディスク（ＣＤ）又はデジタルバーサタイルディスク（ＤＶＤ））、データベース及び／又はネットワーク記憶装置（例えば、サーバ）、及び／又は他のコンピュータ読み取り可能な媒体がある。
改良、追加、又は削除が、本発明の適用範囲から逸脱することなしに、コンピュータ装置１０２に対してなされてよい。コンピュータ装置１０２の構成要素は一体化又は分割されてよい。更に、システム１００の動作は、より多い、より少ない、又は他の構成要素によって実行されてよい。更に、コンピュータ装置１０２の動作は、あらゆる適切なロジックを用いて実行されてよい。本願において用いられるように、「各」又は「夫々」は、組の各員又は組のサブセットの各員をいう。
本開示は特定の実施形態に関して記載されてきたが、実施形態の変更及び置換は当業者に明らかであろう。従って、実施形態についての上記の説明は本開示を制限しない。他の変更、置換、及び代替は、特許請求の範囲によって定義されるように、本開示の主旨及び適用範囲から逸脱することなしに可能である。
また、以下の付記が、上記の実施形態に関連して開示される。
（付記１）
論理セルのアナログモデルを生成する方法であって、
前記論理セルについて、前記論理セルの入力遷移に応答して起こる前記論理セルの出力遷移を示す少なくとも１つのエントリを含む論理遷移データを、前記論理セルのデジタルモデルの解析に基づき生成するステップと、
前記論理セルについて、前記論理遷移データの各エントリに関連付けられた遷移タイミングパラメータを含む、パラメータ化された遷移に基づくアナログモデルを生成するステップと、
前記論理セルについて、前記パラメータ化された遷移に基づくアナログモデルと、前記論理セルを特徴付ける１又はそれ以上のアナログネットリストとに基づき、アナログモデルを生成するステップと
を有し、
前記アナログモデルは、
前記論理セルの入力を夫々表す１又はそれ以上の入力ノードと、
前記論理セルの出力を夫々表す１又はそれ以上の出力ノードと、
前記１又はそれ以上の入力ノードの夫々を入力として受け、該入力に基づき出力を計算するよう構成される、前記論理セルのブール論理をモデル化するための論理ブロックと、
前記論理ブロックの出力を選択入力として受け、自身のデータ入力部で低閾信号及び高閾信号を受け、遷移アナログ信号を出力するよう構成されるマルチプレクサと、
前記１又はそれ以上の入力ノードの夫々を入力として受け、前記１又はそれ以上の入力ノードの値と、前記パラメータ化された遷移に基づくアナログモデルから選択されるパラメータとに基づき遷移タイミングパラメータを出力するよう構成される、遷移に基づくパラメータブロックと、
前記マルチプレクサの出力及び前記遷移タイミングパラメータを受け、前記１又はそれ以上の入力ノードへの入力に応答して前記論理セルの挙動をモデル化する出力論理信号を出力するよう構成される遷移関数ブロックと
を有する、方法。
論理セルのアナログモデルを生成する方法であって、
前記論理セルについて、前記論理セルの入力遷移に応答して起こる前記論理セルの出力遷移を示す少なくとも１つのエントリを含む論理遷移データを、前記論理セルのデジタルモデルの解析に基づき生成するステップと、
前記論理セルについて、前記論理遷移データの各エントリに関連付けられた遷移タイミングパラメータを含む、パラメータ化された遷移に基づくアナログモデルを生成するステップと、
前記論理セルについて、前記パラメータ化された遷移に基づくアナログモデルと、前記論理セルを特徴付ける１又はそれ以上のアナログネットリストとに基づき、アナログモデルを生成するステップと
を有し、
前記アナログモデルは、
前記論理セルの入力を夫々表す１又はそれ以上の入力ノードと、
前記論理セルの出力を夫々表す１又はそれ以上の出力ノードと、
前記１又はそれ以上の入力ノードの夫々を入力として受け、該入力に基づき出力を計算するよう構成される、前記論理セルのブール論理をモデル化するための論理ブロックと、
前記論理ブロックの出力を選択入力として受け、自身のデータ入力部で低閾信号及び高閾信号を受け、遷移アナログ信号を出力するよう構成されるマルチプレクサと、
前記１又はそれ以上の入力ノードの夫々を入力として受け、前記１又はそれ以上の入力ノードの値と、前記パラメータ化された遷移に基づくアナログモデルから選択されるパラメータとに基づき遷移タイミングパラメータを出力するよう構成される、遷移に基づくパラメータブロックと、
前記マルチプレクサの出力及び前記遷移タイミングパラメータを受け、前記１又はそれ以上の入力ノードへの入力に応答して前記論理セルの挙動をモデル化する出力論理信号を出力するよう構成される遷移関数ブロックと
を有する、方法。
（付記２）
前記アナログモデルは１又はそれ以上の入力キャパシタンスを有し、各入力キャパシタンスは夫々の入力ノードへ結合される、
付記１に記載の方法。
前記アナログモデルは１又はそれ以上の入力キャパシタンスを有し、各入力キャパシタンスは夫々の入力ノードへ結合される、
付記１に記載の方法。
（付記３）
前記アナログモデルは、前記遷移関数ブロックの出力へ結合される抵抗を有し、該抵抗は、前記論理セルの出力での負荷をモデル化する、
付記１に記載の方法。
前記アナログモデルは、前記遷移関数ブロックの出力へ結合される抵抗を有し、該抵抗は、前記論理セルの出力での負荷をモデル化する、
付記１に記載の方法。
（付記４）
特定のエントリについての遷移タイミングパラメータは、前記特定のエントリについての入力遷移と出力遷移との間の遅延、前記特定のエントリについての出力遷移立ち上がり時間、前記特定のエントリについての出力遷移立ち下がり時間、及び前記特定のエントリについて出力負荷をモデル化するための前記特定のエントリについての負荷抵抗、のうち少なくとも１つを含む、
付記１に記載の方法。
特定のエントリについての遷移タイミングパラメータは、前記特定のエントリについての入力遷移と出力遷移との間の遅延、前記特定のエントリについての出力遷移立ち上がり時間、前記特定のエントリについての出力遷移立ち下がり時間、及び前記特定のエントリについて出力負荷をモデル化するための前記特定のエントリについての負荷抵抗、のうち少なくとも１つを含む、
付記１に記載の方法。
（付記５）
前記アナログモデルを最適化するステップを更に有し、
前記アナログモデルの最適化は、
前記論理セルの出力タイミング特性の第１の組を決定するよう、前記アナログモデルを、１又はそれ以上のアナログネットリストにおいて具現される前記論理セルの寄生キャパシタンスに基づきシミュレーションするステップと、
前記論理セルの出力タイミング特性の第２の組を決定するよう、前記アナログモデルを、前記パラメータ化された遷移に基づくアナログモデルの選択されたパラメータに基づきシミュレーションするステップと、
前記論理セルの前記出力タイミング特性の第１の組と前記論理セルの前記出力タイミング特性の第２の組との間のパーセント誤差が許容範囲内にある場合に、前記選択されたパラメータを含めるよう前記アナログモデルを更新するステップと
を有する、付記１に記載の方法。
前記アナログモデルを最適化するステップを更に有し、
前記アナログモデルの最適化は、
前記論理セルの出力タイミング特性の第１の組を決定するよう、前記アナログモデルを、１又はそれ以上のアナログネットリストにおいて具現される前記論理セルの寄生キャパシタンスに基づきシミュレーションするステップと、
前記論理セルの出力タイミング特性の第２の組を決定するよう、前記アナログモデルを、前記パラメータ化された遷移に基づくアナログモデルの選択されたパラメータに基づきシミュレーションするステップと、
前記論理セルの前記出力タイミング特性の第１の組と前記論理セルの前記出力タイミング特性の第２の組との間のパーセント誤差が許容範囲内にある場合に、前記選択されたパラメータを含めるよう前記アナログモデルを更新するステップと
を有する、付記１に記載の方法。
（付記６）
前記デジタルモデルは、デジタルモデリング言語において具現される、
付記１に記載の方法。
前記デジタルモデルは、デジタルモデリング言語において具現される、
付記１に記載の方法。
（付記７）
前記アナログモデルは、アナログモデリング言語において具現される、
付記１に記載の方法。
前記アナログモデルは、アナログモデリング言語において具現される、
付記１に記載の方法。
（付記８）
前記パラメータ化された遷移に基づくアナログモデルは、アナログモデリング言語において具現される、
付記１に記載の方法。
前記パラメータ化された遷移に基づくアナログモデルは、アナログモデリング言語において具現される、
付記１に記載の方法。
（付記９）
コンピュータ読み取り可能な媒体と、
前記コンピュータ読み取り可能な媒体に坦持され、プロセッサによって読出可能であり、読み出され実行される場合に、前記プロセッサに、
論理セルについて、前記論理セルの入力遷移に応答して起こる前記論理セルの出力遷移を示す少なくとも１つのエントリを含む論理遷移データを、前記論理セルのデジタルモデルの解析に基づき生成させ、
前記論理セルについて、前記論理遷移データの各エントリに関連付けられた遷移タイミングパラメータを含む、パラメータ化された遷移に基づくアナログモデルを生成させ、
前記論理セルについて、前記パラメータ化された遷移に基づくアナログモデルと、前記論理セルを特徴付ける１又はそれ以上のアナログネットリストとに基づき、アナログモデルを生成させる
コンピュータにより実行可能な命令と
を有し、
前記アナログモデルは、
前記論理セルの入力を夫々表す１又はそれ以上の入力ノードと、
前記論理セルの出力を夫々表す１又はそれ以上の出力ノードと、
前記１又はそれ以上の入力ノードの夫々を入力として受け、該入力に基づき出力を計算するよう構成される、前記論理セルのブール論理をモデル化するための論理ブロックと、
前記論理ブロックの出力を選択入力として受け、自身のデータ入力部で低閾信号及び高閾信号を受け、遷移アナログ信号を出力するよう構成されるマルチプレクサと、
前記１又はそれ以上の入力ノードの夫々を入力として受け、前記１又はそれ以上の入力ノードの値と、前記パラメータ化された遷移に基づくアナログモデルから選択されるパラメータとに基づき遷移タイミングパラメータを出力するよう構成される、遷移に基づくパラメータブロックと、
前記マルチプレクサの出力及び前記遷移タイミングパラメータを受け、前記１又はそれ以上の入力ノードへの入力に応答して前記論理セルの挙動をモデル化する出力論理信号を出力するよう構成される遷移関数ブロックと
を有する、製品。
コンピュータ読み取り可能な媒体と、
前記コンピュータ読み取り可能な媒体に坦持され、プロセッサによって読出可能であり、読み出され実行される場合に、前記プロセッサに、
論理セルについて、前記論理セルの入力遷移に応答して起こる前記論理セルの出力遷移を示す少なくとも１つのエントリを含む論理遷移データを、前記論理セルのデジタルモデルの解析に基づき生成させ、
前記論理セルについて、前記論理遷移データの各エントリに関連付けられた遷移タイミングパラメータを含む、パラメータ化された遷移に基づくアナログモデルを生成させ、
前記論理セルについて、前記パラメータ化された遷移に基づくアナログモデルと、前記論理セルを特徴付ける１又はそれ以上のアナログネットリストとに基づき、アナログモデルを生成させる
コンピュータにより実行可能な命令と
を有し、
前記アナログモデルは、
前記論理セルの入力を夫々表す１又はそれ以上の入力ノードと、
前記論理セルの出力を夫々表す１又はそれ以上の出力ノードと、
前記１又はそれ以上の入力ノードの夫々を入力として受け、該入力に基づき出力を計算するよう構成される、前記論理セルのブール論理をモデル化するための論理ブロックと、
前記論理ブロックの出力を選択入力として受け、自身のデータ入力部で低閾信号及び高閾信号を受け、遷移アナログ信号を出力するよう構成されるマルチプレクサと、
前記１又はそれ以上の入力ノードの夫々を入力として受け、前記１又はそれ以上の入力ノードの値と、前記パラメータ化された遷移に基づくアナログモデルから選択されるパラメータとに基づき遷移タイミングパラメータを出力するよう構成される、遷移に基づくパラメータブロックと、
前記マルチプレクサの出力及び前記遷移タイミングパラメータを受け、前記１又はそれ以上の入力ノードへの入力に応答して前記論理セルの挙動をモデル化する出力論理信号を出力するよう構成される遷移関数ブロックと
を有する、製品。
（付記１０）
前記アナログモデルは１又はそれ以上の入力キャパシタンスを有し、各入力キャパシタンスは夫々の入力ノードへ結合される、
付記９に記載の製品。
前記アナログモデルは１又はそれ以上の入力キャパシタンスを有し、各入力キャパシタンスは夫々の入力ノードへ結合される、
付記９に記載の製品。
（付記１１）
前記アナログモデルは、前記遷移関数ブロックの出力へ結合される抵抗を有し、該抵抗は、前記論理セルの出力での負荷をモデル化する、
付記９に記載の製品。
前記アナログモデルは、前記遷移関数ブロックの出力へ結合される抵抗を有し、該抵抗は、前記論理セルの出力での負荷をモデル化する、
付記９に記載の製品。
（付記１２）
特定のエントリについての遷移タイミングパラメータは、前記特定のエントリについての入力遷移と出力遷移との間の遅延、前記特定のエントリについての出力遷移立ち上がり時間、前記特定のエントリについての出力遷移立ち下がり時間、及び前記特定のエントリについて出力負荷をモデル化するための前記特定のエントリについての負荷抵抗、のうち少なくとも１つを含む、
付記９に記載の製品。
特定のエントリについての遷移タイミングパラメータは、前記特定のエントリについての入力遷移と出力遷移との間の遅延、前記特定のエントリについての出力遷移立ち上がり時間、前記特定のエントリについての出力遷移立ち下がり時間、及び前記特定のエントリについて出力負荷をモデル化するための前記特定のエントリについての負荷抵抗、のうち少なくとも１つを含む、
付記９に記載の製品。
（付記１３）
前記コンピュータにより実行可能な命令は、読み出され実行される場合に、前記プロセッサに、更に、前記アナログモデルを最適化させ、
前記アナログモデルの最適化は、
前記論理セルの出力タイミング特性の第１の組を決定するよう、前記アナログモデルを、１又はそれ以上のアナログネットリストにおいて具現される前記論理セルの寄生キャパシタンスに基づきシミュレーションするステップと、
前記論理セルの出力タイミング特性の第２の組を決定するよう、前記アナログモデルを、前記パラメータ化された遷移に基づくアナログモデルの選択されたパラメータに基づきシミュレーションするステップと、
前記論理セルの前記出力タイミング特性の第１の組と前記論理セルの前記出力タイミング特性の第２の組との間のパーセント誤差が許容範囲内にある場合に、前記選択されたパラメータを含めるよう前記アナログモデルを更新するステップと
を有する、付記９に記載の製品。
前記コンピュータにより実行可能な命令は、読み出され実行される場合に、前記プロセッサに、更に、前記アナログモデルを最適化させ、
前記アナログモデルの最適化は、
前記論理セルの出力タイミング特性の第１の組を決定するよう、前記アナログモデルを、１又はそれ以上のアナログネットリストにおいて具現される前記論理セルの寄生キャパシタンスに基づきシミュレーションするステップと、
前記論理セルの出力タイミング特性の第２の組を決定するよう、前記アナログモデルを、前記パラメータ化された遷移に基づくアナログモデルの選択されたパラメータに基づきシミュレーションするステップと、
前記論理セルの前記出力タイミング特性の第１の組と前記論理セルの前記出力タイミング特性の第２の組との間のパーセント誤差が許容範囲内にある場合に、前記選択されたパラメータを含めるよう前記アナログモデルを更新するステップと
を有する、付記９に記載の製品。
（付記１４）
前記デジタルモデルは、デジタルモデリング言語において具現される、
付記９に記載の製品。
前記デジタルモデルは、デジタルモデリング言語において具現される、
付記９に記載の製品。
（付記１５）
前記アナログモデルは、アナログモデリング言語において具現される、
付記９に記載の製品。
前記アナログモデルは、アナログモデリング言語において具現される、
付記９に記載の製品。
（付記１６）
前記パラメータ化された遷移に基づくアナログモデルは、アナログモデリング言語において具現される、
付記９に記載の製品。
前記パラメータ化された遷移に基づくアナログモデルは、アナログモデリング言語において具現される、
付記９に記載の製品。
（付記１７）
プロセッサと、
前記プロセッサへ連通可能に結合され、該プロセッサによって読出可能な１又はそれ以上のコンピュータにより実行可能な命令を記憶したコンピュータ読み取り可能な媒体と
を有し、
前記命令は、読み出され実行される場合に、前記プロセッサに、
論理セルについて、前記論理セルの入力遷移に応答して起こる前記論理セルの出力遷移を示す少なくとも１つのエントリを含む論理遷移データを、前記論理セルのデジタルモデルの解析に基づき生成させ、
前記論理セルについて、前記論理遷移データの各エントリに関連付けられた遷移タイミングパラメータを含む、パラメータ化された遷移に基づくアナログモデルを生成させ、
前記論理セルについて、前記パラメータ化された遷移に基づくアナログモデルと、前記論理セルを特徴付ける１又はそれ以上のアナログネットリストとに基づき、アナログモデルを生成させ、
前記アナログモデルは、
前記論理セルの入力を夫々表す１又はそれ以上の入力ノードと、
前記論理セルの出力を夫々表す１又はそれ以上の出力ノードと、
前記１又はそれ以上の入力ノードの夫々を入力として受け、該入力に基づき出力を計算するよう構成される、前記論理セルのブール論理をモデル化するための論理ブロックと、
前記論理ブロックの出力を選択入力として受け、自身のデータ入力部で低閾信号及び高閾信号を受け、遷移アナログ信号を出力するよう構成されるマルチプレクサと、
前記１又はそれ以上の入力ノードの夫々を入力として受け、前記１又はそれ以上の入力ノードの値と、前記パラメータ化された遷移に基づくアナログモデルから選択されるパラメータとに基づき遷移タイミングパラメータを出力するよう構成される、遷移に基づくパラメータブロックと、
前記マルチプレクサの出力及び前記遷移タイミングパラメータを受け、前記１又はそれ以上の入力ノードへの入力に応答して前記論理セルの挙動をモデル化する出力論理信号を出力するよう構成される遷移関数ブロックと
を有する、コンピュータシステム。
プロセッサと、
前記プロセッサへ連通可能に結合され、該プロセッサによって読出可能な１又はそれ以上のコンピュータにより実行可能な命令を記憶したコンピュータ読み取り可能な媒体と
を有し、
前記命令は、読み出され実行される場合に、前記プロセッサに、
論理セルについて、前記論理セルの入力遷移に応答して起こる前記論理セルの出力遷移を示す少なくとも１つのエントリを含む論理遷移データを、前記論理セルのデジタルモデルの解析に基づき生成させ、
前記論理セルについて、前記論理遷移データの各エントリに関連付けられた遷移タイミングパラメータを含む、パラメータ化された遷移に基づくアナログモデルを生成させ、
前記論理セルについて、前記パラメータ化された遷移に基づくアナログモデルと、前記論理セルを特徴付ける１又はそれ以上のアナログネットリストとに基づき、アナログモデルを生成させ、
前記アナログモデルは、
前記論理セルの入力を夫々表す１又はそれ以上の入力ノードと、
前記論理セルの出力を夫々表す１又はそれ以上の出力ノードと、
前記１又はそれ以上の入力ノードの夫々を入力として受け、該入力に基づき出力を計算するよう構成される、前記論理セルのブール論理をモデル化するための論理ブロックと、
前記論理ブロックの出力を選択入力として受け、自身のデータ入力部で低閾信号及び高閾信号を受け、遷移アナログ信号を出力するよう構成されるマルチプレクサと、
前記１又はそれ以上の入力ノードの夫々を入力として受け、前記１又はそれ以上の入力ノードの値と、前記パラメータ化された遷移に基づくアナログモデルから選択されるパラメータとに基づき遷移タイミングパラメータを出力するよう構成される、遷移に基づくパラメータブロックと、
前記マルチプレクサの出力及び前記遷移タイミングパラメータを受け、前記１又はそれ以上の入力ノードへの入力に応答して前記論理セルの挙動をモデル化する出力論理信号を出力するよう構成される遷移関数ブロックと
を有する、コンピュータシステム。
（付記１８）
前記アナログモデルは１又はそれ以上の入力キャパシタンスを有し、各入力キャパシタンスは夫々の入力ノードへ結合される、
付記１７に記載のコンピュータシステム。
前記アナログモデルは１又はそれ以上の入力キャパシタンスを有し、各入力キャパシタンスは夫々の入力ノードへ結合される、
付記１７に記載のコンピュータシステム。
（付記１９）
前記アナログモデルは、前記遷移関数ブロックの出力へ結合される抵抗を有し、該抵抗は、前記論理セルの出力での負荷をモデル化する、
付記１７に記載のコンピュータシステム。
前記アナログモデルは、前記遷移関数ブロックの出力へ結合される抵抗を有し、該抵抗は、前記論理セルの出力での負荷をモデル化する、
付記１７に記載のコンピュータシステム。
（付記２０）
特定のエントリについての遷移タイミングパラメータは、前記特定のエントリについての入力遷移と出力遷移との間の遅延、前記特定のエントリについての出力遷移立ち上がり時間、前記特定のエントリについての出力遷移立ち下がり時間、及び前記特定のエントリについて出力負荷をモデル化するための前記特定のエントリについての負荷抵抗、のうち少なくとも１つを含む、
付記１７に記載のコンピュータシステム。
特定のエントリについての遷移タイミングパラメータは、前記特定のエントリについての入力遷移と出力遷移との間の遅延、前記特定のエントリについての出力遷移立ち上がり時間、前記特定のエントリについての出力遷移立ち下がり時間、及び前記特定のエントリについて出力負荷をモデル化するための前記特定のエントリについての負荷抵抗、のうち少なくとも１つを含む、
付記１７に記載のコンピュータシステム。
（付記２１）
前記コンピュータにより実行可能な命令は、読み出され実行される場合に、前記プロセッサに、更に、前記アナログモデルを最適化させ、
前記アナログモデルの最適化は、
前記論理セルの出力タイミング特性の第１の組を決定するよう、前記アナログモデルを、１又はそれ以上のアナログネットリストにおいて具現される前記論理セルの寄生キャパシタンスに基づきシミュレーションするステップと、
前記論理セルの出力タイミング特性の第２の組を決定するよう、前記アナログモデルを、前記パラメータ化された遷移に基づくアナログモデルの選択されたパラメータに基づきシミュレーションするステップと、
前記論理セルの前記出力タイミング特性の第１の組と前記論理セルの前記出力タイミング特性の第２の組との間のパーセント誤差が許容範囲内にある場合に、前記選択されたパラメータを含めるよう前記アナログモデルを更新するステップと
を有する、付記１７に記載のコンピュータシステム。
前記コンピュータにより実行可能な命令は、読み出され実行される場合に、前記プロセッサに、更に、前記アナログモデルを最適化させ、
前記アナログモデルの最適化は、
前記論理セルの出力タイミング特性の第１の組を決定するよう、前記アナログモデルを、１又はそれ以上のアナログネットリストにおいて具現される前記論理セルの寄生キャパシタンスに基づきシミュレーションするステップと、
前記論理セルの出力タイミング特性の第２の組を決定するよう、前記アナログモデルを、前記パラメータ化された遷移に基づくアナログモデルの選択されたパラメータに基づきシミュレーションするステップと、
前記論理セルの前記出力タイミング特性の第１の組と前記論理セルの前記出力タイミング特性の第２の組との間のパーセント誤差が許容範囲内にある場合に、前記選択されたパラメータを含めるよう前記アナログモデルを更新するステップと
を有する、付記１７に記載のコンピュータシステム。
１０２ コンピュータ装置
１０３ プロセッサ
１０４ メモリ
１０６ モデル生成モジュール
１０８ アナログネットリスト
１１０ デジタルモデル
１１２ パラメータ化された遷移に基づくアナログモデル
１１４ アナログモデル
５０２ 入力ノード
５０４ 内部出力ノード
５０６ 出力ノード
５０８ 入力キャパシタンス
５１０ 論理ブロック
５１２ 遷移に基づくパラメータブロック
５１４ マルチプレクサ段
５１６ 遷移関数
５１８ 抵抗
１０３ プロセッサ
１０４ メモリ
１０６ モデル生成モジュール
１０８ アナログネットリスト
１１０ デジタルモデル
１１２ パラメータ化された遷移に基づくアナログモデル
１１４ アナログモデル
５０２ 入力ノード
５０４ 内部出力ノード
５０６ 出力ノード
５０８ 入力キャパシタンス
５１０ 論理ブロック
５１２ 遷移に基づくパラメータブロック
５１４ マルチプレクサ段
５１６ 遷移関数
５１８ 抵抗
Claims (10)
- コンピュータが論理セルのアナログモデルを生成する方法であって、
前記論理セルについて、前記論理セルの入力遷移に応答して起こる前記論理セルの出力遷移を示す少なくとも１つのエントリを含む論理遷移データを、前記論理セルのデジタルモデルの解析に基づき生成するステップと、
前記論理セルについて、前記論理遷移データの各エントリに関連付けられた遷移タイミングパラメータを含む、パラメータ化された遷移に基づくアナログモデルを生成するステップと、
前記論理セルについて、前記パラメータ化された遷移に基づくアナログモデルと、前記論理セルを特徴付ける１又はそれ以上のアナログネットリストとに基づき、アナログモデルを生成するステップと
を有し、
前記アナログモデルは、
前記論理セルの入力を夫々表す１又はそれ以上の入力ノードと、
前記論理セルの出力を夫々表す１又はそれ以上の出力ノードと、
前記１又はそれ以上の入力ノードの夫々を入力として受け、該入力に基づき出力を計算するよう構成される、前記論理セルのブール論理をモデル化するための論理ブロックと、
前記論理ブロックの出力を選択入力として受け、自身のデータ入力部で低閾信号及び高閾信号を受け、遷移アナログ信号を出力するよう構成されるマルチプレクサと、
前記１又はそれ以上の入力ノードの夫々を入力として受け、前記１又はそれ以上の入力ノードの値と、前記パラメータ化された遷移に基づくアナログモデルから選択されるパラメータとに基づき遷移タイミングパラメータを出力するよう構成される、遷移に基づくパラメータブロックと、
前記マルチプレクサの出力及び前記遷移タイミングパラメータを受け、前記１又はそれ以上の入力ノードへの入力に応答して前記論理セルの挙動をモデル化する出力論理信号を出力するよう構成される遷移関数ブロックと
を有する、方法。 - 前記アナログモデルは１又はそれ以上の入力キャパシタンスを有し、各入力キャパシタンスは夫々の入力ノードへ結合される、
請求項１に記載の方法。 - 前記アナログモデルは、前記遷移関数ブロックの出力へ結合される抵抗を有し、該抵抗は、前記論理セルの出力での負荷をモデル化する、
請求項１に記載の方法。 - 特定のエントリについての遷移タイミングパラメータは、前記特定のエントリについての入力遷移と出力遷移との間の遅延、前記特定のエントリについての出力遷移立ち上がり時間、前記特定のエントリについての出力遷移立ち下がり時間、及び前記特定のエントリについて出力負荷をモデル化するための前記特定のエントリについての負荷抵抗、のうち少なくとも１つを含む、
請求項１に記載の方法。 - 前記アナログモデルを最適化するステップを更に有し、
前記アナログモデルの最適化は、
前記論理セルの出力タイミング特性の第１の組を決定するよう、前記アナログモデルを、１又はそれ以上のアナログネットリストにおいて具現される前記論理セルの寄生キャパシタンスに基づきシミュレーションするステップと、
前記論理セルの出力タイミング特性の第２の組を決定するよう、前記アナログモデルを、前記パラメータ化された遷移に基づくアナログモデルの選択されたパラメータに基づきシミュレーションするステップと、
前記論理セルの前記出力タイミング特性の第１の組と前記論理セルの前記出力タイミング特性の第２の組との間のパーセント誤差が許容範囲内にある場合に、前記選択されたパラメータを含めるよう前記アナログモデルを更新するステップと
を有する、請求項１に記載の方法。 - 前記デジタルモデルは、デジタルモデリング言語において具現される、
請求項１に記載の方法。 - 前記アナログモデルは、アナログモデリング言語において具現される、
請求項１に記載の方法。 - 前記パラメータ化された遷移に基づくアナログモデルは、アナログモデリング言語において具現される、
請求項１に記載の方法。 - プロセッサによって実行される場合に、前記プロセッサに、
論理セルについて、前記論理セルの入力遷移に応答して起こる前記論理セルの出力遷移を示す少なくとも１つのエントリを含む論理遷移データを、前記論理セルのデジタルモデルの解析に基づき生成させ、
前記論理セルについて、前記論理遷移データの各エントリに関連付けられた遷移タイミングパラメータを含む、パラメータ化された遷移に基づくアナログモデルを生成させ、
前記論理セルについて、前記パラメータ化された遷移に基づくアナログモデルと、前記論理セルを特徴付ける１又はそれ以上のアナログネットリストとに基づき、アナログモデルを生成させる
コンピュータにより実行可能な命令を有し、
前記アナログモデルは、
前記論理セルの入力を夫々表す１又はそれ以上の入力ノードと、
前記論理セルの出力を夫々表す１又はそれ以上の出力ノードと、
前記１又はそれ以上の入力ノードの夫々を入力として受け、該入力に基づき出力を計算するよう構成される、前記論理セルのブール論理をモデル化するための論理ブロックと、
前記論理ブロックの出力を選択入力として受け、自身のデータ入力部で低閾信号及び高閾信号を受け、遷移アナログ信号を出力するよう構成されるマルチプレクサと、
前記１又はそれ以上の入力ノードの夫々を入力として受け、前記１又はそれ以上の入力ノードの値と、前記パラメータ化された遷移に基づくアナログモデルから選択されるパラメータとに基づき遷移タイミングパラメータを出力するよう構成される、遷移に基づくパラメータブロックと、
前記マルチプレクサの出力及び前記遷移タイミングパラメータを受け、前記１又はそれ以上の入力ノードへの入力に応答して前記論理セルの挙動をモデル化する出力論理信号を出力するよう構成される遷移関数ブロックと
を有する、プログラム。 - プロセッサと、
前記プロセッサへ連通可能に結合され、該プロセッサによって読出可能な１又はそれ以上のコンピュータにより実行可能な命令を記憶したコンピュータ読み取り可能な媒体と
を有し、
前記命令は、読み出され実行される場合に、前記プロセッサに、
論理セルについて、前記論理セルの入力遷移に応答して起こる前記論理セルの出力遷移を示す少なくとも１つのエントリを含む論理遷移データを、前記論理セルのデジタルモデルの解析に基づき生成させ、
前記論理セルについて、前記論理遷移データの各エントリに関連付けられた遷移タイミングパラメータを含む、パラメータ化された遷移に基づくアナログモデルを生成させ、
前記論理セルについて、前記パラメータ化された遷移に基づくアナログモデルと、前記論理セルを特徴付ける１又はそれ以上のアナログネットリストとに基づき、アナログモデルを生成させ、
前記アナログモデルは、
前記論理セルの入力を夫々表す１又はそれ以上の入力ノードと、
前記論理セルの出力を夫々表す１又はそれ以上の出力ノードと、
前記１又はそれ以上の入力ノードの夫々を入力として受け、該入力に基づき出力を計算するよう構成される、前記論理セルのブール論理をモデル化するための論理ブロックと、
前記論理ブロックの出力を選択入力として受け、自身のデータ入力部で低閾信号及び高閾信号を受け、遷移アナログ信号を出力するよう構成されるマルチプレクサと、
前記１又はそれ以上の入力ノードの夫々を入力として受け、前記１又はそれ以上の入力ノードの値と、前記パラメータ化された遷移に基づくアナログモデルから選択されるパラメータとに基づき遷移タイミングパラメータを出力するよう構成される、遷移に基づくパラメータブロックと、
前記マルチプレクサの出力及び前記遷移タイミングパラメータを受け、前記１又はそれ以上の入力ノードへの入力に応答して前記論理セルの挙動をモデル化する出力論理信号を出力するよう構成される遷移関数ブロックと
を有する、コンピュータシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/175,456 US8527257B2 (en) | 2011-07-01 | 2011-07-01 | Transition-based macro-models for analog simulation |
| US13/175,456 | 2011-07-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013020614A JP2013020614A (ja) | 2013-01-31 |
| JP5935544B2 true JP5935544B2 (ja) | 2016-06-15 |
Family
ID=47391458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012147754A Active JP5935544B2 (ja) | 2011-07-01 | 2012-06-29 | 論理セルのアナログモデルを生成する方法、製品及びコンピュータシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8527257B2 (ja) |
| JP (1) | JP5935544B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8762905B2 (en) * | 2012-04-18 | 2014-06-24 | Synopsys, Inc. | Numerical delay model for a technology library cell |
| US8903698B2 (en) | 2012-05-15 | 2014-12-02 | Fujitsu Limited | Generating behavioral models for analog circuits |
| US8930877B1 (en) | 2013-06-27 | 2015-01-06 | Zipalog, Inc. | Method and system of change evaluation of an electronic design for verification confirmation |
| US20190384871A1 (en) * | 2018-06-15 | 2019-12-19 | Palo Alto Research Center Incorporated | Generating hybrid models of physical systems |
| WO2020091852A1 (en) * | 2018-11-02 | 2020-05-07 | Intel IP Corporation | Emulation of radio frequency and mixed signal circuits systems and methods |
| US11314914B2 (en) * | 2018-11-29 | 2022-04-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and non-transitory computer readable medium of operating an electronic design automation platform for an optimal intgrated circuit design |
| CN113348460A (zh) * | 2019-02-15 | 2021-09-03 | 株式会社半导体能源研究所 | 参数探索方法 |
| US11334698B2 (en) * | 2020-04-29 | 2022-05-17 | Synopsys, Inc. | Cell-aware defect characterization by considering inter-cell timing |
| TWI747561B (zh) * | 2020-10-19 | 2021-11-21 | 創意電子股份有限公司 | 效能計算系統、效能計算方法與電子裝置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5222030A (en) * | 1990-04-06 | 1993-06-22 | Lsi Logic Corporation | Methodology for deriving executable low-level structural descriptions and valid physical implementations of circuits and systems from high-level semantic specifications and descriptions thereof |
| US5544067A (en) | 1990-04-06 | 1996-08-06 | Lsi Logic Corporation | Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation |
| US5572437A (en) * | 1990-04-06 | 1996-11-05 | Lsi Logic Corporation | Method and system for creating and verifying structural logic model of electronic design from behavioral description, including generation of logic and timing models |
| US6480816B1 (en) | 1999-06-14 | 2002-11-12 | Sanjay Dhar | Circuit simulation using dynamic partitioning and on-demand evaluation |
| US6898767B2 (en) | 2002-05-09 | 2005-05-24 | Lsi Logic Corporation | Method and apparatus for custom design in a standard cell design environment |
| JP2005242398A (ja) * | 2004-02-24 | 2005-09-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路のシミュレーション方法 |
| WO2006007474A2 (en) | 2004-06-23 | 2006-01-19 | Sioptical, Inc. | Integrated approach for design, simulation and verification of monolithic, silicon-based opto-electronic circuits |
| JP2009116627A (ja) * | 2007-11-06 | 2009-05-28 | Seiko Epson Corp | 集積回路装置の設計方法、集積回路装置の設計支援システム、集積回路装置の設計支援プログラム、集積回路装置及び電子機器 |
| US8201137B1 (en) * | 2009-03-06 | 2012-06-12 | Cadence Design Systems, Inc. | Method and apparatus for AMS simulation of integrated circuit design |
-
2011
- 2011-07-01 US US13/175,456 patent/US8527257B2/en active Active
-
2012
- 2012-06-29 JP JP2012147754A patent/JP5935544B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013020614A (ja) | 2013-01-31 |
| US8527257B2 (en) | 2013-09-03 |
| US20130006595A1 (en) | 2013-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5935544B2 (ja) | 論理セルのアナログモデルを生成する方法、製品及びコンピュータシステム | |
| US9218440B2 (en) | Timing verification of an integrated circuit | |
| US8572532B1 (en) | Common path pessimism removal for hierarchical timing analysis | |
| JP5039890B2 (ja) | セル特性の解析のための電流源ドライバ・モデルの合成 | |
| EP1907956B1 (en) | Accelerated analog and/or rf simulation | |
| KR101662401B1 (ko) | 핀 전계 효과 트랜지스터(FinFET) 기반 회로를 설계하는 방법 및 이 방법을 실행하기 위한 시스템 | |
| JP2004501438A (ja) | 集積回路検証用の高精度タイミングモデル | |
| US10275553B2 (en) | Custom circuit power analysis | |
| WO2010004668A1 (ja) | 遅延ライブラリ、遅延ライブラリの作成方法、および遅延計算方法 | |
| US8713506B2 (en) | System and method for employing signoff-quality timing analysis information concurrently in multiple scenarios to reduce dynamic power in an electronic circuit and an apparatus incorporating the same | |
| US8732630B1 (en) | Methods, systems, and articles of manufacture for implementing analog behavioral modeling and IP integration using systemverilog hardware description language | |
| US10248746B1 (en) | Method and apparatus for estimating ideal power of an integrated circuit design | |
| Kuhlmann et al. | Efficient crosstalk estimation | |
| WO2006131146A1 (en) | Mixed-domain analog/rf simulation | |
| US7840923B2 (en) | Methods and apparatuses for designing integrated circuits using virtual cells | |
| Chang et al. | Type-matching clock tree for zero skew clock gating | |
| US9501592B1 (en) | Methods, systems, and articles of manufacture for implementing analog behavioral modeling and IP integration using systemverilog hardware description language | |
| US9507903B2 (en) | Method for estimation of delays and slews during circuit optimization | |
| US9594858B1 (en) | Methods, systems, and articles of manufacture for implementing scalable statistical library characterization for electronic designs | |
| US8949753B1 (en) | Methods, systems, and articles of manufacture for implementing analog behavioral modeling and IP integration using systemverilog hardware description language | |
| Bian et al. | Nonlinear delay-table approach for full-chip NBTI degradation prediction | |
| US20120159409A1 (en) | Method and apparatus for performing template-based classification of a circuit design | |
| US20220327269A1 (en) | Computing device and method for detecting clock domain crossing violation in design of memory device | |
| US20120304135A1 (en) | Method and apparatus for precision tunable macro-model power analysis | |
| US8745558B1 (en) | Deployment of transmission gate logic cells in application specific integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160425 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5935544 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |