JP5039890B2 - セル特性の解析のための電流源ドライバ・モデルの合成 - Google Patents

Description

本発明は、超大規模集積（ＶＬＳＩ）チップ設計のネットリスト内の論理ステージの性能解析に関する。詳細には、本発明は、論理ステージのタイミング及びノイズ特性の解析に用いる電流源モデルの合成に関する。

静的タイミング解析器は、超大規模集積（ＶＬＳＩ）チップ設計の最適化及び検証のためのツールとして広く用いられている。例えば、典型的にはネットリストによって表されるＶＬＳＩチップ設計は、組合せ論理の複数の連続した論理ステージに区分化することができる。論理ステージは、例えば非線形ドライバ・ゲートのような、例えば１つ又は複数の異なるドライバ・ゲートと、１つ又は複数の相互接続負荷とを含むことができる。論理ステージの解析は、例えば、単純化した線形ドライバ・モデル又は電流源モデルを用いて論理ステージ内の非線形ドライバ・ゲートをモデル化又はシミュレートすることによって実行又は実施することができる。線形ドライバ・モデルは、例えば、当該技術分野において知られているようにＣ効果手順に従って、幾つかの静的タイミング解析器において、生成又は作成することができる。

電子設計の進歩とアグレッシブなデバイスの縮小化により、ナノメートル・トランジスタのような電子デバイスの電気的特性は、例えば、短チャネル効果の増大のためにますます非線形化している。これに加えて、典型的な配線対ドライバの抵抗の比率もまた、縮小化に比例して増加する。従来のＣ効果に基づく線形ドライバ・モデルを用いてドライバ出力における論理ステージの出力波形を正確に捕捉することがますます困難になっている。

ネットリスト内では、論理ステージの性能は、例えば結合ノイズのために隣接する論理ステージによって影響を受ける可能性がある。１つ又は複数の隣接する論理ステージからノイズを受け取る論理ステージは、本明細書においては、ビクティム又はビクティム・ステージ或いはビクティム・セルと呼ぶ、ビクティム・ステージとすることができる。ノイズを隣接する論理ステージに結合させる論理ステージは、本明細書においては、アグレッサ又はアグレッサ・ステージ或いはアグレッサ・セルと呼ぶ、アグレッサ・ステージとすることができる。アグレッサ・ステージ内のドライバをスイッチングすると、ビクティム・ステージに結合するノイズ又はノイズ・グリッチが生じる可能性がある。ノイズは通常、同時にスイッチングするビクティム・ステージの遅延に変化を起し得る。この場合、このノイズは、遅延ノイズとして知られている。ビクティム・ステージが静止している、即ち、ビクティム・ステージがスイッチングしない場合には、スイッチングするアグレッサ・ステージからのノイズが、場合によっては、ビクティム・ステージを通して伝播し、例えば、ビクティム・ステージの記憶素子内にラッチして、ビクティム・ステージの機能的欠陥を引き起こす可能性がある。ビクティム・ステージの機能的欠陥を引き起こすノイズは、機能的ノイズとして知られている。

ビクティム・ステージの機能的欠陥を引き起こすノイズ又はノイズ・グリッチは、例えば、同様にＣ効果手順に従って、モデル化することができる。Ｃ効果手順に基づくモデル化は、ノイズのピーク及び面積をモデル化するのに２つのパラメータを用いるので、例えば、ノイズの非対称波形のようなノイズの他の特性を捕捉するには本質的に不十分である可能性がある。さらに、Ｃ効果手順に基づくモデル化は、ドライバの大きな非線形性のために正確にはドライバ・ゲートをモデル化することができない可能性がある。さらに、Ｃ効果手順に基づくモデル化は、例えば、２つのグリッチ・パラメータと、１つの出力キャパシタンスのパラメータとを含むことができる３次元ゲートの特徴付けを実施するために他の手順を必要とする可能性がある。

アグレッサ・ステージとビクティム・ステージの間のアラインメント解析に対して、当該技術分野においては、線形ドライバ・モデルに基づく手法を使用できることが提案された。この手法は、予め特徴付けられた４次元ルックアップ・テーブルの作成を必要とし、現在の業界標準のセル・ライブラリのような、現在存在するセル・ライブラリに基づくものではない。ここで、アラインメントという用語は、ビクティム・ステージの出力において遅延又は遅延ノイズを生じる、ビクティム・ステージとアグレッサ・ステージの間の状態を指す。最悪の場合のアラインメントは、ビクティム・ステージがドライバの出力において最大遅延を被る状態とすることができる。アラインメントは、ビクティム・セルのエッジ速度、ノイズ幅、ノイズ高さ、及びレシーバの負荷に依存する可能性があることが観測されている。

当該技術分野においてはまた、非線形ＤＣ電流源モデルを用いて、論理ステージのタイミング及びノイズ特性を解析することができることも提案された。この非線形ＤＣ電流源モデルは、入出力電圧に依存する可能性がある。この非線形ＤＣ電流源モデルを用いると、２次元ルックアップ・テーブルを作成し、ミラー・キャパシタンス（Ｃ_ｍ）及び出力キャパシタンス（Ｃ_ｏ）によって増補して、寄生キャパシタンスの効果を捕捉することができる。この非線形ＤＣ電流源モデルを用いると、任意の入力波形及び任意の出力負荷に対して迅速で比較的正確な解析を得ることができることが示された。幾つかの固定した時間ステップが、ドライバの非線形シミュレーションに用いられ、再帰的畳み込みが、相互接続をシミュレートするために用いられた。しかしながら、この方法は、ルックアップ・テーブルを生成するのに新しい特徴付けのデータ形式を有する新しいライブラリを必要とする。さらにこの方法は、遅延ノイズ解析の問題に対処するものではない。

別の方法が、当該技術分野において、非線形電流源ドライバ・モデルを用いて、レシーバ・ステージ、即ち、ビクティム・ステージの出力における結合ノイズに起因した遅延の変化を算出するために提案された。この方法によると、最悪の場合のアラインメント探索は、レシーバ・ステージの出力における遅延の相対的に大きな変化、例えば最大変化を特定する目的の条件付き非線形最適化問題として定式化することができる。この方法は、アラインメントを見出すために、非線形シミュレーションを用いて、レシーバの出力におけるノイズ応答を評価することを必要とする。単一のタイミング・ステージに対して、アラインメントを見出すプロセスは、非線形シミュレーションの数回の繰返しを必要とする可能性がある。その結果、この非線形プログラミング（ＮＬＰ）に基づく方法は、かなりの実行時間を必要する可能性があり、この方法を採用する静的タイミング解析器の全体的な効率に影響を及ぼす可能性がある。これに加えて、ＳＰＩＣＥ特徴付けから明示的にＤＣ電流源モデルを得るためには、既存のライブラリの特徴付けフロー及びライブラリ形式を修正する必要もあり得る。このような変更は、設計及び最適化フローにおける大幅な変更を必要とする可能性があるため、事実上実現可能ではない。

論理ステージ内の非線形ドライバをモデル化するための上述の必要性に応えて、電子設計自動化（ＥＤＡ）工業は、新しいゲート特徴付けデータを、標準的なライブラリ形式、例えば効果的電流源モデル（ＥＣＳＭ）及び複合電流源モデル（ＣＣＳＭ）に付け加えた。既存のライブラリ特徴付けフローと同様に、ＥＣＳＭ内のゲートは、入力スルー及び出力負荷キャパシタンスの範囲に対して特徴付けられ、各々の入力スルー及び出力負荷キャパシタンスＣ_１に対して、出力電圧波形の区分的線形記述が与えられる。ＥＣＳＭルックアップ・テーブルは、セル・ライブラリにおける従来の遅延及び出力スルーのルックアップ・テーブルへの単純な増分拡張である。同様に、ＣＣＳＭルックアップ・テーブルは、ＥＣＳＭにおける出力電圧波形の代わりに区分的線形出力電流波形を含む。

本発明は、添付の図面に関連して記述される、本発明の以下の詳細な記述からより十分に理解され認識されることになる。
説明図を単純かつ明瞭にするために、図面に示される要素は必ずしも一定の尺度で描かれてはいないことを理解されたい。例えば、幾つかの要素の寸法は明瞭にするために、他の要素に比べて拡大されている可能性がある。
本発明は、請求項１において請求される方法、並びに、これに対応するシステム及びコンピュータ・プログラムを提供する。

本発明の実施形態は、セル・ライブラリから利用可能なデータを用いて電流源モデルを合成する方法を提供することができる。電流源モデルは、例えばＣＣＳＭ及び／又はＥＣＳＭ形式に適合するデータから合成される、例えば電流源ドライバ・モデルとすることができる。本方法の１つの実施形態によれば、解析方程式又は解析式、例えば双曲線正接関数を用いて論理ステージ内のドライバをモデル化する電流源モデルを表し、論理ステージのタイミング及びノイズ特性をシミュレートすることができる。加えて、本方法の実施形態は、ビクティム・ステージに結合されたノイズによってビクティム・ステージ内に遅延を引き起こす、アグレッサ・ステージとビクティム・ステージの間のアラインメント状態を計算により見出すことができる。例えば、本方法の実施形態は、ビクティム・ステージの相対的に大きな相互コンダクタンス利得、例えば、予め規定した入出力電圧の範囲内の最大利得が達せられるときのアラインメント状態を見出すことができる。１つの実施形態によれば、ビクティム・ステージの相互コンダクタンス利得は、ビクティム・セル内の遅延と関連付けることができる。

本発明の実施形態は、少なくとも１つのドライバを有することができる、ネットリスト内の少なくとも１つの論理ステージの解析を行う方法を提供することができる。

本方法の１つの実施形態は、セル・ライブラリから利用可能なデータを用いて、入出力電圧の値に基づく、出力過渡電流に関する少なくとも１つのルックアップ・テーブルを生成するステップと、ルックアップ・テーブルを用いてＤＣ成分と１つ又は複数の寄生キャパシタンスとを含むことができる少なくとも１つの電流源モデルを解析的に合成するステップと、電流源モデルを用いて論理ステージをシミュレートしてドライバをモデル化するステップと、シミュレートされた論理ステージの特性を得るステップとを含むことができる。方法の１つの実施形態によれば、セル・ライブラリは、業界標準のセル・ライブラリとすることができる。方法の別の実施形態によれば、セル・ライブラリは、効果的電流源モデル（ＥＣＳＭ）及び／又は複合電流源モデル（ＣＣＳＭ）に適合するデータを含むことができる。

方法の１つの実施形態によれば、電流源モデルを合成するステップは、双曲線正接関数を用いて電流源モデルのＤＣ成分を表すステップと、双曲線正接関数に、ルックアップ・テーブルから利用可能な出力過渡電流の値に対する曲線あてはめを行うステップとを含むことができる。さらに、出力過渡電流の値に対する曲線あてはめを行うステップは、非線形回帰を用いて双曲線正接関数を規定するパラメータを決定するステップを含むことができる。方法の別の実施形態によれば、前述の電流源モデルを合成するステップは、電流源モデルに、ルックアップ・テーブルから利用可能な出力過渡電流の値に対する曲線あてはめを行うことにより、１つ又は複数の寄生キャパシタンスの値を決定するステップをさらに含むことができる。

方法の１つの実施形態によれば、特性を得るステップは、論理ステージの相互コンダクタンス利得を解析的に決定するステップと、予め規定した利得に達するための入出力電圧の少なくとも１つの状態を特定するステップとを含むことができる。例えば、予め規定した利得は、所与の入出力電圧範囲に対する論理ステージの最大利得とすることができる。さらに、この特性は、論理ステージのタイミング及びノイズ特性を含むことができる。

方法の別の実施形態によれば、出力過渡電流に関するルックアップ・テーブルを生成するステップは、入出力電圧及び出力過渡電流を、それぞれ時間の関数として解析的に表すステップと、入出力電圧及び出力過渡電流を所定の時間間隔でサンプリングするステップと、サンプリングされた入出力電圧値に基づいてサンプリングされた出力過渡電流値をソートするステップと、予め規定した間隔の入出力電圧値において出力過渡電流を再サンプリングするステップとを含むことができる。

方法の１つの実施形態によれば、出力過渡電流を時間の関数として表すステップは、セル・ライブラリから利用可能とすることができる出力電圧のデータに、閉形式の解析方程式に対する曲線あてはめを行うステップと、閉形式の解析方程式の導関数を算出するステップと、導関数をスケール調整して出力過渡電流を表すステップとを含むことができる。さらに、１つの実施形態によれば、出力電圧に曲線あてはめを行うステップは、出力電圧にワイブル累積分布方程式に対する曲線あてはめを行うステップを含むことができる。

代替的に、別の実施形態によれば、出力電圧を時間の関数として表すステップは、セル・ライブラリから利用可能とすることができる出力過渡電流のデータに、閉形式の解析方程式に対する曲線あてはめを行うステップと、閉形式の解析方程式の積分を算出するステップと、積分をスケール調整して、出力電圧を表すステップとを含むことができる。

方法の１つの実施形態によれば、出力過渡電流に曲線あてはめを行うステップは、出力過渡電流に二次方程式に対する曲線あてはめを行うステップを含むことができる。

本発明の実施形態は、入力過渡電圧に起因するビクティム・ステージの出力における遅延を解析する方法を提供することができる。

１つの実施形態によれば、方法は、少なくとも１つのセル・ライブラリから利用可能なデータを用いて、少なくとも１つの合成された電流源モデルによりビクティム・ステージをシミュレートするステップと、ビクティム・ステージの相互コンダクタンス利得を出力における遅延と関連付けるステップと、シミュレートされたビクティム・ステージを解析することによって、相互コンダクタンス利得の予め規定した値をもたらす入出力電圧を決定するステップとを含むことができる。

本発明の実施形態は、上述の方法の実施形態を実行するためのシステムを提供することができる。本発明の実施形態はまた、機械又はデータ処理装置によって実行される場合に、上述の方法を実行することができる機械可読媒体を提供することができる。

本発明の幾つかの実施形態に基づくシミュレーションからの結果が与えられるが、これは一般的にベンチマーク・シミュレーションと考えられるＳＰＩＣＥに基づくシミュレーションからの利用可能な結果との比較的良好な一致を示す。

以下の詳細な説明において、多くの具体的な詳細は、本発明の実施形態の完全な理解を与えるために記載されている。しかしながら、当業者であれば、本発明の実施形態は、これらの具体的な詳細なしに実施することができることを理解するであろう。他の例においては、公知の方法及び手順は、本発明の実施形態を不明瞭にしないように詳細には記載されていない。

以下の詳細な説明の幾つかの部分は、電気及び／又は電子信号に対する操作のアルゴリズム及び符号表示によって提示されている。これらのアルゴリズム的記述及び表示は、電気及び電子工学並びにＶＬＳＩチップ設計における当業者により、彼らの作業の内容を他の当業者に伝えるための技法とすることができる。

アルゴリズムとは、ここで及び一般的には、予想される又は所望の結果につながるアクト、アクション、又は操作の首尾一貫したシーケンスと考えられる。これらは、物理量の物理的操作を含むがそれに限定されない。通常、必須ではないが、これらの量は、ストアし、伝達し、組み合わせ、比較し、変換し、及び他の方式で操作することが可能な電気又は電子信号の形態をとる。これらの信号を、ビット、値、要素、符号、文字、項番号等と呼ぶことは、主として一般的な用法の理由で、時には便利であることが分かった。しかしながら、これらの及び同様の用語の全ては、適切な物理量と関連付けられるべきであり、これらの量に付与された便利なラベルに過ぎないことを理解されたい。

以下の説明において、種々の図、図表、フローチャート、モデル、及び説明は、本出願において提案される本発明の内容を効果的に伝え、かつ、その種々異なる実施形態を示すための、種々異なる手段として提示されている。当業者であれば、それらは、単に例示的なサンプルとして提供され、本発明を限定するものとして構成されるものではないことを理解するであろう。

図１は、当該技術分野において知られている電流源モデルの略図である。電流源モデル１００は、例えば、ＤＣ電流源モデル１０１と、例えば入力と出力の間のミラー・キャパシタンスを含むことができる第１キャパシタンス１０２（Ｃ_ｍ）と、例えば出力点１０５と接地点１０６の間の寄生キャパシタンスを含むことができる第２キャパシタンス１０３（Ｃ_ｏ）と、出力負荷１０４とによって表すことができる。電流源モデル１００は、受け取った入力電圧刺激１１１（Ｖ_ｉ）に基づいて出力電圧応答１１２（Ｖ_ｏ）を生成することができる。

図２は、本発明の１つの実施形態による、電流源モデルを合成する方法の簡略化されたフローチャート図である。図１における電流源モデル１００、特に、ＤＣ電流源モデル１０１は、本発明の１つの実施形態による、業界標準のセル・ライブラリとすることができるセル・ライブラリから利用可能な特徴付けデータを用いて合成することができる。換言すれば、ＤＣ電流源モデル１０１は、例えば、業界標準のＣＣＳＭ及び／又はＥＣＳＭデータ形式に適合するデータを用いて合成することができる。しかしながら、本発明は、この点に限定されるものではなく、他のデータ形式に適合するデータを用いることができる。

操作２１０において、本方法の１つの実施形態は、出力過渡電流に関するルックアップ・テーブルを生成することができる。ルックアップ・テーブルは、入出力電圧の値に基づいて、２次元とすることができ、これから出力過渡電流を決定することができる。ルックアップ・テーブルの生成又は作成は、セル・ライブラリのＣＣＳＭデータから利用可能な区分的出力電流をサンプリングすること、及び／又はセル・ライブラリのＥＣＳＭデータから利用可能な区分的出力電圧をサンプリングすることにより行うことができる。

操作２１２において、出力過渡電流のＤＣ成分を決定又は見積ることができる。本方法の１つの実施形態によれば、ＤＣ成分は、閉形式の解析式を用いて表すことができるが、本発明は、この点に限定されるものではなく、他の形の式、例えば数値式を用いることができる。閉形式の解析式は、シフト型及びスケール型の双曲線正接関数を含むことができる。シフト・パラメータ及びスケール調整パラメータのような、双曲線正接関数を規定するパラメータは、例えば、出力過渡電流に関するルックアップ・テーブルからのデータのサブセットに対する、非線形回帰に基づく曲線あてはめにより、判定又は決定することができる。さらに、当業者であれば、本発明がこの点に限定されるものではなく、他の形式の解析式又は関数或いは方程式を用いることができることを認識するであろう。

操作２１４において、操作２１２で見積られたＤＣ電流と出力過渡電流に関するルックアップ・テーブルからのデータの別のサブセットとを用いて、例えば、図１に示される電流源モデル１００のミラー・キャパシタンス１０２（Ｃ_ｍ）及び出力キャパシタンス１０３（Ｃ_ｏ）などのキャパシタンスを見積る又は決定することができる。従って、出力過渡電流は、ノード又は出力点１０５においてカーカフの電流の法則（ＫＣＬ）を適用することによって、ＤＣ成分及びキャパシタンス（Ｃ_ｍ、Ｃ_ｏ）を用いて解析的に表すことができる。一般に、例えばＫＣＬは、いずれか１つの特定のノード（ノード１０５）において、総入力電流の合計が総出力電流の合計に等しいことを要請する。

操作２１６において、ＤＣ電流は、見積られた寄生キャパシタンス及び出力過渡電流に関するルックアップ・テーブルを用いて更新することができる。更新は、図５を参照して以下で詳細に説明するように、ＤＣ電流に出力過渡電流の値に対する曲線あてはめを行うことにより実施することができる。同様に、操作２１８において、寄生キャパシタンス、例えばＣ_ｍ及びＣ_ｏは、更新されたＤＣ電流及び出力過渡電流に関するルックアップ・テーブルを用いることによって更新することができる。１つの実施形態によれば、操作２１６及び２１８における更新後、見積られたＤＣ電流及び寄生キャパシタンスは、十分に正確であり得る。しかしながら、本発明は、この点に限定されるものではなく、操作２１６及び２１８は、ＤＣ電流及び寄生キャパシタンスが許容可能な狭い範囲内に収束するまで繰り返すことができる。

操作２２０において、操作２１６及び２１８で得られたＤＣ電流及び寄生キャパシタンスを適用して、所与の入力電圧波形の状態の下で電流源モデルの出力応答を解析することができる。合成された電流源モデル１００（図１）を用いて、ＶＬＳＩチップのネットリスト内のドライバ及び／又は論理ステージの性能をシミュレートすることができる。性能は、例えば、タイミング及びノイズ特性を含むことができるが、場合により、他の特性をシミュレートすることもできる。

図３（Ａ）−（Ｈ）は、本発明の１つの実施形態による、入出力電圧に基づいて出力過渡電流に関するルックアップ・テーブルを生成する方法の図による説明である。図４は、本発明の別の実施形態による、入出力電圧に基づいて出力過渡電流に関するルックアップ・テーブルを生成する方法のフローチャート図である。ルックアップ・テーブルは、例えば、ＣＣＳＭ及び／又はＥＣＳＭデータ形式のようなデータ入力形式を含むセル・ライブラリから利用可能なデータを用いて生成又は作成することができる。他の形式のデータを用いることができる。

操作４１０において、本方法の１つの実施形態は、ルックアップ・テーブルを作成又は生成する際に用いられるべきセル・ライブラリにおいて、データ形式、例えばＣＣＳＭ又はＥＣＳＭ、を決めることができる。

操作４１１において、ＣＣＳＭが用いられる場合には、出力過渡電流のデータは、異なる遷移時間又は入力スルー状態及び出力のキャパシタンスに対して利用可能とすることができる。図３（Ａ）は、区分的形式で示される１つの出力過渡電流波形の図による説明である。本方法の１つの実施形態によれば、区分的出力電流波形は、操作４１２において、そして図３（Ｂ）に示されるように、線形及び／又は非線形回帰を解析式Ｉ_ｔｒ（ｔ）に適用することによって、曲線あてはめを行うことができる。解析式は、例えば、二次式とすることができる。これに加えて、当業者であれば、本発明はこの点に限定されるものではなく、他の解析式又は方程式或いは関数を用いることができることを認識することができる。

操作４１４において、そして図３（Ｃ）に示されるように、出力過渡電流についての解析式を積分し、次いで、出力キャパシタンスによりスケール調整して、出力電圧Ｖ_ｏ（ｔ）についての解析式を作成することができる。

操作４１１において、ＥＣＳＭが用いられる場合には、出力過渡電圧のデータは、異なる遷移時間又は入力スルー状態及び出力のキャパシタンに対して利用可能とすることができる。図３（Ｄ）は、区分的形式で示される１つの出力電圧波形の図による説明である。本方法の１つの実施形態によれば、区分的出力電圧は、線形及び／又は非線形回帰により、操作４２２において、そして図３（Ｅ）に示されるように、解析式Ｖ_ｏ（ｔ）、例えばワイブル累積分布関数（ＣＤＦ）に対する曲線あてはめを行うことができる。当業者であれば、本発明はこの点に限定されるものではなく、出力電圧波形Ｖ_ｏ（ｔ）は他の解析式及び／又は関数によってモデル化することができることを認識するであろう。

操作４２２において得られる出力電圧波形Ｖ_ｏ（ｔ）は、微分可能な形式のものとすることができる。操作４２４において、そして図３（Ｆ）に示されるように、出力電圧波形Ｖ_ｏ（ｔ）の導関数を算出することができ、次いで、これを出力キャパシタンスＣ_ｏによりスケール調整して、出力過渡電流Ｉ_ｔｒ（ｔ）を表すことができる。例えば、微分及びスケール調整は、次式のように表すことができる。

操作４１６において、そして図３（Ｇ）に示されるように、入力電圧波形もまた、解析的にモデル化することができる。入力電圧波形Ｖ_ｉ（ｔ）は、例えば、飽和傾斜近似（ｓａｔｕｒａｔｅｄ ｒａｍｐ ａｐｐｒｏｘｉｍａｔｉｏｎ）及び入力スルーの値を用いてモデル化することができる。

上記の操作４１２−４１６に基づいて、入力電圧Ｖ_ｉ（ｔ）、出力電圧Ｖ_ｏ（ｔ）、及び出力過渡電流Ｉ_ｔｒ（ｔ）は、それぞれ時間の関数として表すことができている。操作４１８において、入力電圧Ｖ_ｉ（ｔ）、出力電圧Ｖ_ｏ（ｔ）、及び出力過渡電流Ｉ_ｔｒ（ｔ）を所定の又は予め規定した時間間隔でサンプリングして、一組のサンプリング・データを作成することができる。

操作４２０において、そして図３（Ｈ）に示されるように、出力過渡電流のデータを、入出力電圧に依存するようにソートすることができる。本方法の１つの実施形態は、入出力電圧（Ｖ_ｉ、Ｖ_ｏ）の範囲を、予め規定した又は所定のグリッドに分けるステップをさらに含み、大部分のグリッド点において出力過渡電流を再サンプリングすることができる。サンプリングは、補間により行うことができるが、データ・サンプリングの他の方法を用いることができる。

本発明の１つの実施形態によれば、セル・ライブラリのＣＣＳＭ及び／又はＥＣＳＭからの、異なる入力スルー及び出力キャパシタンスにおける出力過渡電流に関する１つ又は複数のエントリをサンプリングし、定式化して、それらそれぞれのルックアップ・テーブルを作成することができる。１つの実施形態において、ＣＣＳＭ及び／又はＥＣＳＭにおけるエントリの全てを、図４における、そして図３（Ａ）−（Ｈ）に示される操作に基づいて処理して、ルックアップ・テーブルを作成又は生成することができ、これから入出力電圧の値に基づいて出力過渡電流を決定することができる。

図５は、本発明の１つの実施形態による、出力過渡電流に関するルックアップ・テーブルから電流源モデルを合成する方法のフローチャート図である。操作５１１において、本方法の１つの実施形態は、解析式を適用して、過渡電流源モデルの一部とすることができるＤＣ電流源モデルを作成することができる。例えば、シフト型及びスケール調整型の双曲線正接関数を用いて、ＤＣ成分又はＤＣ電流源モデルを表すことができる。この関数は、以下のように表すことができる。

式中、シフト・パラメータｋ_ｏ及びｋ_２は、出力電圧Ｖ_ｏに対して直線的に変化することができ、スケール調整パラメータｋ_１及びｋ_３は、出力電圧Ｖ_ｏの二次関数として表すことができる。当業者であれば、本発明がこの点に限定されず、他の解析式をＤＣ電流源モデルに対して用いることができることを認識するであろう。

操作５１２において、本方法の１つの実施形態は、出力ノード１０５においてＫＣＬを適用することにより、上述のＤＣ成分、及び複数の寄生キャパシタンス、例えば、ミラー・キャパシタンスＣ_ｍ及び出力キャパシタンスＣ_ｏ、に基づいて過渡電流源モデルを規定又は作成することができる。過渡電流源モデルは、以下のような解析式を有することができる。

上式において、変数Ｖ_ｉ及び／又はＶ_ｏの頂部の「点」は、変数の導関数を示す。当業者であれば、上式から認識することができるように、より遅い入出力遷移状態の下での出力過渡電流Ｉ_ｔｒ（Ｖ_ｉ、Ｖ_ｏ）の値は、出力過渡電流Ｉ_ｔｒ（Ｖ_ｉ、Ｖ_ｏ）のＤＣ成分を相対的に正確に表すことができる。換言すれば、より高い出力負荷及び入力スルーに対応するＩ_ｔｒ（Ｖ_ｉ、Ｖ_ｏ）の値は、ＤＣ成分の近接した代表値となり得る。上記の観察に基づき、上記の過渡電流源モデルのＤＣ電流成分は、出力過渡電流に関するルックアップ・テーブルの相対的に大きな値のサブセットに基づいて決定することができる。例えば、１つの実施形態によれば、ＤＣ電流成分は、異なる入力スルー及び出力キャパシタンス状態の下での出力過渡電流に関するルックアップ・テーブルの最大値のセットに基づいて決定することができる。

従って、操作５１３において、出力過渡電流値の第１のサブセットを特定することができる。この値の第１のサブセットは、入力スルー及び出力キャパシタンスについての状態の一群に、そして１つの実施形態においてはその全てに、対応する１つ又は複数のルックアップ・テーブルから選択された出力過渡電流の相対的に大きな、そして１つの実施形態においては最大の、値のものとすることができる。出力過渡電流値の第１のサブセットは、本明細書においては、集合的にＩ_ｔｒ ^ｍａｘ（Ｖ_ｉ、Ｖ_ｏ）と表すことができる。

操作５１４において、ＤＣ電流源モデル、例えばシフト型及びスケール調整型の双曲線正接関数は、上述のルックアップ・テーブルからの出力過渡電流値の第１のサブセットに対する曲線あてはめを行うことができる。曲線あてはめは、線形及び／又は非線形回帰により行うことができ、ＤＣ電流源モデルを規定する双曲線正接関数のパラメータを決定することができる。

一方、ミラー・キャパシタンスＣ_ｍ及び出力キャパシタンスＣ_ｏは、それらの寄生インピーダンスのために出力過渡電流を大幅に減少させる可能性があり、それらの効果は、高速の入出力遷移状態に対応するルックアップ・テーブルから選択された値から見積ることができる。従って、操作５１５において、値の第２のサブセットを特定することができるが、これは、入力スルー及び出力キャパシタンス状態の少なくとも幾つか、そして１つの実施形態においてはその全て、にわたる１つ又は複数のルックアップ・テーブルから選択された、相対的に小さな、そして１つの実施形態においては最小の、出力過渡電流値を含むことができる。例えば、値の第２のサブセットは、２つの最小出力キャパシタンス及び入力遷移時間に対応するルックアップ・テーブルから選択することができる。出力過渡電流値の第２のサブセットは、本明細書においては、集合的にＩ_ｔｒ ^ｍｉｎ（Ｖ_ｉ、Ｖ_ｏ）と表すことができる。

操作５１６において、寄生キャパシタンスＣ_ｍ及びＣ_ｏは、上述の過渡電流源モデルに、例えば全ての入力遷移時間及び出力キャパシタンス状態にわたる１つ又は複数のルックアップ・テーブルから選択された最小の出力過渡電流値とすることができる出力過渡電流の値の第２のサブセットに対する曲線あてはめを行うことによって決定することができる。

操作５１７において、ＤＣ電流源モデルは、操作５１６におけるキャパシタンスＣ_ｍ及びＣ_ｏの上記の見積り値により更新することができる。更新は、例えば非線形回帰を用いて、過渡電流源モデルに、ルックアップ・テーブルから利用可能な過渡電流値の第１のサブセットに対する曲線あてはめを行うことにより実施することができる。

操作５１８において、更新されたＤＣ電流源モデルは、次に、操作５１６において得られたキャパシタンス値をさらに精密にするために用いることができる。

ネットリストにおいて、アグレッサ・ステージとなり得る論理ステージは、スイッチングの際に、ビクティム・ステージとなり得る隣接した論理ステージにノイズを容量的に結合させる可能性がある。このノイズの結合は、ビクティム・ステージがアグレッサ・ステージと同時にスイッチングする場合に、ビクティム・ステージの出力の遅延を引き起こす可能性がある。ビクティム・ステージの遅延の変化を引き起こす、アグレッサ・ステージとビクティム・ステージの遷移の間の状態は、アラインメントとして識別することができる。例えば、最悪の場合のアラインメントは、ビクティム・ステージの最大遅延が生じるときの状態であるということができる。他の状態は、最悪の場合より小さな遅延を引き起こし得る。

本発明の実施形態によれば、方法の１つの実施形態は、遅延の変化を引き起こすアラインメントを特定するための解析的解決法を提供することができる。当業者であれば認識することができるように、ＣＭＯＳチャネルに接続されたコンポーネントを動作遷移増幅器（ＯＴＡ）と考えることができる。ＯＴＡの利得は、相互コンダクタンスＧ_ｍであるが、その入出力電圧（Ｖ_ｉ、Ｖ_ｏ）によって規定されるその動作点の関数として表すことができる。この状況においてはレシーバ・ステージ又はビクティム・ステージとなり得るＣＭＯＳチャネルに接続したコンポーネントに対して、その隣接のステージ又はアグレッサ・ステージのうちの１つからの、結合したノイズは、小さな信号入力と考えることができ、それにより、入力ノイズの影響は、レシーバ・ステージの増幅利得Ｇ_ｍ（Ｖ_ｉ、Ｖ_ｏ）によって強められてレシーバ出力における遅延の変化を引き起こす可能性がある。

図６は、本発明の１つの実施形態による、入出力電圧の関数としてのレシーバ・ステージの相互コンダクタンス利得のグラフ図である。レシーバ・ステージ又はビクティム・ステージの入出力電圧は、通常の遷移中に変動する可能性があり、それにより、相互コンダクタンス利得Ｇ_ｍ（Ｖ_ｉ、Ｖ_ｏ）の動作点もまた、ビクティム・ステージの遷移にわたって変動する可能性がある。図６において、レシーバ・ステージの相互コンダクタンス利得Ｇ_ｍ（Ｖ_ｉ、Ｖ_ｏ）は、２次元曲面６０２として示されており、ノイズのない入力の立ち上がり及び出力の立ち下がり遷移に関するＧ_ｍ（Ｖ_ｉ、Ｖ_ｏ）の軌跡が点線６０１で示されている。図６において、入出力電圧は、供給電圧に対して規格化されている。当業者であれば、図６から、典型的なノイズのない遷移について、出力レシーバのＧ_ｍ（Ｖ_ｉ、Ｖ_ｏ）曲線が単峰形であることを認識することができる。従って、アグレッサ・ステージとビクティム・ステージの遷移間の最悪の場合のアラインメントは、ビクティム遷移が利得Ｇ_ｍ（Ｖ_ｉ、Ｖ_ｏ）の軌跡の最高点に一致するときに生じる可能性がある。

図７は、本発明の１つの実施形態による、ビクティム・ステージの出力における遅延を引き起こす状態を特定する方法のフローチャート図である。操作７１０において、本方法の１つの実施形態は、ビクティム・ステージの出力において生じた遅延をビクティム・ステージの相互コンダクタンス利得に関連付けることができる。上述のように、それに隣接するステージ又はアグレッサ・ステージのうちの１つからの、レシーバ・ステージ又はビクティム・ステージに結合したノイズは、小さな信号入力のように動作する可能性があり、結果として、ノイズによって生じる影響は、レシーバ・ステージの相互コンダクタンス利得Ｇ_ｍ（Ｖ_ｉ、Ｖ_ｏ）により増幅される可能性があり、これが次に、レシーバ出力における遅延の変化を引き起こす。

操作７１２において、ビクティム・ステージのノイズのない遷移又は動作を特定することができる。操作７１４において、ノイズのない遷移又は動作に対するビクティム・ステージの相互コンダクタンス利得は、方法の１つの実施形態により、ＤＣ電流源モデルの入力電圧に関する偏導関数を算出又は計算することによって、解析的に得ることができる。相互コンダクタンス利得に対する解析式は、次式のように示すことができる。

図５において上述したように、スケール調整パラメータｋ_１及びｋ_３は、Ｖ_ｏの多項式関数であり、一方

は、Ｖ_ｉ及びＶ_ｏの指数関数である。

操作７１６において、入出力電圧の関心のある範囲（Ｖ_ｄｄを供給電圧として、

）内で、相対的に大きな利得Ｇ_ｍ（Ｖ_ｉ、Ｖ_ｏ）を実現する状態を解析的に計算することができる。例えば、最大利得Ｇ_ｍ（Ｖ_ｉ、Ｖ_ｏ）に達する状態は、次項、

によって支配される可能性があるが、これは、関数

の変数ｘがゼロに等しいときに起こり得る。換言すれば、最大相互コンダクタンス利得は、次の方程式が満たされるときに起こり得る。

本発明の１つの実施形態によれば、ｋ_２はＶ_ｏの線形関数であり、ｋ_３はゼロより大きく、レシーバ・セルの最大値に対する解Ｇ_ｍ（Ｖ_ｉ、Ｖ_ｏ）は、Ｖ_ｉ及びＶ_ｏの簡単な一次式に還元される。

入出力電圧が時間の関数であるため、操作７１８において、入力電圧と出力電圧の間の上記の関係を満足させるタイミング状態を算出又は得ることができる。従って、本発明の実施形態は、ビクティム論理ステージの出力の遅延とアグレッサ論理ステージからの入力ノイズのタイミングとの間の関係、そして１つの実施形態においてはその最悪の場合の関係、を特定する方法を提供する。

本発明の幾つかの実施形態の効果は、６５ｎｍの工業的設計から抽出された３つのドライバ及び７つのネットからのシミュレーション結果を用いて、以下の図８−図１２に提示されている。３つのドライバは、異なるドライブ強度及び異なる内部スタック構造を有するセル又はステージを表す、ＯＡＩＸ１０、ＮＡＮＤ４Ｘ２０、及びＩＮＶＸ３０を含む。簡潔のために、最悪の場合のタイミング・アーク（すなわち、出力ノードから最も遠いアーク）からの結果のみが、多入力ゲートのＯＡＩＸ１０及びＮＡＮＤ４Ｘ２０に対して提示されている。セル・レベルのＣＳＭドライバ・モデル内に内部ノード・キャパシタンスを正確にはモデル化することができないので、最悪の場合のタイミング・アークは、最も困難なテスト・ケースでもあることを理解されたい。７つのネットは、接地キャパシタンスに対する結合キャパシタンスの異なる比を有する５つのＲＣネットと、２つのＲＬＣネットとを含む。提案されたＣＳＭ合成アルゴリズムに対するプロトタイプは、検証目的のための一例としてＭａｔｈａｍｅｔｉｃａに実装された。当業者であれば、他の計算ツールを用いて、又は例えば種々の計算プラットフォーム上で実行することができるコンピュータ・プログラムに、プロトタイプを実装することができることを認識するであろう。本発明の１つの実施形態を実装した計算プラットフォームを、図１３に示す。

上述の３つのドライバに対する電流源モデルは、各々のセルに関するＥＣＳＭ特徴付けデータを用いて生成した。タイミング解析は、５０ｐｓから１５０ｐｓまでの間の範囲にわたる５つの入力スルーに対して行った。アグレッサ・ドライバは、実験中静止状態に保った。遠端遅延及び全ての入力スルーにわたる出力スルーにおける最大及び平均誤差は、表１の左半分に「タイミング解析」の表示の下に記載されている。

当業者であれば、提案されたＥＣＳＭに基づく電流源ドライバ・モデルは、ＳＰＩＣＥシミュレーションから得ることができるものに匹敵する精度を有するシミュレーション結果を与えることを認識するであろう。

図８（Ａ）及び図８（Ｂ）は、本発明の幾つかの実施形態による、それぞれ、遠端遅延対入力スルー、及び遠端出力スルー対入力スルーについての誤差プロットのサンプリング・シミュレーションの結果である。図８（Ａ）及び図８（Ｂ）の凡例により示される「星」記号は、ドライバＩＮＶＸ３０についての結果を表し、「ダイヤモンド」記号は、ドライバＮＡＮＤ４Ｘ２０についての結果を表し、「四角」記号は、ドライバＯＡＩＸ１０についての結果を表す。図８（Ａ）及び図８（Ｂ）に示されるように、より大きなドライバＩＮＶＸ３０の遅延及び出力スルーは、入力スルーのより小さな値に対しては過大に見積られる可能性があり、一方、相対的に大きな非線形ミラー・キャパシタンスに対する線形近似のために、入力スルーのより高い値に対しては過小に見積られる可能性がある。

図９（Ａ）及び図９（Ｂ）は、本発明の幾つかの実施形態による、３つの異なるドライバに関する、それぞれ遅延誤差及び出力スルー誤差のサンプリング・シミュレーションの結果である。誤差は、絶対誤差対相対誤差により示されている。相対誤差は、絶対誤差が小さいときにだけ大きく、逆も同様であることが分かるが、このことは、当業者であれば、本発明の実施形態の堅牢性を示すものと認識するであろう。

関数ノイズ（グリッチ）の伝播に対して提案されたドライバ・モデルの効果は、異なる入力ノイズ・ピーク（５０％−１００％Ｖ_ｄｄ）及び幅のドライバ入力においてノイズ・グリッチをテストすることによりさらに検証された。タイミング解析と同様に、アグレッサ・ドライバは、テスト中静止状態に保った。遠端における伝播されたノイズ・グリッチの出力面積及び出力ピークは、本発明の幾つかの実施形態によるドライバ・モデルを用いて計測し、ＳＰＩＣＥシミュレーションから得た結果と比較した。全ての入力ノイズ・ピーク及び幅にわたる出力ノイズ・ピーク及び幅の最大及び平均見積り誤差は、表１の右半分に「グリッチ伝播」という表示の下に記載されている。示されるように、本発明の幾つかの実施形態のドライバ・モデルに基づくグリッチ伝播は、他の以前の手法より遥かに良好な精度を有し、２０％及び８％の出力面積の最大及び平均誤差と、１１％及び５％の出力ピークの最大及び平均誤差とをそれぞれ報告した。

図１０（Ａ）及び図１０（Ｂ）は、本発明の幾つかの実施形態による、それぞれ入力幅及び入力ピークに対する出力面積誤差のサンプリング・シミュレーションの結果である。３つの異なるドライバに対する結果が、「星」、「ダイヤモンド」、及び「四角」の３つの異なる凡例で示されている。図１１（Ａ）及び図１１（Ｂ）は、本発明の幾つかの実施形態による、それぞれ入力幅及び入力ピークに対する出力ピーク誤差のサンプリング結果であり、図１２（Ａ）及び図１２（Ｂ）は、本発明の幾つかの実施形態による、それぞれ、出力面積百分率誤差対出力面積、及び出力ピーク百分率誤差対出力ピークのサンプリング結果である。これらの結果から、合成された電流源モデルが堅牢に動作することが明らかである。グリッチ伝播の精度は、従来技術と比べて大幅に改善されている。

最悪の場合のアグレッサ・アラインメントを見出して、その結果をＳＰＩＣＥに基づく最悪の場合のアラインメントからの結果と比較するためにさらに実験を行った。抽出された２つのＲＬＣは、これらのネットが有意な結合キャパシタンスを有していなかったので、この実験に対しては除外した。上述のテスト・ケースの残りに対しては、包括的なテストの組を構築するために、（ｉ）異なるビクティム・レシーバのスルー速度を生成するためのビクティム入力のスルー速度、（ｉｉ）結合ノイズ幅及び高さを変えるためのアグレッサ出力のスルー速度、（ｉｉｉ）同様のことを行うためのアグレッサのドライブ強度、及び（ｉｖ）ビクティム・レシーバの負荷キャパシタンス、に関する変化を施した。

ＳＰＩＣＥシミュレーションを用いて、アグレッサの遷移は、レシーバ出力における遅延の真の最大変化を見出すためにビクティム遷移付近の十分に大きなタイミング・ウィンドウ内で掃引し、一方本発明の幾つかの実施形態に関しては、レシーバ出力における遅延の最悪の場合の変化は、図７において詳細に説明したように算出した。各々のテスト・ケースに対して、本発明のアラインメント方法に起因するステージの遅延を見出す際の誤差は、遅延の変化とＳＰＩＣＥに基づく遅延の変化との間の差を、レシーバ出力におけるＳＰＩＣＥに基づく静止アグレッサの遅延に対して規格化することによって計測した。上述のパラメータの全てにわたる最大及び平均アラインメント誤差が、表２に提示されている。

図１３は、本発明の１つの実施形態による、電流源モデルを合成するように適合されたシステムの図による説明である。システム１３００は、例えば、コンピュータ・システムとすることができ、少なくとも記憶装置１３０１と、記憶装置１３０１内にストアされる命令を実行することができるデータ処理装置１３０２とを含むことができる。記憶装置１３０１は、例えばＣＣＳＭ及び／又はＥＣＳＭのデータ形式などの異なるデータ形式に適合するデータを含んだ、例えばセル・ライブラリ１３１０を含む又はストアすることができる。記憶装置１３０１はまた、ネットリスト１３２０のような１つ又は複数のネットリストを含むことができる。本発明の１つの実施形態によれば、記憶装置１３０１は、処理装置１３０２のような処理装置によって実行されるときに、それにストアされている１つ又は複数のネットリスト、例えばネットリスト１３２０の性能解析を行うことができる命令又はプログラム・コードをストアすることができる。データ処理装置１３０２は、１つ又は複数のアルゴリズム、例えば、出力過渡電流に関するルックアップ・テーブルを生成するためのアルゴリズム１３１１、例えばシフト型及びスケール調整型の双曲線正接関数を用いて解析的な電流源モデルを生成するためのアルゴリズム１３１２、及び、異なる干渉セル又は論理ステージ間のアラインメントを解析するためのアルゴリズム１３１３、を実行することができる。

本発明の１つの実施形態によれば、セル・ライブラリ１３１０並びにアルゴリズム１３１１、１３１２及び１３１３は、記憶装置１３０１のような同じ記憶装置内にストア又はセーブすることができる。しかしながら、本発明は、この点に限定されるものではなく、セル・ライブラリ１３１０並びにアルゴリズム１３１１、１３１２及び／又は１３１３は、異なる記憶装置内にストア又はセーブすることができる。

本発明の実施形態によれば、記憶装置１３０１は、例えばランダム・アクセル・メモリ（ＲＡＭ）及び／又はフラッシュ・メモリのような半導体記憶装置、例えばフロッピー（登録商標）ディスク及び／又は磁気テープのような電磁記憶装置、及び／又は、例えばコンパクト・ディスク（ＣＤ）のような光記憶装置とすることができる。しかしながら、本発明は、この点に限定されるものではなく、当業者であれば、他のタイプの記憶装置を使用できることを認識するであろう。

本発明の実施形態によれば、処理装置１３０２は、パーソナル・コンピュータ（ＰＣ）、パーソナル・データ端末（ＰＤＡ）、ワークステーションのようなデータ処理装置の中央処理装置（ＣＰＵ）とすることができる。しかしながら、本発明は、この点に限定されるものではなく、当業者であれば、他のデータ処理装置を使用できることを認識するであろう。

本発明の特定の特徴を本明細書において示し、説明したが、当業者であれば、多くの修正、代用、変更、及び均等物が思い浮かぶであろう。従って、添付の特許請求の範囲は、こうした修正及び変更の全てを本発明の趣旨の内に入るものとして含むことが意図されていることを理解されたい。

当該技術分野において知られている電流源モデルの略図である。 本発明の１つの実施形態による、電流源モデルを合成する方法の簡略化されたフローチャート図である。 （Ａ）〜（Ｈ）：本発明の１つの実施形態による、過渡入出力電圧に基づく出力過渡電流に関するルックアップ・テーブルを生成する方法の図による説明である。 本発明の１つの実施形態による、過渡入出力電圧に基づく出力過渡電流に関するルックアップ・テーブルを生成する方法のフローチャート図である。 本発明の１つの実施形態による、出力過渡電流に関するルックアップ・テーブルからのデータを用いてＤＣ電流源モデル及び寄生キャパシタによって表される電流源モデルを合成する方法のフローチャート図である。 本発明の１つの実施形態による、入出力電圧の関数としての論理ステージの相互コンダクタンス利得のグラフ図である。 本発明の１つの実施形態による、ビクティム・ステージの出力において遅延ノイズを引き起こす状態を特定する方法のフローチャート図である。 （Ａ）本発明の幾つかの実施形態による、種々の入力スルーにおける遅延のサンプリング・シミュレーションの結果である。 （Ｂ）本発明の幾つかの実施形態による、種々の入力スルーにおける出力スルーのサンプリング・シミュレーションの結果である。 （Ａ）本発明の幾つかの実施形態による、相対的遅延誤差のサンプリング・シミュレーションの結果である。 （Ｂ）本発明の幾つかの実施形態による、相対的出力スルー誤差のサンプリング・シミュレーションの結果である。 （Ａ）本発明の幾つかの実施形態による、入力幅に対する出力面積誤差のサンプリング・シミュレーションの結果である。 （Ｂ）本発明の幾つかの実施形態による、入力ピークに対する出力面積誤差のサンプリング・シミュレーションの結果である。 （Ａ）本発明の幾つかの実施形態による、入力幅に対する出力ピーク誤差のサンプリング・シミュレーションの結果である。 （Ｂ）本発明の幾つかの実施形態による、入力ピークに対する出力ピーク誤差のサンプリング・シミュレーションの結果である。 （Ａ）本発明の幾つかの実施形態による、相対的出力面積誤差のサンプリン・シミュレーションの結果である。 （Ｂ） 本発明の幾つかの実施形態による、相対的出力ピーク誤差のサンプリング・シミュレーションの結果である。 本発明の１つの実施形態による、電流源モデルを合成するように適合されたシステムの図による説明である。

符号の説明

１００：電流源モデル
１０１：ＤＣ電流源モデル
１０２：第１キャパシタンス（ミラー・キャパシタンス）
１０３：第２キャパシタンス
１０４：出力負荷
１０５：出力点
１０６：接地点
１１１：入力電圧刺激
１１２：出力電圧応答
６０１：ノイズのない入力立ち上り及び出力立ち下り遷移に対するＧ_ｍ（Ｖ_ｉ，Ｖ_０）の軌跡
６０２：レシーバ・ステージの相互コンダクタンス利得
１３００：システム
１３０１：記憶装置
１３０２：データ処理装置
１３１０：セル・ライブラリ
１３１１：出力過渡電流に関するルックアップ・テーブルを生成するためのアルゴリズム
１３１２：解析的な電流源モデルを生成するためのアルゴリズム
１３１３：干渉ステージ間のアライメントを解析するためのアルゴリズム
１３２０：ネットリスト

Claims (7)

1. 少なくとも１つのドライバを有する論理ステージの解析に用いるための電流源モデルをコンピュータにより作成する方法であって、
   （ａ）出力過渡電流値に関するルックアップ・テーブルを生成するステップであって、
   （ａ１）セル・ライブラリから利用可能な入力電圧に、第１の時間関数を曲線あてはめして入力電圧波形を生成するステップと、
   （ａ２）セル・ライブラリから利用可能な出力電圧に、第２の時間関数を曲線あてはめして出力電圧波形を生成するステップと、
   （ａ３）前記出力電圧波形を微分して出力過渡電流波形を生成するステップと、
   （ａ４）前記入力電圧波形、前記出力電圧波形及び前記出力過渡電流波形から、所定の時間間隔で入力電圧値、出力電圧値及び出力過渡電流値をサンプリングするステップと、
   （ａ５）サンプリングされた入力電圧値および出力電圧値に依存するようにサンプリングされた前記出力過渡電流値をソートするステップと、
   （ａ６）予め規定した間隔の前記入力電圧値および前記出力電圧値において、前記出力過渡電流値を再サンプリングして、ルックアップ・テーブルを作成するステップと、を含む前記ルックアップ・テーブルを生成するステップと、
   （ｂ）前記ルックアップ・テーブルを用いて、ＤＣ成分と複数の寄生キャパシタンスとを含む電流源モデルを作成するステップであって、
   （ｂ１）電流源モデルのＤＣ成分を入力電圧を変数とする双曲線正接関数を用いて表すステップと、
   （ｂ２）前記双曲線正接関数を、前記ルックアップ・テーブルから利用可能な前記出力過渡電流の値の第１のサブセットに曲線あてはめして、前記双曲線正接関数のパラメータを決定するステップと、
   （ｂ３）過渡電流源モデルを入出力電圧を変数とする所定の解析式を用いて表すステップと、
   （ｂ４）前記所定の解析式を、前記ルックアップ・テーブルから利用可能な前記出力過渡電流の値の第２のサブセットに曲線あてはめして、複数の寄生キャパシタンス値を決定するステップと、を含む前記電流源モデルを作成するステップと、
   を備える方法。
2. 前記ルックアップ・テーブルを生成するステップ（ａ）は、前記ステップ（ａ２）から（ａ４）までに代わって、
   （ａ２０）セル・ライブラリから利用可能な出力過渡電流に、第３の時間関数を曲線あてはめして第２の出力過渡電流波形を生成するステップと、
   （ａ３０）前記第２の出力電流波形を積分して第２の出力電圧波形を生成するステップと、
   （ａ４０）前記入力電圧波形、前記第２の出力電圧波形及び前記第２の出力過渡電流波形から、所定の時間間隔で入力電圧値、出力電圧値及び出力過渡電流値をサンプリングするステップと、を含む、請求項１に記載の方法。
3. 前記セル・ライブラリは、Effective Current Source（ECS）モデルに適合するデータを含む、請求項１または２に記載の方法。
4. 前記セル・ライブラリは、Composite Current Source（CCS）モデルに適合するデータを含む、請求項２に記載の方法。
5. 前記ステップ（ａ１）は、前記セル・ライブラリから利用可能な入力電圧に、飽和傾斜近似（Saturated Ramp Approximation）および入力スルーの値を用いて、前記入力電圧波形を生成することを含む、請求項１〜４のいずれか１項に記載の方法。
6. 前記第２の時間関数は、ワイブル累積分布関数を含む、請求項１に記載の方法。
7. 前記第３の時間関数は２次関数を含む、請求項２に記載の方法。

Images