CN220795711U - 一种对电源电压低依赖性的偏置电流产生电路 - Google Patents
一种对电源电压低依赖性的偏置电流产生电路 Download PDFInfo
- Publication number
- CN220795711U CN220795711U CN202322528627.1U CN202322528627U CN220795711U CN 220795711 U CN220795711 U CN 220795711U CN 202322528627 U CN202322528627 U CN 202322528627U CN 220795711 U CN220795711 U CN 220795711U
- Authority
- CN
- China
- Prior art keywords
- source
- electrode
- current
- voltage
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000009471 action Effects 0.000 abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 101001002508 Homo sapiens Immunoglobulin-binding protein 1 Proteins 0.000 description 1
- 101001081567 Homo sapiens Insulin-like growth factor-binding protein 1 Proteins 0.000 description 1
- 102100021042 Immunoglobulin-binding protein 1 Human genes 0.000 description 1
- 101001012092 Mus musculus Epsin-1 Proteins 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型涉及一种对电源电压低依赖性的偏置电流产生电路，包括：N3、N2与N1构成电流镜，把输入电流复制成两路偏置电流，N2中的电流用于产生PMOS共源共栅电流源的自偏置电压，即P1和P2的栅极电压，在上述两个栅极电压的作用下，P3和P4构成一个共源共栅电流源；N3中的电流给P5、P6构成的共源共栅放大器提供偏置，P6的栅极与P2的栅极连接，P5的栅极连接P4的漏极和P9的源极，P3和P4共源共栅电流源的电流经P9之后流入R2、N4、N5构成的自偏置电路，产生N4和N5的栅极电压。本申请解决了解决相关技术中当电源电压下降偏置电流之间存在偏差时会导致电路系统失调的问题，实现了在电源电压较大范围内变化时偏置电路提供的偏置电流能够较精确相等的效果。
Description
技术领域
本实用新型涉及集成电路设计技术领域，尤其涉及一种对电源电压低依赖性的偏置电流产生电路。
背景技术
伴随物联网技术的不断发展，由电池、甚至收集系统供电的低功耗节点芯片大量涌现，其整个系统的工作电流可能只有几十mA甚至数mA，没有增加DC-DC变换器的必要性。随着电池的使用，其输出电压从满电状态的3.6V左右不断下降，比如降至1.5V以下节点芯片可能就不能可靠工作了。
CMOS工艺是低功耗集成电路的首要选择，电路中MOS管的工作状态一般都是借助电流源提供的偏置电流确定的，这是因为MOS管的沟道电流对栅源电压非常敏感却对漏源电压不敏感。整个电路的工作状态对偏置电流的绝对值不敏感，但是如果偏置电流之间有偏差，在高阻节点会引起电压的剧烈变化，即便有共模反馈等电路进行负反馈调整，也会带来电路内部差分节点的失衡，是系统失调的重要来源。
有些偏置电流之间如果有偏差，则可能影响到电路的性能。以轨到轨推挽输出运放的偏置为例，其需要一个NMOS悬浮电流源和一个PMOS悬浮电流源并联起来为输出级提供偏置电压，如图1所示。如果电源电压下降导致NMOS电流源I2的电流稍低于PMOS电流源I4的电流，P1和P2的栅极电压就偏高，进而，在没有反馈调整的情况下P3的偏置电流就会低于N3；实际上，反馈环路会进行反向调整以使输出电流守恒，即压低传递电流信号的电流源I1的偏置电流并拉高传递电流信号的电流源I3的偏置电流，这样就拉低了P3和N3的栅极电压，最终实现输出电流的守恒，但是反馈环路的反向调整意味着运放输入端的系统失调，而且该失调沿着放大信号路径越来越大。
目前，针对相关技术中当电源电压下降偏置电流之间存在偏差时会导致电路系统失调的问题，尚未提出有效的解决方案。
实用新型内容
本申请的目的是针对现有技术中的不足，提供一种对电源电压低依赖性的偏置电流产生电路，以至少解决相关技术中当电源电压下降偏置电流之间存在偏差时会导致电路系统失调的问题。
为实现上述目的，本申请采取的技术方案是：
第一方面，本申请实施例提供了一种对电源电压低依赖性的偏置电流产生电路，包括：
NMOS管N1、NMOS管N2以及NMOS管N3的栅极连接、源极接地，N1的漏极和栅极连接电源电压；N2的漏极连接电阻R1的一端，R1的另一端连接P2的漏极，PMOS管P1的漏极连接PMOS管P2的源极，P1的源极连接电源电压，P1的栅极连接PMOS管P3的栅极以及所述R1的另一端，P2的栅极连接PMOS管P4的栅极以及所述R1的一端，P1和P2、P3和P4分别组成共源共栅电流源；PMOS管P6的栅极与P2的栅极以及所述R1的一端连接，PMOS管P5的栅极连接P4的漏极以及PMOS管P9的源极，P5的源极连接电源电压，P5的漏极连接P6的源极，P6的漏极连接P9的栅极以及N3的漏极；NMOS管N4和NMOS管N5组成共源共栅电流源，电阻R2的一端连接P9的漏极以及N4的栅极，R2的另一端连接N4的漏极以及N5的栅极，N4的源极连接N5的漏极，N5的源极接地。
在其中一些实施例中，还包括：
至少一组PMOS共源共栅电流源，所述PMOS共源共栅电流源由两个PMOS管组成，其中一个PMOS管的栅极连接P1的栅极，另一个PMOS管的栅极连接P2的栅极；
至少一组NMOS共源共栅电流源，所述NMOS共源共栅电流源由两个NMOS管组成，其中一个NMOS管的栅极连接N4的栅极，另一个NMOS管的栅极连接N5的栅极。
在其中一些实施例中，电源电压大于第一电压、第二电压、第三电压以及第四电压的总和，其中，所述第一电压为P3源极与漏极之间的电压，所述第二电压为P4源极与漏极之间的电压，所述第三电压为P9源极和栅极之间的电压，所述第四电压为N3漏极与源极之间的电压。
本申请采用以上技术方案，与现有技术相比，本申请实施例提供的对电源电压低依赖性的偏置电流产生电路，通过增加N3、P5、P6、P9，N3、N2与N1构成电流镜，把输入电流复制成两路偏置电流，N2中的电流用于产生PMOS共源共栅电流源的自偏置电压，即P1和P2的栅极电压，在上述两个栅极电压的作用下，P3和P4构成一个共源共栅电流源；N3中的另一路电流给P5、P6构成的共源共栅放大器提供偏置，P6的栅极与P2的栅极连接，P5的栅极连接P4的漏极和P9的源极，P3和P4共源共栅电流源的电流经P9之后流入R2、N4、N5构成的自偏置电路，产生N4和N5的栅极电压，解决了相关技术中当电源电压下降偏置电流之间存在偏差时会导致电路系统失调的问题，实现了在电源电压较大范围内变化时偏置电路提供的偏置电流能够较精确相等的效果。
本申请的一个或多个实施例的细节在以下附图和描述中提出，以使本申请的其他特征、目的和优点更加简明易懂。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是根据相关技术的轨到轨推挽输出运放的偏置电流产生电路的示意图；
图2是根据本申请实施例的对电源电压低依赖性的偏置电流产生电路的示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行描述和说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。基于本申请提供的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
显而易见地，下面描述中的附图仅仅是本申请的一些示例或实施例，对于本领域的普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图将本申请应用于其他类似情景。此外，还可以理解的是，虽然这种开发过程中所作出的努力可能是复杂并且冗长的，然而对于与本申请公开的内容相关的本领域的普通技术人员而言，在本申请揭露的技术内容的基础上进行的一些设计，制造或者生产等变更只是常规的技术手段，不应当理解为本申请公开的内容不充分。
在本申请中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域普通技术人员显式地和隐式地理解的是，本申请所描述的实施例在不冲突的情况下，可以与其它实施例相结合。
除非另作定义，本申请所涉及的技术术语或者科学术语应当为本申请所属技术领域内具有一般技能的人士所理解的通常意义。本申请所涉及的“一”、“一个”、“一种”、“该”等类似词语并不表示数量限制，可表示单数或复数。本申请所涉及的术语“包括”、“包含”、“具有”以及它们任何变形，意图在于覆盖不排他的包含；例如包含了一系列步骤或模块(单元)的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可以还包括没有列出的步骤或单元，或可以还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。本申请所涉及的“连接”、“相连”、“耦接”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电气的连接，不管是直接的还是间接的。本申请所涉及的“多个”是指两个或两个以上。“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。本申请所涉及的术语“第一”、“第二”、“第三”等仅仅是区别类似的对象，不代表针对对象的特定排序。
本申请实施例中的技术术语解释如下：
(1)MOS：MOS是指金属—氧化物—半导体场效应晶体管,能把输入电压的变化转化为输出电流的变化，是集成电路中应用最广泛的器件。
(2)CMOS工艺：能够同时提供P型MOS管和N型MOS管的半导体工艺，是当今集成电路的主流工艺。
(3)电流源：一种单端口电路基本单元，其输出电流对输出电压的依赖性越低性能越好。
(4)沟道长度调制效应：偏置在饱和区的MOS管的沟道电流随漏源电压的增加而增加，反之亦然。
本实施例提供了一种对电源电压低依赖性的偏置电流产生电路。图2是根据本申请实施例的对电源电压低依赖性的偏置电流产生电路的示意图，如图2所示，该电路包括：
由NMOS管N1、NMOS管N2以及NMOS管N3组成的电流镜，用于把输入电流复制成两路偏置电流，其中，N1、N2以及N3的栅极连接、源极接地，N1的漏极和栅极连接电源电压；
N2中的电流用于产生由PMOS管P1和PMOS管P2组成的PMOS共源共栅电流源的自偏置电压，其中，N2的漏极连接电阻R1的一端，R1的另一端连接P2的漏极，P2的源极连接P1的漏极，P1的源极连接电源电压，P1的栅极连接PMOS管P3的栅极以及所述R1的另一端，P2的栅极连接PMOS管P4的栅极以及所述R1的一端，P3和P4组成共源共栅电流源；
N3中的电流用于产生由PMOS管P5和PMOS管P6组成的共源共栅放大器的偏置电压，其中，P6的栅极与P2的栅极以及所述R1的一端连接，P5的栅极连接P4的漏极以及PMOS管P9的源极，P5的源极连接电源电压，P5的漏极连接P6的源极，P6的漏极连接P9的栅极以及N3的漏极；
由P3和P4组成的共源共栅电流源的电流经P9流入电阻R2、NMOS管N4以及NMOS管N5组成的自偏置电路，产生N4和N5的栅极电压，其中，N4和N5组成共源共栅电流源，R2的一端连接P9的漏极以及N4的栅极，R2的另一端连接N4的漏极以及N5的栅极，N4的源极连接N5的漏极，N5的源极接地。
在其中一些实施例中，该电流还可以包括：
至少一组PMOS共源共栅电流源，所述PMOS共源共栅电流源由两个PMOS管组成，其中一个PMOS管的栅极连接P1的栅极，另一个PMOS管的栅极连接P2的栅极；
至少一组NMOS共源共栅电流源，所述NMOS共源共栅电流源由两个NMOS管组成，其中一个NMOS管的栅极连接N4的栅极，另一个NMOS管的栅极连接N5的栅极。
本申请实施例除了常规的偏置结构之外，关键在于增加了N3、P5、P6、P9。N3、N2与N1构成电流镜，把输入电流IREF复制成两路偏置电流，N2中的电流用于产生PMOS共源共栅电流源的自偏置电压，即P1和P2的栅极电压，在上述两个栅极电压的作用下，P3和P4、P7和P8构成一个个共源共栅电流源，根据需要可以产生多组PMOS共源共栅电流源IBP1，...IBPn。N3中的另一路电流给P5、P6管构成的共源共栅放大器提供偏置，P6的栅极与P2的栅极连接，P5的栅极连接P4的漏极和P9的源极，P3和P4共源共栅电流源的电流经P9之后流入R2、N4、N5构成的自偏置电路，产生N4和N5的栅极电压，即N6和N7的栅极电压，根据需要可以产生多组NMOS共源共栅电流源IBN1，...IBNm。本申请实施例仅需要额外增加一路偏置电流，但是这种电流增加对整个被偏置电路来说往往是非常小的代价。
在其中一些实施例中，电源电压大于第一电压、第二电压、第三电压以及第四电压的总和，其中，所述第一电压为P3源极与漏极之间的电压，所述第二电压为P4源极与漏极之间的电压，所述第三电压为P9源极和栅极之间的电压，所述第四电压为N3漏极与源极之间的电压。
本申请实施例中只要电源电压的下降没有导致N3进入线性区，也即VDD>VdsatP3+VdsatP4+VsgatP9+VdsatN3，P5的栅极电压始终约等于P1、P3、P7的栅极电压，也就是P2和P4的漏极电压近似相等，这就保证了P1、P2到P3、P4电流镜像的高度近似。因此，在尺寸比例相同的情况下保证了NMOS偏置电流和PMOS偏置电流之间的近似相等。
本申请实施例的偏置电路提供的偏置电流具有较精确相等的优点，在电源电压较大范围内变化时仍能够保证这一点，这有利于整个电路偏置在较为理想的状态下。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (3)
1.一种对电源电压低依赖性的偏置电流产生电路，其特征在于，包括：
NMOS管N1、NMOS管N2以及NMOS管N3的栅极连接、源极接地，N1的漏极和栅极连接电源电压；N2的漏极连接电阻R1的一端，R1的另一端连接P2的漏极，PMOS管P1的漏极连接PMOS管P2的源极，P1的源极连接电源电压，P1的栅极连接PMOS管P3的栅极以及所述R1的另一端，P2的栅极连接PMOS管P4的栅极以及所述R1的一端，P1和P2、P3和P4分别组成共源共栅电流源；PMOS管P6的栅极与P2的栅极以及所述R1的一端连接，PMOS管P5的栅极连接P4的漏极以及PMOS管P9的源极，P5的源极连接电源电压，P5的漏极连接P6的源极，P6的漏极连接P9的栅极以及N3的漏极；NMOS管N4和NMOS管N5组成共源共栅电流源，电阻R2的一端连接P9的漏极以及N4的栅极，R2的另一端连接N4的漏极以及N5的栅极，N4的源极连接N5的漏极，N5的源极接地。
2.根据权利要求1所述的对电源电压低依赖性的偏置电流产生电路，其特征在于，还包括：
至少一组PMOS共源共栅电流源，所述PMOS共源共栅电流源由两个PMOS管组成，其中一个PMOS管的栅极连接P1的栅极，另一个PMOS管的栅极连接P2的栅极；
至少一组NMOS共源共栅电流源，所述NMOS共源共栅电流源由两个NMOS管组成，其中一个NMOS管的栅极连接N4的栅极，另一个NMOS管的栅极连接N5的栅极。
3.根据权利要求1或2所述的对电源电压低依赖性的偏置电流产生电路，其特征在于，电源电压大于第一电压、第二电压、第三电压以及第四电压的总和，其中，所述第一电压为P3源极与漏极之间的电压，所述第二电压为P4源极与漏极之间的电压，所述第三电压为P9源极和栅极之间的电压，所述第四电压为N3漏极与源极之间的电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322528627.1U CN220795711U (zh) | 2023-09-18 | 2023-09-18 | 一种对电源电压低依赖性的偏置电流产生电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322528627.1U CN220795711U (zh) | 2023-09-18 | 2023-09-18 | 一种对电源电压低依赖性的偏置电流产生电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220795711U true CN220795711U (zh) | 2024-04-16 |
Family
ID=90633677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202322528627.1U Active CN220795711U (zh) | 2023-09-18 | 2023-09-18 | 一种对电源电压低依赖性的偏置电流产生电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220795711U (zh) |
-
2023
- 2023-09-18 CN CN202322528627.1U patent/CN220795711U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5215995B2 (ja) | 超低電力アナログ補償回路 | |
| CN106959723A (zh) | 一种宽输入范围高电源抑制比的带隙基准电压源 | |
| US8476967B2 (en) | Constant current circuit and reference voltage circuit | |
| CN102117091B (zh) | 高稳定性全cmos基准电压源 | |
| US20090243711A1 (en) | Bias current generator | |
| CN104216455B (zh) | 用于4g通信芯片的低功耗基准电压源电路 | |
| US8786324B1 (en) | Mixed voltage driving circuit | |
| CN111601429B (zh) | 一种恒流驱动电路 | |
| CN105892548A (zh) | 一种具有温度补偿功能的基准电压产生电路 | |
| WO2008144722A2 (en) | Class ab output stage and method for providing wide supply voltage range | |
| CN109947172B (zh) | 一种低压降高输出电阻镜像电流源电路 | |
| CN201097251Y (zh) | 带隙基准电压产生电路 | |
| US7956686B2 (en) | Differential amplifier with symmetric circuit topology | |
| US8729883B2 (en) | Current source with low power consumption and reduced on-chip area occupancy | |
| CN102006022B (zh) | 基于cmos工艺的低压运算放大器 | |
| CN111381625B (zh) | 一种基准源电路 | |
| CN220795711U (zh) | 一种对电源电压低依赖性的偏置电流产生电路 | |
| CN117111672A (zh) | 一种对电源电压低依赖性的偏置电流产生电路 | |
| CN116185115A (zh) | 一种ldo复合零点跟踪补偿电路 | |
| CN201018463Y (zh) | 单边迟滞比较器 | |
| CN112260655A (zh) | 非对称三极管输入的折叠式运算放大器、带隙基准电路 | |
| JP2022156360A (ja) | 基準電流源 | |
| US20020079966A1 (en) | Differential amplifier having active load device scaling | |
| CN112928998B (zh) | 一种双极型晶体管放大器 | |
| CN116633116B (zh) | 低功耗电流源、电流源电路、芯片及具有其的电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |