CN111381625B - 一种基准源电路 - Google Patents
一种基准源电路 Download PDFInfo
- Publication number
- CN111381625B CN111381625B CN202010170044.4A CN202010170044A CN111381625B CN 111381625 B CN111381625 B CN 111381625B CN 202010170044 A CN202010170044 A CN 202010170044A CN 111381625 B CN111381625 B CN 111381625B
- Authority
- CN
- China
- Prior art keywords
- resistor
- tube
- nmos
- pmos
- nmos tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及半导体集成电路领域,具体涉及一种基准源电路,基准源电路中的第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的源极均连接电源电压端;第一PMOS管的栅极分别连接第一PMOS管的漏极和第四PMOS管的栅极,第一PMOS管的漏极分别连接第一NMOS管的漏极、第二PMOS管的栅极和第三PMOS管的栅极;第一NMOS管的源极依次串联第三电阻和第一电阻后接地,第一NMOS管的栅极分别连接第二NMOS管的栅极和第二NMOS管的漏极,第二NMOS管的漏极连接第四PMOS管的漏极,第二NMOS管的源极接地;第二PMOS管的漏极形成电压输出节点,第二PMOS管的漏极连接第二电阻的一端;第三PMOS管的漏极为电流输出节点。本发明可以解决相关技术中带隙基准电路不适用低电压低功耗设计中的应用问题。
Description
技术领域
本发明涉及半导体集成电路领域,具体涉及一种基准源电路。
背景技术
基准源电路跟随电源启动电路的启动信号产生基准电压和基准电流,能够为其他模块提供稳定的参考电压和参考电流,因此被广泛应用于集成电路中。图1为相关技术中的基准电路原理图。
图1中的启动电路包括PMOS管P4、P5和P6,NMOS管N1和N2,电阻RST;启动时节点NST为低电平,PMOS管P5和P6导通,节点NST1被充电至高电平,从而NMOS管N2导通,将节点PBIAS的电位拉低,从而PMOS管P0、P1、P2和P3导通,有电流灌入带隙基准主体电路中,带隙基准电路建立;当带隙基准电路建立后,PMOS管P4的镜像电流流到电阻RST产生电压NST,当节点NST电压达到NMOS管N1的开启电压,N1导通,P5和P6弱导通,节点NST1被拉低,NMOS管N2关断,启动过程结束。
其包括启动电路和带隙基准主体电路。图1中带隙基准主体电路包括:运算放大器YF,以及PMOS管P0、P1、P2和P3,比例三极管Q1、Q2和Q3,电阻R1和R2。其中比例三极管Q1、Q2和Q3的发射结面积比为1:N:1,其中N为大于1的整数,通常取8或24等,这样三极管Q1基极发射极电压Vbe_Q1大于三极管Q2基极发射极电压Vbe_Q2,由于运算放大器使节点电压VN=VP=Vbe_Q1,所以电流I0=(Vbe_Q1-Vbe_Q2)/R1,ΔVbe即(Vbe_Q1-Vbe_Q2)具有正温度系数,所以电流I0为与绝对温度成正比(Proportional To Absolute Temperature,PTAT)的电流。PMOS管的P0、P1和P2组成电流镜像电路,使得PMOS管P5路径上的电流I2为电流I0的镜像电流,I2=K*I0,其中K为PMOS管P0、P1和P2的比例系数;电流I2通过电阻R2和三极管Q3连接,输出基准电压VBG由I2*R2+Vbe_Q3决定,即:
其中Vbe_Q3为三极管Q3的基极发射极电压。
但是,相关技术中的带隙基准电路的工作电压较高,通常需要电源电压在VBG+Vds_P2=1.45V以上,其中Vds_P2为PMOS管P2的漏源电压,VBG为1.25V、Vds_P2取0.2V,从而限制了基准电路低电源电压的应用。另一方面传统带隙基准电路通常都有运放、三极管,电路结构较复杂,不利于如工作电流低至几十納安的应用设计等超低功耗设计实现。
发明内容
本发明提供了一种基准源电路,可以解决相关技术中带隙基准电路不适用低电压低功耗设计中的应用问题。
一方面,本发明实施例提供了一种基准源电路,所述基准源电路包括基准产生电路和启动电路,所述启动电路为所述基准产生电路提供启动电流;
所述基准产生电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第一电阻、第二电阻和第三电阻;
所述第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的源极均连接电源电压端;
所述第一PMOS管的栅极分别连接所述第一PMOS管的漏极和所述第四PMOS管的栅极,所述第一PMOS管的漏极分别连接所述第一NMOS管的漏极、所述第二PMOS管的栅极和所述第三PMOS管的栅极;
所述第一NMOS管的源极依次串联第三电阻和第一电阻后接地,所述第一NMOS管的栅极分别连接所述第二NMOS管的栅极和所述第二NMOS管的漏极,所述第二NMOS管的漏极连接所述第四PMOS管的漏极,所述第二NMOS管的源极接地;
所述第二PMOS管的漏极形成电压输出节点,所述第二PMOS管的漏极连接第二电阻的一端,所述第二电阻的另一端接地;所述第三PMOS管的漏极为电流输出节点;
其中,第一NMOS管与第二NMOS管相同,Ids_nm1表示为第一NMOS管的漏源电流;Ids_nm2表示为第二NMOS管的漏源电流,且Ids_nm1等于Ids_nm2;K为整数,表示第一NMOS管与第二NMOS管的比例系数;μn为第一NMOS管和第二NMOS管的载流子迁移率;Cox为第一NMOS管和第二NMOS管单位面积的栅氧化层电容;W为第一NMOS管和第二NMOS管的宽度;L为第一NMOS管和第二NMOS管的长;Vth表示为第一NMOS管和第二NMOS管的开启电压;
式(1)减式(2)得到第一NMOS管的栅源电压和第二NMOS管的栅源电压间差值:
第一NMOS管的栅源电压和第二NMOS管的栅源电压之间的差值ΔVgs还等于:
ΔVgs=Vgs_nm2-Vgs_nm1=I2*(R3+R1) 式(4);
其中,I2表示流入第一NMOS管的电流,R3表示第三电阻的阻值,R1表示第一电阻的阻值;
将式(3)带入式(6)中求得电压输出节点的电压。
可选的,所述启动电路包括第五PMOS管、第六PMOS管、第四电阻RST、第三NMOS管;
所述第四电阻RST的一端连接电源电压端,另一端分别连接第五PMOS管的栅极、第六PMOS管的栅极和第三NMOS管的栅极;
所述第五PMOS管的漏极接地,所述第五PMOS管源极连接所述第一PMOS管的栅极;
所述第六PMOS管的漏极连接所述第二NMOS管的漏极,所述第六PMOS管的源极连接电源电压端;
所述第三NMOS管的源极和漏极均接地。
可选的,所述第二电阻为无温度系数的电阻。
可选的,所述第二电阻的类型为零温度系数的P型Poly电阻。
可选的,从所述第一PMOS管的漏极,流经过第一NMOS管、第一电阻和第三电阻,最终流向地端的第二电流为无温度系数的电流。
可选的,所述第三电阻和第一电阻依次串联形成组合电阻,所述组合电阻的温度系数与ΔVgs的温度系数一致,所述ΔVgs=(Vgs_NM2-Vgs_NM1),所述Vgs_NM1为所述第一NMOS管的栅源极电压、所述Vgs_NM2为第二NMOS管的栅源极电压,所述ΔVgs为所述第一NMOS管与第二NMOS管的栅源极电压差。
可选的,所述第一电阻的类型为具有正温度系数的NWELL电阻,所述第三电阻的类型为具有负温度系数的poly电阻。
可选的,所述第三电阻的类型为具有正温度系数的NWELL电阻,所述第一电阻的类型为具有负温度系数的poly电阻。
可选的,所述第一NMOS管和第二NMOS管均工作在饱和区。
本发明技术方案,至少包括如下优点:本发明提供的基准源电路工作电低,且具有良好的温度特性,只需要晶体管和电阻就可以产生基准电压,结构简单,需要消耗电流的支路少,在超低功耗设计中易于实现。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是相关技术中的基准电路原理图,
图2是本发明提供的基准源电路一实施例的原理图;
图3是本发明提供的基准源电路在不同R3与R1比值情况下的电压输出节点VREF所输出电压的温度特性曲线;
图4是本发明提供的基准源电路电压输出节点VREF的电压特性;
图5是本发明提供的基准源电路中电流输出节点IREF所输出电流的温度特性曲线;
图6是本发明提供的基准源电路中NWELL电阻、PPOLY电阻以及ΔVgs的温度特性曲线。
具体实施方式
下面将结合附图,对本发明中的技术方案进行清楚、完整的描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电气连接;可以是直接相连,也可以通过中间媒介间接相连,还可以是两个元件内部的连通,可以是无线连接,也可以是有线连接。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参照图2,基准产生电路包括第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第一NMOS管NM1、第二NMOS管NM2、第一电阻R1、第二电阻R2和第三电阻R3;第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3和第四PMOS管PM4的源极均连接电源电压端;第一PMOS管PM1的栅极分别连接第一PMOS管PM1的漏极和第四PMOS管PM4的栅极,第一PMOS管PM1的漏极分别连接第一NMOS管NM1的漏极、第二PMOS管PM2的栅极和第三PMOS管PM3的栅极;第一NMOS管NM1的源极依次串联第三电阻R3和第一电阻R1后接地,第一NMOS管NM1的栅极分别连接第二NMOS管NM2的栅极和第二NMOS管NM2的漏极,第二NMOS管NM2的漏极连接第四PMOS管PM4的漏极,第二NMOS管NM2的源极接地;第二PMOS管PM2的漏极形成电压输出节点VREF,第二PMOS管PM2的漏极连接第二电阻R2的一端,第二电阻R2的另一端接地;第三PMOS管PM3的漏极为电流输出节点IREF。
启动电路包括第五PMOS管PM5、第六PMOS管PM6、第四电阻RST、第三NMOS管NCAP;第四电阻RST的一端连接电源电压端,另一端分别连接第五PMOS管PM5的栅极、第六PMOS管PM6的栅极和第三NMOS管NCAP的栅极;第五PMOS管PM5的漏极接地,第五PMOS管PM5源极连接第一PMOS管PM1的栅极;第六PMOS管PM6的漏极连接第二NMOS管NM2的漏极,第六PMOS管PM6的源极连接电源电压端;第三NMOS管NCAP的源极和漏极均接地。
第二电阻R2的类型为零温度系数的P型Poly电阻。从第一PMOS管PM1的漏极,流经过第一NMOS管NM1、第一电阻R1和第三电阻R3,最终流向地端的第二电流为无温度系数的电流。
第三电阻R3和第一电阻R1依次串联形成组合电阻,组合电阻的温度系数与ΔVgs的温度系数一致,ΔVgs=(Vgs_NM2-Vgs_NM1),Vgs_NM1为第一NMOS管NM1的栅源极电压、Vgs_NM2为第二NMOS管NM2的栅源极电压,ΔVgs为第一NMOS管NM1与第二NMOS管NM2的栅源极电压差。
第一电阻R1的类型为具有正温度系数的NWELL电阻,第三电阻R3的类型为具有负温度系数的poly电阻。
第三电阻R3的类型为具有正温度系数的NWELL电阻,第一电阻R1的类型为具有负温度系数的poly电阻。
当第一NMOS管NM1和第二NMOS管NM2均工作在饱和区,忽略体效应的影响:
其中,第一NMOS管NM1与第二NMOS管NM2相同,对于Ids_nm1表示为第一NMOS管NM1的漏源电流;Ids_nm2表示为第二NMOS管NM2的漏源电流;K为整数,表示第一NMOS管NM1与第二NMOS管NM2的比例系数;μn为第一NMOS管NM1和第二NMOS管NM2的载流子迁移率;Cox为第一NMOS管NM1和第二NMOS管NM2单位面积的栅氧化层电容;W为第一NMOS管NM1和第二NMOS管NM2的宽度;L为第一NMOS管NM1和第二NMOS管NM2的长;Vth表示为第一NMOS管NM1和第二NMOS管NM2的开启电压。
由于第一NMOS管NM1与第二NMOS管NM2形成镜像结构,流过第一NMOS管NM1的电流和流过第二NMOS管NM2的电流相等,即Ids_nm1等于Ids_nm2,则第一NMOS管NM1的栅源电压和第二NMOS管NM2的栅源电压之间会产生差值,即ΔVgs,第一NMOS管NM1的栅源电压和第二NMOS管NM2的栅源电压之间的差值ΔVgs还等于:
ΔVgs=Vgs_nm2-Vgs_nm1=I2*(R3+R1) 式(4);
其中,I2表示流入第一NMOS管NM1的电流,R3表示第三电阻R3的阻值,R1表示第一电阻R1的阻值。
电压输出节点VREF的电压为:VREF=I1*R2,由于I1和I2为镜像电流,则I1等于I2,即其中ΔVgs为第一NMOS管NM1的栅源电压和第二NMOS管NM2的栅源电压之间的差值;R3位第三电阻R3的阻值;R1为第一电阻R1的阻值;R2为第二电阻R2的阻值。
将式(3)带入式(6)中求得电压输出节点VREF的电压。
图3为在不同R3与R1比值下(R3表示第三电阻R3的电阻值,R1表示第一电阻R1的电阻值),本发明的温度特性曲线。参照图3,以温度为100C的位置为参考,曲线A表示的是在R3:R1=1:1时的温度特性曲线,曲线B表示的是在R3:R1=1:2时的温度特性曲线,曲线C表示的是在R3:R1=1:5时的温度特性曲线。需要解释的是,由于R3和R1可能会有不同的温度系数,该比例不是一个固定值,需要根据实际情形选取合适的比例。
图4为在不同电源电压电压的作用下输出电压特性曲线,其中图4的横坐标表示电源电压,纵坐标表示输出电压VREF的电压值。
图5表示在本发明的输出电流的温度特性曲线,其中其横坐标表示为温度,纵坐标表示为输出电流IREF的电流值。
图6为在不同温度下,Nwell型电阻的阻值、ppoly型电阻的阻值与ΔVgs的变化曲线。其中曲线D表示为Nwell型电阻的阻值随温度变化的曲线,曲线E表示为ppoly型电阻的阻值随温度变化的曲线,曲线F表示为ΔVgs随着温度变化的曲线。
本发明的工作原理为:第六PMOS管PM6和第一PMOS管PM1的比例为1:1,第三NMOS管NCAP和第一NMOS管NM1的比例为1:K,第一NMOS管NM1与第二NMOS管NM2的栅源极电压差ΔVgs具有正的温度系数,将第三电阻R3和第一电阻R1依次串联形成组合电阻,其中组合电阻与ΔVg一致,例如第一电阻R1选用为正温度系数的NWELL电阻电阻,第三电阻R3选用负温度系数的POLY电阻;则第二电流为无温度系数的电流;第二电阻R2选用为无温度系数(或温度系数接近为0)的电阻,例如第二电阻R2选用接近为零温度系数的P型poly电阻,则电压输出节点VREF的电压VREF=I1*R2的温度接近为0,可以看出得到的电压输出节点VREF的电压为与温度系数无关。
本发明提供的基准源电路工作电压可以低至0.9V(Vgs+Vds=0.9V,通常Vgs取0.7V,Vds=0.2V),且具有良好的温度特性,只需要晶体管和电阻就可以产生基准电压,结构简单,需要消耗电流的支路少,在超低功耗设计中易于实现。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (7)
1.一种基准源电路,其特征在于,所述基准源电路包括基准产生电路和启动电路,所述启动电路为所述基准产生电路提供启动电流;
所述基准产生电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第一电阻、第二电阻和第三电阻;
所述第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的源极均连接电源电压端;
所述第一PMOS管的栅极分别连接所述第一PMOS管的漏极和所述第四PMOS管的栅极,所述第一PMOS管的漏极分别连接所述第一NMOS管的漏极、所述第二PMOS管的栅极和所述第三PMOS管的栅极;
所述第一NMOS管的源极依次串联第三电阻和第一电阻后接地,所述第一NMOS管的栅极分别连接所述第二NMOS管的栅极和所述第二NMOS管的漏极,所述第二NMOS管的漏极连接所述第四PMOS管的漏极,所述第二NMOS管的源极接地;
所述第二PMOS管的漏极形成电压输出节点,所述第二PMOS管的漏极连接第二电阻的一端,所述第二电阻的另一端接地;所述第三PMOS管的漏极为电流输出节点;
其中,第一NMOS管与第二NMOS管相同,Ids_nm1表示为第一NMOS管的漏源电流;Ids_nm2表示为第二NMOS管的漏源电流,且Ids_nm1等于Ids_nm2;K为整数,表示第一NMOS管与第二NMOS管的比例系数;μn为第一NMOS管和第二NMOS管的载流子迁移率;Cox为第一NMOS管和第二NMOS管单位面积的栅氧化层电容;W为第一NMOS管和第二NMOS管的宽度;L为第一NMOS管和第二NMOS管的长;Vth表示为第一NMOS管和第二NMOS管的开启电压;
式(1)减式(2)得到第一NMOS管的栅源电压和第二NMOS管的栅源电压间差值:
第一NMOS管的栅源电压和第二NMOS管的栅源电压之间的差值ΔVgs还等于:
ΔVgs=Vgs_nm2-Vgs_nm1=I2*(R3+R1) 式(4);
其中,I2表示流入第一NMOS管的电流,R3表示第三电阻的阻值,R1表示第一电阻的阻值;
将式(3)带入式(6)中求得电压输出节点的电压。
2.如权利要求1所述的基准源电路,其特征在于,所述启动电路包括第五PMOS管、第六PMOS管、第四电阻RST、第三NMOS管;
所述第四电阻RST的一端连接电源电压端,另一端分别连接第五PMOS管的栅极、第六PMOS管的栅极和第三NMOS管的栅极;
所述第五PMOS管的漏极接地,所述第五PMOS管源极连接所述第一PMOS管的栅极;
所述第六PMOS管的漏极连接所述第二NMOS管的漏极,所述第六PMOS管的源极连接电源电压端;
所述第三NMOS管的源极和漏极均接地。
3.如权利要求1所述的基准源电路,其特征在于,所述第二电阻的类型为零温度系数的P型Poly电阻。
4.如权利要求1所述的基准源电路,其特征在于,从所述第一PMOS管的漏极,流经过第一NMOS管、第一电阻和第三电阻,最终流向地端的第二电流为无温度系数的电流。
5.如权利要求3所述的基准源电路,其特征在于,所述第一电阻的类型为具有正温度系数的NWELL电阻,所述第三电阻的类型为具有负温度系数的poly电阻。
6.如权利要求3所述的基准源电路,其特征在于,所述第三电阻的类型为具有正温度系数的NWELL电阻,所述第一电阻的类型为具有负温度系数的poly电阻。
7.如权利要求1所述的基准源电路,其特征在于,所述第一NMOS管和第二NMOS管均工作在饱和区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010170044.4A CN111381625B (zh) | 2020-03-12 | 2020-03-12 | 一种基准源电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010170044.4A CN111381625B (zh) | 2020-03-12 | 2020-03-12 | 一种基准源电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111381625A CN111381625A (zh) | 2020-07-07 |
CN111381625B true CN111381625B (zh) | 2022-05-20 |
Family
ID=71215529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010170044.4A Active CN111381625B (zh) | 2020-03-12 | 2020-03-12 | 一种基准源电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111381625B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112286337B (zh) * | 2020-10-30 | 2023-04-21 | 佛山鸿博微电子技术有限公司 | 用于MCU的低功耗bandgap电路及其实现方法 |
CN112506262A (zh) * | 2020-12-29 | 2021-03-16 | 上海华力微电子有限公司 | 高利用率的带隙基准电路 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101840242A (zh) * | 2010-05-21 | 2010-09-22 | 广州市广晟微电子有限公司 | Cmos低功耗电压电流偏置启动电路 |
CN102117088A (zh) * | 2011-01-25 | 2011-07-06 | 成都瑞芯电子有限公司 | 一种适用于两节锂电池保护芯片cmos基准源 |
CN104238611A (zh) * | 2013-07-15 | 2014-12-24 | 西安电子科技大学 | 电流模带隙基准电流源 |
CN104977970A (zh) * | 2015-07-08 | 2015-10-14 | 北京兆易创新科技股份有限公司 | 一种无运放高电源抑制比带隙基准源电路 |
CN104977971A (zh) * | 2015-07-08 | 2015-10-14 | 北京兆易创新科技股份有限公司 | 一种无运放低压低功耗的带隙基准电路 |
CN105786081A (zh) * | 2016-03-30 | 2016-07-20 | 上海华虹宏力半导体制造有限公司 | 基准电压源电路 |
CN106125811A (zh) * | 2016-06-15 | 2016-11-16 | 北京工业大学 | 一种超低温漂高电源抑制比带隙基准电压源 |
CN106843352A (zh) * | 2017-02-08 | 2017-06-13 | 上海华虹宏力半导体制造有限公司 | 带隙基准电路 |
CN107256062A (zh) * | 2017-07-24 | 2017-10-17 | 电子科技大学 | 一种无电阻式基准源 |
CN107704014A (zh) * | 2017-11-10 | 2018-02-16 | 马彪 | 高精度带隙基准曲率补偿方法及高精度带隙基准电路 |
CN110347203A (zh) * | 2019-06-19 | 2019-10-18 | 成都华微电子科技有限公司 | 宽带低功耗的带隙基准电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5627461A (en) * | 1993-12-08 | 1997-05-06 | Nec Corporation | Reference current circuit capable of preventing occurrence of a difference collector current which is caused by early voltage effect |
US6424205B1 (en) * | 2000-08-07 | 2002-07-23 | Semiconductor Components Industries Llc | Low voltage ACMOS reference with improved PSRR |
CN201945906U (zh) * | 2011-01-25 | 2011-08-24 | 成都瑞芯电子有限公司 | 一种适用于两节锂电池保护芯片cmos基准源 |
CN103529897B (zh) * | 2013-11-01 | 2015-03-25 | 东南大学 | 一种高电源抑制比的纯mos结构电压基准源 |
CN103995555B (zh) * | 2014-05-23 | 2015-12-02 | 西安交通大学 | 一种应用于超低功耗带隙基准的正温度系数产生电路 |
CN108052154B (zh) * | 2018-02-05 | 2023-08-01 | 成都信息工程大学 | 一种无运放高阶低温漂带隙基准电路 |
-
2020
- 2020-03-12 CN CN202010170044.4A patent/CN111381625B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101840242A (zh) * | 2010-05-21 | 2010-09-22 | 广州市广晟微电子有限公司 | Cmos低功耗电压电流偏置启动电路 |
CN102117088A (zh) * | 2011-01-25 | 2011-07-06 | 成都瑞芯电子有限公司 | 一种适用于两节锂电池保护芯片cmos基准源 |
CN104238611A (zh) * | 2013-07-15 | 2014-12-24 | 西安电子科技大学 | 电流模带隙基准电流源 |
CN104977970A (zh) * | 2015-07-08 | 2015-10-14 | 北京兆易创新科技股份有限公司 | 一种无运放高电源抑制比带隙基准源电路 |
CN104977971A (zh) * | 2015-07-08 | 2015-10-14 | 北京兆易创新科技股份有限公司 | 一种无运放低压低功耗的带隙基准电路 |
CN105786081A (zh) * | 2016-03-30 | 2016-07-20 | 上海华虹宏力半导体制造有限公司 | 基准电压源电路 |
CN106125811A (zh) * | 2016-06-15 | 2016-11-16 | 北京工业大学 | 一种超低温漂高电源抑制比带隙基准电压源 |
CN106843352A (zh) * | 2017-02-08 | 2017-06-13 | 上海华虹宏力半导体制造有限公司 | 带隙基准电路 |
CN107256062A (zh) * | 2017-07-24 | 2017-10-17 | 电子科技大学 | 一种无电阻式基准源 |
CN107704014A (zh) * | 2017-11-10 | 2018-02-16 | 马彪 | 高精度带隙基准曲率补偿方法及高精度带隙基准电路 |
CN110347203A (zh) * | 2019-06-19 | 2019-10-18 | 成都华微电子科技有限公司 | 宽带低功耗的带隙基准电路 |
Also Published As
Publication number | Publication date |
---|---|
CN111381625A (zh) | 2020-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109725672B (zh) | 一种带隙基准电路及高阶温度补偿方法 | |
CN102033563B (zh) | 与温度无关的参考电路 | |
US8358119B2 (en) | Current reference circuit utilizing a current replication circuit | |
CN101930248B (zh) | 可调负电压基准电路 | |
CN106959723A (zh) | 一种宽输入范围高电源抑制比的带隙基准电压源 | |
CN103309392B (zh) | 一种二阶温度补偿的无运放全cmos基准电压源 | |
US20110121809A1 (en) | Voltage reference circuit | |
CN101901018B (zh) | 电压基准电路 | |
CN102841629B (zh) | 一种BiCMOS电流型基准电路 | |
JP2008108009A (ja) | 基準電圧発生回路 | |
CN112987836B (zh) | 一种高性能的带隙基准电路 | |
CN104516391B (zh) | 一种低功耗低温漂的cmos基准电压源 | |
CN101540586A (zh) | 运算放大器、独立于温度的系统与带隙参考电路 | |
CN112859996B (zh) | 一种低压高精度带隙基准电路 | |
CN103389766B (zh) | 一种亚阈值非带隙基准电压源 | |
CN109308091B (zh) | 一种电压基准源电路 | |
CN109901656B (zh) | 一种低功耗全mos管带隙基准电路以及基于其的转换器 | |
CN111381625B (zh) | 一种基准源电路 | |
CN113050743B (zh) | 一种输出多种温度系数的电流基准电路 | |
CN101149628B (zh) | 一种基准电压源电路 | |
US20100079198A1 (en) | Constant Current Circuit | |
CN111026221A (zh) | 一种工作在低电源电压下的电压基准电路 | |
KR20230049785A (ko) | 영의 온도 계수를 가지는 nA급 기준전류 생성 회로 | |
CN105867499A (zh) | 一种实现基准电压源低压高精度的电路及方法 | |
CN111293876B (zh) | 一种电荷泵的线性化电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |