CN101561689A - 一种低压cmos电流源 - Google Patents

Abstract

本发明公开一种低压CMOS电流源，属于模拟集成电路领域，该低压CMOS电流源包括：PTAT电压源和与所述PTAT电压源连接的电流转换与镜像电路，其中所述PTAT电压源，用于产生一个具有正温度系数的基准电压V_REF；所述电流转换与镜像电路，用于将所述基准电压V_REF转换为基准电流，并通过电流镜像关系进行基准电流的输出。使该低压CMOS电流源具有良好的电源特性和温度特性，并且CMOS电流源的工艺偏差对该CMOS电流源的输出电流值的影响很小。

Description

一种低压CMOS电流源

技术领域

本发明涉及模拟集成电路领域，尤其涉及一种低压高精度CMOS电流源。

背景技术

电流源作为模拟集成电路的关键电路单元，广泛应用于A/D(模拟/数字)转换器、D/A转换器和Viterbi解码器等混合信号集成电路设计中。

目前常用的电流源设计方法是基于带隙电压基准源加在基准电阻两端产生基准电流，但是集成化基准电阻的工艺误差很大，如0.6μm CMOS Poly2电阻PCM参数为800±150欧姆每平方，基准电流值及温度系数无法保证；而如果采用外置的基准电阻，不仅增加成本，而且无法保证基准源之间的一致性。目前的技术方案都没有实现温度特性和电源特性的良好结合，特别是在低电源电压的高精度电流源设计还是处于空白，所以有必要采取一种新的电路结构来实现高精度的电流源。

发明内容

为了解决上述问题，本发明的目的是提供一种低压CMOS电流源，使该低压CMOS电流源具有良好的电源特性和温度特性，并且CMOS电流源的工艺偏差对该CMOS电流源的输出电流值的影响很小。

为了达到上述目的，本发明提供一种低压CMOS电流源，包括：与温度成正比PTAT电压源和与所述PTAT电压源连接的电流转换与镜像电路，其中

所述PTAT电压源，用于产生一个具有正温度系数的基准电压V_REF；

所述电流转换与镜像电路，用于将所述基准电压V_REF转换为基准电流，并通过电流镜像关系进行基准电流的输出。

优选地，所述电流转换及镜像电路包括：NMOS晶体管N1、NMOS晶体管N2、NMOS晶体管N3、第一运算放大器OP1、PMOS晶体管P1、PMOS晶体管P2、PMOS晶体管P3和第二运算放大器OP2，其中

所述NMOS晶体管N1的源极和NMOS晶体管N2的源极接地，所述NMOS晶体管N1的栅极和所述NMOS晶体管N2的栅极连接，所述NMOS晶体管N2的栅极和所述NMOS晶体管N2的漏极短接，并且所述NMOS晶体管N2工作在饱和区；

所述NMOS晶体管N1的漏极接所述第一运算放大器OP1的反向输入端，并与所述NMOS晶体管N3的源极相连，所述第一运算放大器OP1的正向输入端接所述PTAT电压源的输出基准电压V_REF，所述第一运算放大器OP1的输出端接NMOS晶体管N3的栅极；

所述第一运算放大器OP1用于将所述基准电压V_REF通过所述NMOS晶体管N3完成电流转换，并且转换后的电流流经所述NMOS晶体管N3的漏极到所述NMOS晶体管N3的源极，并通过电流镜的镜像关系进行电流输出；

所述PMOS晶体管P1漏极和NMOS晶体管N3的漏极连接后，与所述第二运算放大器OP2的正向输入端连接，所述PMOS晶体管P2的漏极和所述NMOS晶体管N2的漏极连接后，与所述第二运算放大器OP2的反向输入端连接，所述第二运算放大器OP2的输出端分别连接所述PMOS晶体管P1的栅极、所述PMOS晶体管P2的栅极和所述PMOS晶体管P3的栅极；

所述PMOS晶体管P1的源极、PMOS晶体管P2的源极，和PMOS晶体管P3的源极短接，并与第一电压源Vdd1相连，所述PMOS晶体管P3的漏极作为低压CMOS电流源的输出端，用于输出电流I_out。

优选地，所述PTAT电压源包括：电阻R1、电阻R2、PNP型晶体管Q1、PNP型晶体管Q2、PMOS晶体管P5、PMOS晶体管P6、PMOS晶体管P8、PMOS晶体管P7、PMOS晶体(P9、PMOS晶体管P10、NMOS晶体管N6、NMOS晶体管N7、NMOS晶体管N8及NMOS晶体管N9；

所述PMOS晶体管P5的源极，PMOS晶体管P6的源极和PMOS晶体管P8的源极接第二电压源Vdd2，PMOS晶体管P5的栅极，PMOS晶体管P6的栅极和PMOS晶体管P8的栅极短接，所述PNP型晶体管Q2的基极与所述PNP型晶体管Q2的集电极短接并接地，所述PNP型晶体管Q2的发射级连接PMOS晶体管P5的漏极，所述PNP型晶体管Q1的基极与所述PNP型晶体管Q1的集电极短接并接地，所述PNP型晶体管Q1的发射级连接所述电阻R1的负极，所述电阻R1的正极接PMOS晶体管P6的漏极，构成基本带隙基准电路；

所述PMOS晶体管P9和所述PMOS晶体管P10作为电流镜负载管，所述PMOS晶体管P9的源极和所述PMOS晶体管P10的源极分别接第二电压源Vdd2，所述PMOS晶体管P9的栅极和所述PMOS晶体管P10的栅极短接，与所述PMOS晶体管P9的漏极相连后，再与所述NMOS晶体管N9的漏极相连，所述NMOS晶体管N9的栅极作为差分结构的一个输入端接所述PNP型晶体管Q2的发射极，所述NMOS晶体管N9的栅极作为另一个输入端接电阻R1的正极，NMOS晶体管N8的源极及NMOS晶体管N9的源极短接，并与所述NMOS晶体管N6的漏极相连，形成差分放大器，所述NMOS晶体管N6的源极接地，作为差分放大器的电流源；

所述NMOS晶体管N7的栅极与所述NMOS晶体管N7的漏极短接，所述PMOS晶体管P7的源极接第二电压源Vdd2，所述PMOS晶体管P7的栅极分别连接所述NMOS晶体管N7的漏极和NMOS晶体管N6的栅极，产生差分放大器的电流源偏置电压，电阻R2的负极接地，所述PMOS晶体管P7的栅极分别接PMOS晶体管P8的漏极与所述第二电阻R2的正极相接作为电压源的输出端。

优选地，所述PTAT电压源中的所述电容C1、所述NMOS晶体管N4、所述NMOS晶体管N5和所述PMOS晶体管P4组成带隙基准源的启动电路，其中

所述电容C1的正极接第二电压源Vdd2，所述电容C1的负极接所述NMOS晶体管N5的漏极，并作为所述启动电路的一输出端；

所述NMOS晶体管N5的栅极分别与所述NMOS晶体管N4的漏极和所述PMOS晶体管P4的漏极相连，所述NMOS晶体管N4的源极和所述NMOS晶体管N5的源极都接地，所述NMOS晶体管N4的栅极和所述PMOS晶体管P4的栅极相连作为启动电路的另一控制端。

优选地，所述PMOS晶体管P9、所述PMOS晶体管P10、所述NMOS晶体管N8及所述NMOS晶体管N9的宽长比都大于5，以抑制电路的噪声。

优选地，所述第一运算放大器OP1包括：NMOS晶体管N10、NMOS晶体管N11、NMOS晶体管N12、PMOS晶体管P11、PMOS晶体管P12、PMOS晶体管P13、PMOS晶体管P14、电阻R3及电容C2；

所述PMOS晶体管P12的衬底作为所述第一运算放大器OP1的反向输入端，所述PMOS晶体管P13的衬底作为所述第一运算放大器OP1的正向输入端，所述PMOS晶体管P12的栅极和所述PMOS晶体管P13的栅极接地，以保证强反型沟道的形成；

所述NMOS晶体管N10的源极和所述NMOS晶体管N11的源极都接地，所述NMOS晶体管N10的栅极与NMOS晶体管N10的漏接连接，构成电流镜，所述PMOS晶体管P20的漏极与NMOS晶体管N10的漏接连接，PMOS晶体管P13的漏极和NMOS晶体管N11的漏极连接作为第一运算放大器OP1的第一级放大器输出端，并作为第二级放大器的输入接NMOS晶体管N12的栅极；

所述电阻R3的正极接第一运算放大器OP1的第一级放大器输出端，所述电阻R3的负极接所述电容C2的正级；

所述PMOS晶体管P11的源极和PMOS晶体管P14的源极接第三电压源Vdd3，所述PMOS晶体管P11的栅极连接偏置电压Vbias，所述PMOS晶体管P11的漏极接所述PMOS晶体管P12的源极和所述PMOS晶体管P13的源极，所述电容C2的负极接所述PMOS晶体管P14的漏极，并和所述NMOS晶体管N12的漏极连接作为所述第一运算放大器OP1的输出端Vout。

优选地，所述PMOS晶体管P12、所述PMOS晶体管P13、所述NMOS晶体管N10和所述NMOS晶体管N11的沟道宽和长都大于1μm，以减少1/f噪声。

优选地，所述第一运算放大器OP1和所述第二运算放大器OP2的结构相同，包括两级放大结构，输入级采用衬底驱动PMOS差分对。

上述技术方案中的至少一个技术方案具有如下有益效果：使该低压CMOS电流源具有良好的电源特性和温度特性，并且CMOS电流源的工艺偏差对该CMOS电流源的输出电流值的影响很小。

附图说明

图1为本发明实施例中的低压CMOS电流源的电路图；

图2为图1中的电流转换与镜像电路的电路图；

图3为图1中PTAT电压源的电路图；

图4为本发明实施例中的低压运算放大器的电路图。

具体实施方式

首先，为了便于理解本发明的具体实施例，下面对本发明具体实施例中所涉及的专业术语进行说明：

PMOS：P-channel Metal Oxide Semiconductor FET，P沟道金属氧化物半导体场效应晶体管；

NMOS：N-channel Metal Oxide Semiconductor FET，N沟道金属氧化物半导体场效应晶体管。

其次，为了使本发明实施例的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明实施例做进一步详细地说明。在此，本发明的示意性实施例及说明用于解释本发明，但并不作为对本发明的限定。

如图图1所示，为本实施例中的低压CMOS电流源的电路图，由图中可知，该低压CMOS电流源包括：与绝对温度成正比(PTAT)电压源11和与该PTAT电压源11连接的电流转换与镜像电路12，其中PTAT电压源11用于提供一个具有正温度系数的基准电压V_REF，电流转换与镜像电路12用于将该基准电压V_REF转换为基准电流，并通过电流镜像关系进行基准电流的输出。

参见图2，为图1中的电流转换与镜像电路的电路图，该电流转换与镜像电路12包括：NMOS晶体管N1、NMOS晶体管N2、NMOS晶体管N3、第一运算放大器OP1、PMOS晶体管P1、PMOS晶体管P2、PMOS晶体管P3和第二运算放大器OP2，其中

NMOS晶体管N1的源极和NMOS晶体管N2的源极接地，NMOS晶体管N1的栅极和NMOS晶体管N2的栅极连接，NMOS晶体管N2的栅极和NMOS晶体管N2的漏极短接，并且NMOS晶体管N2工作在饱和区，NMOS晶体管N1的漏极接第一运算放大器OP1的反向输入端，并与NMOS晶体管N3的源极相连，该第一运算放大器OP1的正向输入端接PTAT电压源11输出的基准电压V_REF，第一运算放大器OP1的输出端接NMOS晶体管N3的栅极。该第一运算放大器OP1用于将基准电压V_REF通过NMOS晶体管N3完成电流转换，转换后的电流流经NMOS晶体管N3的漏极到NMOS晶体管N3的源极，然后通过电流镜的镜像关系进行电流输出。

PMOS晶体管P1的漏极和NMOS晶体管N3的漏极连接后，与第二运算放大器OP2的正向输入端连接，PMOS晶体管P2的漏极和NMOS晶体管N2的漏极连接后，与第二运算放大器OP2的反向输入端连接，第二运算放大器OP2的输出端分别连接PMOS晶体管P1的栅极、PMOS晶体管P2的栅极和PMOS晶体管P3的栅极。

PMOS晶体管P1的源极、PMOS晶体管P2的源极和PMOS晶体管P3的源极短接，并与第一电压源Vdd1相连，PMOS晶体管P3的漏极作为CMOS电流源的输出端，用于输出电流I_out。

上述第二运算放大器OP2用于控制PMOS晶体管P1和PMOS晶体管P2的源漏电压完全相等，从而进一步保证电流I₁和I₂完全相等(参见图3)。

在本实施例中，第一运算放大器OP1和第二运算放大器OP2的结构可选用完全相同的低压运算放大器，例如基于PMOS衬底驱动技术所实现的超低压运算放大器。

当NMOS晶体管N1工作在线性区时，NMOS晶体管N1的漏源电流为：

$I_{\mathrm{DS}1}=\frac{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{W}_1}{L_1}[(V_{\mathrm{GS}1}-V_{\mathrm{TH}1})V_{\mathrm{DS}1}-\frac{V_{\mathrm{DS}1}^2}{2}]$ 公式(1)

其中，V_DS1中表示NMOS晶体管N1的漏源电压，V_GS1表示NMOS晶体管N1的栅源电压，V_TH1表示NMOS晶体管N1的阈值电压，L₁和W₁分别表示NMOS晶体管N1的管长和NMOS晶体管N1的管宽。μ_n表示为NMOS晶体管迁移率，C_ox表示为NMOS晶体管的氧化层电容：

当NMOS晶体管N2工作在饱和区时，NMOS晶体管N2的漏源电流为：

$I_{\mathrm{DS}2}=\frac{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{W}_2}{{2L}_2}{(V_{\mathrm{GS}2}-V_{\mathrm{TH}2})}^2$ 公式(2)

其中，V_DS2中表示NMOS晶体管N2的漏源电压，V_GS2表示NMOS晶体管N2的栅源电压，V_TH2表示NMOS晶体管N2的阈值电压，L₂和W₂分别表示NMOS晶体管N2的管长和NMOS晶体管的管宽。

当I_DS1＝I_DS2＝I_out，且V_DS1＝V_REF、V_GS1＝V_GS2、L₁＝L₂、W₂＝W₁及V_TH1＝V_TH2时，根据公式(1)和公式(2)可得到计算I_out的公式，如下：：

$I_{\mathrm{out}}=\frac{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}W}{2L}{V}_{\mathrm{REF}}^2$ 公式(3)

其中，V_DS中表示晶体管的漏源电压，V_GS表示晶体管的栅源电压，V_TH表示晶体管的阈值电压，L、W分别表示晶体管的管长和晶体管的管宽。

为了保证输出电流I_out的高精度，所以输出电流对温度的微分在常温下为零，推导可得：

$\frac{{\∂V}_{\mathrm{REF}}}{\∂T}{|}_{T=T_0}=\frac{{3V}_{\mathrm{REF}}}{{4T}_0}$ 公式(4)

当室温T₀＝300K时，基准电压V_REF的温度系数为V_REF/400。

参照图3，为图1中与温度成正比电压源的电路图，在本实施例中PTAT电压源为采用了一级温度补偿、电流反馈和电阻分压技术设计的低压PTAT带隙基准源电路。

由图中可知，该PTAT电压源包括：电容C1、NMOS晶体管N4、NMOS晶体管N5、PMOS晶体管P4、电阻R1、电阻R2、PNP型晶体管Q1、PNP型晶体管Q2、PMOS晶体管P5、PMOS晶体管P6、PMOS晶体管P7、PMOS晶体管P8、PMOS晶体管P9、PMOS晶体管P10、NMOS晶体管N6、NMOS晶体管N7、NMOS晶体管N8及NMOS晶体管N9，其中

电容C1、NMOS晶体管N4、NMOS晶体管N5和PMOS晶体管P4组成带隙基准源的启动电路，该启动电路的目的就是为了避免基准源工作在不必要的零点上。当电路上电时，通过电容C1的充放电及NMOS晶体管N5的导通，迅速提高节点X1和X2的电压(参见图3)，并产生基准电流。节点X1的电压通过PMOS晶体管P4和NMOS晶体管N4组成的反相器，使NMOS晶体管N5管完全截止，节点X1和X2的电压回落在稳定的工作点上，基准源开始正常工作。由于电容C1的主要作用是上电瞬间的充放电，对电容值的精度没有较高要求，所以为了节省芯片面积，在本发明实施例中，版图设计时采用双层平板电容设计方法，即多晶、第一层金属与P+形成两个平行的平板电容。

上述电容C1的正极接第二电压源Vdd2，电容C1的负极接NMOS晶体管N5的漏极，并作为启动电路的一个输出端。NMOS晶体管N5的栅极分别与NMOS晶体管N4的漏极和PMOS晶体管P4的漏极相连，NMOS晶体管N4的源极和NMOS晶体管N5的源极分别接地，NMOS晶体管N4的栅极和PMOS晶体管P4的栅极相连作为启动电路的另一个控制端。

PMOS晶体管P5的源极、PMOS晶体管P6的源极和PMOS晶体管P8的源极分别接第二电压源Vdd2，PMOS晶体管P5的栅极、PMOS晶体管P6的栅极和PMOS晶体管P8的栅极短接，并作为带隙基准偏置电路的输入，与启动电路的输出端相连，构成电流镜，PNP型晶体管Q1的基极与PNP型晶体管Q1的集电极短接并接地，PNP型晶体管Q1的发射级连接PMOS晶体管P5的漏极，PNP型晶体管Q2的基极与PNP型晶体管Q2的集电极短接并接地，PNP型晶体管Q2的发射级连接电阻R1的负极，电阻R1的正极接PMOS晶体管P6的漏极，构成基本带隙基准电路。

PMOS晶体管P9和PMOS晶体管P10作为电流镜负载管，PMOS晶体管P9的源极和PMOS晶体管P10的源极分别接第二电压源Vdd2，PMOS晶体管P9的栅极和PMOS晶体管P10的栅极短接，与PMOS晶体管P10的漏极相连，并与NMOS晶体管N9的漏极相连，NMOS晶体管N8的栅极作为差分结构的一个输入端接PNP型晶体管Q1的发射极，NMOS晶体管N9的栅极作为另一个输入端接电阻R1的正极，NMOS晶体管N8的源极及NMOS晶体管N9的源极短接，并与NMOS晶体管N6的漏极相连，形成差分放大器，NMOS晶体管N6的源极接地，并作为差分放大器的电流源。

NMOS晶体管N7的栅极与NMOS晶体管N7的漏极短接，PMOS晶体管P7的源极接第二电压源Vdd2，PMOS晶体管P7的栅极分别接PMOS晶体管P7的漏极和NMOS晶体管N6的栅极，产生差分放大器的电流源偏置电压，电阻R2的负极接地，PMOS晶体管P8的漏极与电阻R2的正极相接作为PTAT电压源的输出端，用于输出基准电压V_REF。

本发明实施例中的电容C1、NMOS晶体管N4、NMOS晶体管N5和PMOS晶体管P4可组成一带隙基准源的启动电路，该启动电路的目的就是为了避免PTAT基准源工作在不必要的零点上。当电路上电时，通过电容C1的充放电及NMOS晶体管N5的导通，迅速提高节点X1和X2的电压(参见图3)，并产生基准电流。节点X1的电压通过PMOS晶体管P4和NMOS晶体管N4组成的反相器，使NMOS晶体管N5管完全截止，节点X1和X2的电压回落在稳定的工作点上，基准源开始正常工作。由于电容C1的主要作用是上电瞬间的充放电，因此对电容值的精度没有较高要求，所以为了节省芯片面积，在本发明实施例中，版图设计时采用双层平板电容设计方法，即多晶、第一层金属与P+形成两个平行的平板电容。

在电路稳定工作时：

I₁R₁+V_BE1＝V_BE2    公式(5)

其中，I₁表示流过电阻R1的电流值

$I_1=\frac{\mathrm{\Δ}{V}_{\mathrm{BE}}}{R_1}=\frac{V_T\ln (I_{S1}/I_{S2})}{R_1}=I_2=\frac{4}{3}{I}_3$ 公式(6)

由公式(5)和公式(6)推导可得：

$V_{\mathrm{REF}}=I_3{R}_2=\frac{3}{4}\frac{R_2{V}_T\ln (I_{S1}/I_{S2})}{R_1}=\frac{3}{4}\frac{R_2}{R_1}\frac{\mathrm{KT}}{q}\ln (I_{S1}/I_{S2})$ 公式(7)

其中， $V_T=\frac{\mathrm{KT}}{q}$ 表示热电压，K表示，q表示V_BE1和V_BE2分别是PNP型晶体管Q1和PNP型晶体管Q2的基极-发射极电压，I_S1和I_S2分别是PNP型晶体管Q1和PNP型晶体管Q2的饱和电流。

由于基准源电路的所有的电阻值都是成比例的，并都采用同一工艺层(Poly2)实现，电阻值比值对温度变化不敏感，所以可以忽略电阻温度系数的影响，即PTAT基准源的正温度系数为

本发明实施例采用电流反馈原理设计了电压源中的差分放大器，大大简化了版图设计。差分放大器的输出直接驱动PMOS晶体管P7，并通过NMOS晶体管P7产生差分放大器的电流源偏置电压，以保证差分放大器的高电源抑制比(PSRR)。

本发明实施例中，PMOS晶体管P9、PMOS晶体管P10、NMOS晶体管N8及NMOS晶体管N9的宽长都大于1μm，以抑制电路的热噪声。

如图4所示，为本发明实施例中低压运算放大器的原理图，由图中可知，该低压运算放大器包括：NMOS晶体管N10、NMOS晶体管N11、NMOS晶体管N12、PMOS晶体管P11、PMOS晶体管P12、PMOS晶体管P13、PMOS晶体管P14、电阻R3及电容C2，其中

PMOS晶体管P12的衬底作为低压运算放大器的反向输入端Vin-，PMOS晶体管P13的衬底作为低压运算放大器的正向输入端Vin+，PMOS晶体管P12的栅极和PMOS晶体管P13的栅极连接并接地，以保证强反型沟道的形成。

NMOS晶体管N10的源极和NMOS晶体管N11的源极分别接地，NMOS晶体管N10的漏级和NMOS晶体管N10的栅极短接，与NMOS晶体管N11构成电流镜；PMOS晶体管P12的漏极与NMOS晶体管N10的漏接连接，PMOS晶体管P13的漏极和NMOS晶体管N11的漏极连接作为第一运算放大器OP1的第一级放大器(差分放大器)输出端，并作为第一运算放大器OP2的第二级放大器(共源放大器)的输入接NMOS晶体管N12的栅极。电阻R3的正极接第一运算放大器OP1的差分放大器的输出端，电阻R3负极接电容C2的正级。

PMOS晶体管P11的源极和PMOS晶体管P12的源极接第三电压源Vdd3，PMOS晶体管P11的栅极接偏置电压Vbias，PMOS晶体管P11的漏极分别接PMOS晶体管P12的源极和PMOS晶体管P13的源极，电容C2的负极接PMOS晶体管P14的漏极，并和NMOS晶体管N12的漏极连接作为低压运算放大器的输出端Vout。

本发明实施例中的PMOS晶体管P12和PMOS晶体管P13的栅极接地电位，以保证栅极下强反型沟道的形成，输入信号由PMOS晶体管P12和PMOS晶体管P13的衬底引入，实现对PMOS沟道电流的调制作用。放大器第二级采用简单的共源放大器结构，增加低压运算放大器的增益并提供最大的输出摆幅。

由于低频下的主要噪声为1/f噪声，在本发明实施例中，PMOS晶体管P12，PMOS晶体管P13，NMOS晶体管N10和NMOS晶体管N11的沟道宽和长都大于1μm，以减少低频下的1/f噪声。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种低压CMOS电流源，其特征在于，包括：与温度成正比PTAT电压源和与所述PTAT电压源连接的电流转换与镜像电路，其中

所述PTAT电压源，用于产生一个具有正温度系数的基准电压V_REF；

所述电流转换与镜像电路，用于将所述基准电压V_REF转换为基准电流，并通过电流镜像关系进行基准电流的输出。

2.根据权利要求1所述的低压CMOS电流源，其特征在于，所述电流转换及镜像电路包括：NMOS晶体管(N1)、NMOS晶体管(N2)、NMOS晶体管(N3)、第一运算放大器(OP1)、PMOS晶体管(P1)、PMOS晶体管(P2)、PMOS晶体管(P3)和第二运算放大器(OP2)，其中

所述NMOS晶体管(N1)的源极和NMOS晶体管(N2)的源极接地，所述NMOS晶体管(N1)的栅极和所述NMOS晶体管(N2)的栅极连接，所述NMOS晶体管(N2)的栅极和所述NMOS晶体管(N2)的漏极短接，并且所述NMOS晶体管(N2)工作在饱和区；

所述NMOS晶体管(N1)的漏极接所述第一运算放大器(OP1)的反向输入端，并与所述NMOS晶体管(N3)的源极相连，所述第一运算放大器(OP1)的正向输入端接所述PTAT电压源的输出基准电压V_REF，所述第一运算放大器(OP1)的输出端接NMOS晶体管(N3)的栅极；

所述第一运算放大器(OP1)用于将所述基准电压V_REF通过所述NMOS晶体管(N3)完成电流转换，并且转换后的电流流经所述NMOS晶体管(N3)的漏极到所述NMOS晶体管(N3)的源极，并通过电流镜的镜像关系进行电流输出；

所述PMOS晶体管(P1)漏极和NMOS晶体管(N3)的漏极连接后，与所述第二运算放大器(OP2)的正向输入端连接，所述PMOS晶体管(P2)的漏极和所述NMOS晶体管(N2)的漏极连接后，与所述第二运算放大器(OP2)的反向输入端连接，所述第二运算放大器(OP2)的输出端分别连接所述PMOS晶体管(P1)的栅极、所述PMOS晶体管(P2)的栅极和所述PMOS晶体管(P3)的栅极；

所述PMOS晶体管(P1)的源极、PMOS晶体管(P2)的源极，和PMOS晶体管(P3)的源极短接，并与第一电压源(Vdd1)相连，所述PMOS晶体管(P3)的漏极作为低压CMOS电流源的输出端，用于输出电流I_out。

3.根据权利要求1所述的低压CMOS电流源，其特征在于，所述PTAT电压源包括：电阻(R1)、电阻(R2)、PNP型晶体管(Q1)、PNP型晶体管(Q2)、PMOS晶体管(P5)、PMOS晶体管(P6)、PMOS晶体管(P8)、PMOS晶体管(P7)、PMOS晶体管(P9)、PMOS晶体管(P10)、NMOS晶体管(N6)、NMOS晶体管(N7)、NMOS晶体管(N8)及NMOS晶体管(N9)；

所述PMOS晶体管(P5)的源极，PMOS晶体管(P6)的源极和PMOS晶体管(P8)的源极接第二电压源(Vdd2)，PMOS晶体管(P5)的栅极，PMOS晶体管(P6)的栅极和PMOS晶体管(P8)的栅极短接，所述PNP型晶体管(Q2)的基极与所述PNP型晶体管(Q2)的集电极短接并接地，所述PNP型晶体管(Q2)的发射级连接PMOS晶体管(P5)的漏极，所述PNP型晶体管(Q1)的基极与所述PNP型晶体管(Q1)的集电极短接并接地，所述PNP型晶体管(Q1)的发射级连接所述电阻(R1)的负极，所述电阻(R1)的正极接PMOS晶体管(P6)的漏极，构成基本带隙基准电路；

所述PMOS晶体管(P9)和所述PMOS晶体管(P10)作为电流镜负载管，所述PMOS晶体管(P9)的源极和所述PMOS晶体管(P10)的源极分别接第二电压源(Vdd2)，所述PMOS晶体管(P9)的栅极和所述PMOS晶体管(P10)的栅极短接，与所述PMOS晶体管(P9)的漏极相连后，再与所述NMOS晶体管(N9)的漏极相连，所述NMOS晶体管(N9)的栅极作为差分结构的一个输入端接所述PNP型晶体管(Q2)的发射极，所述NMOS晶体管(N9)的栅极作为另一个输入端接电阻(R1)的正极，NMOS晶体管(N8)的源极及NMOS晶体管(N9)的源极短接，并与所述NMOS晶体管(N6)的漏极相连，形成差分放大器，所述NMOS晶体管(N6)的源极接地，作为差分放大器的电流源；

所述NMOS晶体管(N7)的栅极与所述NMOS晶体管(N7)的漏极短接，所述PMOS晶体管(P7)的源极接第二电压源(Vdd2)，所述PMOS晶体管(P7)的栅极分别连接所述NMOS晶体管(N7)的漏极和NMOS晶体管(N6)的栅极，产生差分放大器的电流源偏置电压，电阻(R2)的负极接地，所述PMOS晶体管(P7)的栅极分别接PMOS晶体管(P8)的漏极与所述第二电阻(R2)的正极相接作为电压源的输出端。

4.根据权利要求3所述的低压CMOS电流源，其特征在于，所述PTAT电压源中的所述电容(C1)、所述NMOS晶体管(N4)、所述NMOS晶体管(N5)和所述PMOS晶体管(P4)组成带隙基准源的启动电路，其中

所述电容(C1)的正极接第二电压源(Vdd2)，所述电容(C1)的负极接所述NMOS晶体管(N5)的漏极，并作为所述启动电路的一输出端；

所述NMOS晶体管(N5)的栅极分别与所述NMOS晶体管(N4)的漏极和所述PMOS晶体管(P4)的漏极相连，所述NMOS晶体管(N4)的源极和所述NMOS晶体管(N5)的源极都接地，所述NMOS晶体管(N4)的栅极和所述PMOS晶体管(P4)的栅极相连作为启动电路的另一控制端。

5.根据权利要求3所述的CMOS电流源，其特征在于，所述PMOS晶体管(P9)、所述PMOS晶体管(P10)、所述NMOS晶体管(N8)及所述NMOS晶体管(N9)的宽长比都大于5，以抑制电路的噪声。

6.根据权利要求2所述的低压CMOS电流源，其特征在于，所述第一运算放大器(OP1)包括：NMOS晶体管(N10)、NMOS晶体管(N11)、NMOS晶体管(N12)、PMOS晶体管(P11)、PMOS晶体管(P12)、PMOS晶体管(P13)、PMOS晶体管(P14)、电阻(R3)及电容(C2)；

所述PMOS晶体管(P12)的衬底作为所述第一运算放大器(OP1)的反向输入端，所述PMOS晶体管(P13)的衬底作为所述第一运算放大器(OP1)的正向输入端，所述PMOS晶体管(P12)的栅极和所述PMOS晶体管(P13)的栅极接地，以保证强反型沟道的形成；

所述NMOS晶体管(N10)的源极和所述NMOS晶体管(N11)的源极都接地，所述NMOS晶体管(N10)的栅极与NMOS晶体管(N10)的漏接连接，构成电流镜，所述PMOS晶体管(P20)的漏极与NMOS晶体管(N10)的漏接连接，PMOS晶体管(P13)的漏极和NMOS晶体管(N11)的漏极连接作为第一运算放大器(OP1)的第一级放大器输出端，并作为第二级放大器的输入接NMOS晶体管(N12)的栅极；

所述电阻(R3)的正极接第一运算放大器(OP1)的第一级放大器输出端，所述电阻(R3)的负极接所述电容(C2)的正级；

所述PMOS晶体管(P11)的源极和PMOS晶体管(P14)的源极接第三电压源(Vdd3)，所述PMOS晶体管(P11)的栅极连接偏置电压Vbias，所述PMOS晶体管(P11)的漏极接所述PMOS晶体管(P12)的源极和所述PMOS晶体管(P13)的源极，所述电容(C2)的负极接所述PMOS晶体管(P14)的漏极，并和所述NMOS晶体管(N12)的漏极连接作为所述第一运算放大器(OP1)的输出端(Vout)。

7.根据权利要求6所述的低压CMOS电流源，其特征在于，所述PMOS晶体管(P12)、所述PMOS晶体管(P13)、所述NMOS晶体管(N10)和所述NMOS晶体管(N11)的沟道宽和长都大于1μm，以减少1/f噪声。

8.根据权利要求2所述的低压CMOS电流源，其特征在于，所述第一运算放大器(OP1)和所述第二运算放大器(OP2)的结构相同，包括两级放大结构，输入级采用衬底驱动PMOS差分对。

Images