CN102478877A - 恒流电路以及基准电压电路 - Google Patents

恒流电路以及基准电压电路 Download PDF

Info

Publication number
CN102478877A
CN102478877A CN2011103790997A CN201110379099A CN102478877A CN 102478877 A CN102478877 A CN 102478877A CN 2011103790997 A CN2011103790997 A CN 2011103790997A CN 201110379099 A CN201110379099 A CN 201110379099A CN 102478877 A CN102478877 A CN 102478877A
Authority
CN
China
Prior art keywords
circuit
terminal
current
constant
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103790997A
Other languages
English (en)
Other versions
CN102478877B (zh
Inventor
小林裕二
井村多加志
杉浦正一
五十岚敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN102478877A publication Critical patent/CN102478877A/zh
Application granted granted Critical
Publication of CN102478877B publication Critical patent/CN102478877B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供恒流电路以及基准电压电路，不需要启动电路且输入稳定度良好。恒流电路具有：恒流生成电路，其具有NMOS晶体管和电阻；电流镜电路，其由一对耗尽型NMOS晶体管构成，这一对耗尽型NMOS晶体管流过上述恒流生成电路的电流，并且彼此的栅极端子相互连接；以及反馈电路，其将上述一对耗尽型NMOS晶体管的源极端子的电压保持为恒定。

Description

恒流电路以及基准电压电路
技术领域
本发明涉及恒流电路以及采用该恒流电路的基准电压电路，更详细地说涉及恒流电路的稳定动作。
背景技术
对现有的恒流电路进行说明。图9是示出采用现有的K值(驱动能力)之差的恒流电路的电路图。K值是利用K＝W/L·(μCox/2)求出的。这里，W表示栅极宽、L表示栅极长、μ表示载流子的迁移率、Cox表示每单位面积的栅极端子氧化膜电容。
现有的恒流电路由K值不同的增强型NMOS晶体管的晶体管91以及92、增强型PMOS晶体管的晶体管93以及94、和电阻95构成。
增强型NMOS晶体管91的源极端子与最低电位的接地端子100连接，漏极端子及栅极端子都与增强型NMOS晶体管92的栅极端子及增强型PMOS晶体管93的漏极端子连接。增强型NMOS晶体管92的源极端子经由电阻95与接地端子100连接，漏极端子与增强型PMOS晶体管94的栅极端子以及漏极端子、增强型PMOS晶体管93的栅极端子连接。增强型PMOS晶体管93以及94的源极端子都与最高电位的电源端子101连接。
接着，对现有的恒流电路的动作进行说明。增强型NMOS晶体管91的K值小于增强型NMOS晶体管92的K值。在电阻95中产生增强型NMOS晶体管91与增强型NMOS晶体管92的栅极端子源极端子间电压差，并利用增强型PMOS晶体管93以及94对流过电阻95的电流进行电流镜像(current mirror)，生成偏置电流(例如，参照专利文献1)。
【专利文献1】日本特开平3-238513号公报
但是，现有的恒流电路具有两个动作点。一个是偏置电流流过的通常动作点，另一个是偏置电流为0的动作点。当连接点291的电位为电源端子101的最高电位、连接点290的电位为接地端子100的最低电位时，固定在偏置电流为0的动作点，恒流电路不动作。因此，现有的恒流电路具有在启动时还另外需要启动电路的课题。
另外，当连接点291的电位伴随着电源端子101的上升而上升时，增强型NMOS晶体管91以及92的特性由于增强型NMOS晶体管92的沟道长度调制效应的影响而改变，偏置电流发生变动。即，现有恒流电路存在输入稳定度恶化的课题。
发明内容
本发明是鉴于上述课题而完成的，其提供不需要启动电路而输入稳定度良好的恒流电路。
为了解决上述课题，本发明的恒流电路具有：恒流生成电路，其具有NMOS晶体管和电阻；电流镜电路，其由一对耗尽型NMOS晶体管构成，这一对耗尽型NMOS晶体管流过上述恒流生成电路的电流，并且彼此的栅极端子相互连接；以及反馈电路，其将上述一对耗尽型NMOS晶体管的源极端子的电压保持为恒定。
根据本发明的恒流电路，在电流镜电路中使用耗尽型NMOS晶体管，由此在形成有沟道的状态下进行启动，所以在偏置电流为0的动作点不会稳定，而可靠地进行启动。因此，恒流电路不需要启动电路。另外，通过设置差动放大电路，增强型NMOS晶体管的漏极电压的变化的反馈相等地施加，所以耗尽型NMOS晶体管的漏极电流仅由W/L之比来决定。因此，通过提高反馈环路的增益特性，输入稳定度能够得到进一步改善。
附图说明
图1是示出本发明的恒流电路的框图。
图2是示出恒流源模块电路的具体例的恒流电路的电路图。
图3是示出恒流源模块电路的其它具体例的恒流电路的电路图。
图4是示出差动放大电路的具体结构例的恒流电路的电路图。
图5是示出差动放大电路的其它结构例的恒流电路的电路图。
图6是示出差动放大电路的其它结构例的恒流电路的电路图。
图7是示出差动放大电路的其它结构例的恒流电路的电路图。
图8是示出采用本发明恒流电路的基准电压电路一例的电路图。
图9是示出现有恒流电路的结构例的电路图。
标号说明
100接地端子
101电源端子
102恒流输出端子
103  P沟道共源共栅端子
104  N沟道共源共栅端子
105第二电源端子
106基准电压输出端子
111差动放大电路
112恒流生成模块电路
113恒流源
具体实施方式
图1是示出本发明的恒流电路的框图。本发明的恒流电路由恒流生成模块电路112、差动放大电路111和耗尽型NMOS晶体管13以及14构成。
差动放大电路111的输出端子与耗尽型NMOS晶体管13以及14的栅极端子连接，反相输入端子与耗尽型NMOS晶体管13的源极端子以及恒流生成模块电路112连接，同相输入端子与耗尽型NMOS晶体管14的源极端子以及恒流生成模块电路112连接。恒流生成模块电路112连接在耗尽型NMOS晶体管13以及14的源极端子与接地端子100之间。耗尽型NMOS晶体管13以及14的漏极端子以及衬底与电源端子101连接。耗尽型NMOS晶体管14的源极端子与恒流电路的恒流输出端子102连接。
恒流生成模块电路112是由增强型NMOS晶体管和电阻构成的恒流电路。例如，由图2或图3这样的电路构成。
图2的恒流源模块电路112具备：栅极端子彼此连接的增强型NMOS晶体管11以及12、和电阻15。增强型NMOS晶体管11的漏极端子与第一耗尽型NMOS晶体管13的源极端子连接，源极端子经由电阻15与接地端子100连接。增强型NMOS晶体管12的栅极端子以及漏极端子与第二耗尽型NMOS晶体管14的源极端子连接，源极端子与接地端子100连接。
流过增强型NMOS晶体管11的电流与流过耗尽型NMOS晶体管13的电流相等。流过增强型NMOS晶体管12的电流与流过耗尽型NMOS晶体管14的电流相等。另外，增强型NMOS晶体管11的K值与增强型NMOS晶体管12的K值之比不同于耗尽型NMOS晶体管13的K值与耗尽型NMOS晶体管14的K值之比。因此，通过对电阻15施加增强型NMOS晶体管11的栅极端子源极端子间电压与增强型NMOS晶体管12的栅极端子源极端子间电压的电压差来生成偏置电流。
图3的恒流源模块电路112具备增强型NMOS晶体管11以及12和电阻18。增强型NMOS晶体管11的栅极端子与增强型NMOS晶体管12的漏极端子连接，漏极端子与第一耗尽型NMOS晶体管13的源极端子连接，源极端子与接地端子100连接。增强型NMOS晶体管12的栅极端子与第二耗尽型NMOS晶体管14的源极端子连接，漏极端子经由电阻18与第二耗尽型NMOS晶体管14的源极端子连接，源极端子与接地端子100连接。
与图2的恒流源模块电路112的不同之处在于，采用了这样的电路结构：在电阻18中产生增强型NMOS晶体管11与增强型NMOS晶体管12的栅极漏极间电压差，生成偏置电流。
这里，增强型NMOS晶体管11以及12也可构成为并联连接多个晶体管。
接着，对本实施方式的恒流电路的动作进行说明。
耗尽型NMOS晶体管13以及14构成电流镜电路。关于耗尽型NMOS晶体管13与耗尽型NMOS晶体管14，当在栅极端子源极端子之间施加阈值电压以上的电压时，在恒流生成模块电路112中流过漏极电流。在电流镜电路中采用了耗尽型NMOS晶体管，由此在形成有沟道的状态下进行启动，所以在偏置电流为0的动作点不会稳定。
另外，差动放大电路111对耗尽型NMOS晶体管13的栅极端子施加负反馈，以使流过偏置电流的耗尽型NMOS晶体管13以及14的源极电压相等。因此，当伴随着电源端子的电压变化、耗尽型NMOS晶体管13的源极电压上升而偏置电流增加时，由差动放大电路111施加负反馈，降低耗尽型NMOS晶体管13的栅极电压，偏置电流减少。即，通过采用差动放大电路，能够确保较高的输入稳定度。
如上所述，本发明的恒流电路在电流镜电路中采用了耗尽型NMOS晶体管，由此在偏置电流为0的动作点不会稳定，而能够可靠地进行启动。因此，不需要启动电路。另外，通过采用差动放大电路111，使连接点211与连接点212的电位成为相同电位，所以能够确保较高的输入稳定度。
图4是示出差动放大电路111的具体结构例的恒流电路的电路图。
图4的恒流电路具备：构成恒流源模块电路112的增强型NMOS晶体管11、12以及电阻15、耗尽型NMOS晶体管13以及14、构成差动放大电路111的增强型NMOS晶体管20以及21和增强型PMOS晶体管22以及23。
恒流源模块电路112是与图2相同的结构。差动放大电路111如以下这样构成。
增强型PMOS晶体管22的栅极端子与增强型PMOS晶体管23的栅极端子连接，漏极端子与增强型NMOS晶体管20的漏极端子连接。增强型PMOS晶体管23的漏极端子以及栅极端子与增强型NMOS晶体管21的漏极端子连接。增强型NMOS晶体管20的栅极端子与连接点242连接。增强型NMOS晶体管21的栅极端子与连接点243连接。增强型NMOS晶体管20、21的源极端子以及衬底与接地端子100连接。增强型PMOS晶体管22、23的源极端子以及衬底与电源端子101连接。
连接点241与差动放大电路111的输出端子对应。连接点242与差动放大电路111的反相输入端子对应。连接点243与差动放大电路111的同相输入端子对应。增强型NMOS晶体管20是同相输入端子级晶体管，增强型NMOS晶体管21是反相输入级晶体管，增强型PMOS晶体管22以及23是电流镜电路。
接着，对图4的恒流电路的动作进行说明。
当反相输入端子的连接点242的电位由于电源端子101的电位变动而上升时，增强型NMOS晶体管20中，栅极端子源极端子间电压上升，漏极电流增加。由此，增强型NMOS晶体管20的漏极端子和相当于差动放大电路的输出端子的连接点241的电位下降，耗尽型NMOS晶体管13以及14的栅极电压下降。即，对耗尽型NMOS晶体管13以及14施加负反馈，能够将连接点243与连接点242的电位保持在相同电位。
以上，通过具备图4所示的差动放大电路，连接点242与连接点243的电位成为相同电位，能够确保较高的输入稳定度。另外，将耗尽型NMOS晶体管用作电流镜电路，所以即使没有启动电路，也能够可靠地进行启动。
图5是示出差动放大电路111的其它结构例的恒流电路的电路图。
图5的恒流电路具备：构成恒流源模块电路112的增强型NMOS晶体管11、12以及电阻15、耗尽型NMOS晶体管13以及14、构成差动放大电路111的增强型NMOS晶体管20、21以及31和增强型PMOS晶体管22、23以及32。
恒流源模块电路112是与图2相同的结构。差动放大电路111是在图4的差动放大电路111中追加了增强型NMOS晶体管31与增强型PMOS晶体管32的共源共栅(カスコ一ド)电路。
增强型PMOS晶体管32设置在增强型PMOS晶体管22的漏极端子与增强型NMOS晶体管20的漏极端子之间，栅极端子与P沟道共源共栅端子103连接。增强型NMOS晶体管31设置在增强型PMOS晶体管23的漏极端子与增强型NMOS晶体管21的漏极端子之间，栅极端子与N沟道共源共栅端子104连接。以电源电位基准对P沟道共源共栅端子103施加一定电压，以接地电位基准对N沟道共源共栅端子104施加一定电压。
接着，对图5的恒流电路的动作进行说明。
当反相输入端子的连接点242的电位由于电源端子101的电位变动而上升时，进行与图4的恒流电路同样的动作，但通过增强型PMOS晶体管32的共源共栅电路，抑制增强型PMOS晶体管22的沟道长度调制效应，通过增强型NMOS晶体管31的共源共栅电路，抑制增强型NMOS晶体管21的沟道长度调制效应。因此，提高了差动放大电路111的增益特性，与图4的恒流电路相比，输入稳定度得到改善。
图6是示出差动放大电路111的其它结构例的恒流电路的电路图。
图6的恒流电路具备：构成恒流源模块电路112的增强型NMOS晶体管11、12以及电阻15、耗尽型NMOS晶体管13以及14、构成差动放大电路111的增强型NMOS晶体管20以及21、增强型PMOS晶体管22以及23和恒流源113。
与图4的恒流电路的不同之处在于，差动放大电路111的输入级的增强型NMOS晶体管20以及21的源极端子与恒流源113连接。通过采用恒流源113，能够控制差动放大电路111的消耗电流值。
图7是示出差动放大电路111的其它结构例的恒流电路的电路图。
图7的恒流电路中，耗尽型NMOS晶体管13以及14的漏极端子与电源端子101连接，增强型PMOS晶体管22以及23的源极端子与第二电源端子105连接。
关于差动放大电路111的电源和生成偏置电流的电路，只要未对耗尽型NMOS晶体管13以及14的栅极端子源极端子间电压施加小于耗尽型NMOS晶体管13以及14的阈值电压的电位，就能够分开电源。
如图7那样构成的恒流电路使第二电源端子105的电位相对于电源端子101稳压化，由此能够提高输入稳定度。
图8是示出采用本发明恒流电路的基准电压电路一例的电路图。以采用图4的恒流电路的电路为例示出了图8的基准电压电路。恒流电路也可以是其它例子所示的电路。
图8的基准电压电路具备：构成恒流源模块电路112的增强型NMOS晶体管11、12以及电阻15、耗尽型NMOS晶体管13以及14、构成差动放大电路111的增强型NMOS晶体管20以及21、增强型PMOS晶体管22以及23、增强型PMOS晶体管24、电阻16和二极管40。增强型PMOS晶体管24、电阻16以及二极管40构成电压产生电路。
恒流源模块电路112是与图2相同的结构。差动放大电路111是与图4相同的结构。
增强型PMOS晶体管23的栅极端子与连接点244连接，漏极端子与基准电压输出端子106连接，源极端子以及衬底与电源端子101连接。电阻16的一个端子与基准电压输出端子106连接，另一个端子与二极管40的阳极连接。二极管40的阴极与接地端子100连接。
接着，对图8的基准电压电路的动作进行说明。
恒流电路的动作与图4的说明相同。因此，利用差动放大电路111，使连接点242与连接点243的电位成为相同电位，能够确保对于输入变动的高稳定性。另外，因为在电流镜电路中使用了耗尽型NMOS晶体管13以及14，所以即使没有启动电路，也能够可靠地进行启动。
恒流电路的偏置电流经由增强型PMOS晶体管24流过电阻16和二极管40。这里，如果由与电阻16同种类的电阻构成电阻15，则电阻的温度系数被抵消。因此，在电阻16的两端产生具有与nkT/q成比例的正温度系数的电压。q是电子的电荷量，k是波尔兹曼常数，T是温度，n是由工艺决定的常数。
另一方面，二极管40的两端电压大致具有-2mV左右的负温度系数。这里，设定电阻15和电阻16的电阻比，使得电阻16的两端电压的温度系数与二极管40的两端电压的温度系数抵消，由此能够从基准电压输出端子106与接地端子100的两端获得不依赖于温度的基准电压。

Claims (6)

1.一种恒流电路，其具有：
恒流生成电路，其具有NMOS晶体管和电阻；
电流镜电路，其由一对耗尽型NMOS晶体管构成，这一对耗尽型NMOS晶体管流过上述恒流生成电路的电流，并且彼此的栅极端子相互连接；以及
反馈电路，其将上述一对耗尽型NMOS晶体管的源极端子的电压保持为恒定。
2.根据权利要求1所述的恒流电路，其特征在于，
上述反馈电路是如下这样的差动放大电路：输入端子与上述一对耗尽型NMOS晶体管的源极端子连接，输出端子与上述一对耗尽型NMOS晶体管的栅极端子连接。
3.根据权利要求2所述的恒流电路，其中，
上述恒流生成电路具备：
第1NMOS晶体管，该第1NMOS晶体管的漏极端子与上述差动放大电路的反相输入端子连接，该第1NMOS晶体管的源极端子经由电阻与接地端子连接；以及
第2NMOS晶体管，该第2NMOS晶体管的栅极端子及漏极端子与上述差动放大电路的同相输入端子及上述第1NMOS晶体管的栅极端子连接，该第2NMOS晶体管的源极端子与接地端子连接。
4.根据权利要求2所述的恒流电路，其中，
上述恒流生成电路具备：
第1NMOS晶体管，该第1NMOS晶体管的漏极端子与上述差动放大电路的反相输入端子连接，该第1NMOS晶体管的源极端子与接地端子连接；
第2NMOS晶体管，该第2NMOS晶体管的栅极端子与上述差动放大电路的同相输入端子连接，该第2NMOS晶体管的漏极端子与上述第1NMOS晶体管的栅极端子连接；以及
电阻，其一个端子与上述第2NMOS晶体管的漏极端子连接，另一个端子与上述差动放大电路的同相输入端子连接。
5.一种基准电压电路，其具备：
权利要求1至4中任意一项所述的恒流电路；以及
设置在上述恒流电路的输出端子处的电压产生电路。
6.根据权利要求5所述的基准电压电路，其特征在于，
上述电压产生电路具有串联连接的PMOS晶体管、电阻以及二极管，
上述电压产生电路的电阻与上述恒流生成电路的电阻的温度系数相等。
CN201110379099.7A 2010-11-24 2011-11-24 恒流电路以及基准电压电路 Active CN102478877B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010261718A JP5706674B2 (ja) 2010-11-24 2010-11-24 定電流回路及び基準電圧回路
JP2010-261718 2010-11-24

Publications (2)

Publication Number Publication Date
CN102478877A true CN102478877A (zh) 2012-05-30
CN102478877B CN102478877B (zh) 2016-12-14

Family

ID=

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103618526A (zh) * 2013-11-27 2014-03-05 苏州贝克微电子有限公司 一种高速恒流自动清零的cmos比较器
CN104375545A (zh) * 2013-08-14 2015-02-25 奕力科技股份有限公司 带隙参考电压电路与其电子装置
CN104460801A (zh) * 2014-11-25 2015-03-25 无锡中星微电子有限公司 电压调节器
TWI514106B (zh) * 2014-03-11 2015-12-21 Midastek Microelectronic Inc 參考電源產生電路及應用其之電子電路
CN110941305A (zh) * 2018-09-21 2020-03-31 艾普凌科有限公司 恒流电路
CN112994437A (zh) * 2021-02-07 2021-06-18 成都方舟微电子有限公司 一种应用于开关电源的启动电路及功率集成器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253597B2 (en) * 2004-03-04 2007-08-07 Analog Devices, Inc. Curvature corrected bandgap reference circuit and method
CN101349928A (zh) * 2007-07-17 2009-01-21 台湾积体电路制造股份有限公司 超低电压次带隙电压参考产生器
US20090051341A1 (en) * 2007-08-22 2009-02-26 Faraday Technology Corporation Bandgap reference circuit
CN101561689A (zh) * 2008-12-04 2009-10-21 西安电子科技大学 一种低压cmos电流源
CN101807088A (zh) * 2009-02-18 2010-08-18 台湾积体电路制造股份有限公司 具有不受偏移电压影响的输出的带隙基准电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253597B2 (en) * 2004-03-04 2007-08-07 Analog Devices, Inc. Curvature corrected bandgap reference circuit and method
CN101349928A (zh) * 2007-07-17 2009-01-21 台湾积体电路制造股份有限公司 超低电压次带隙电压参考产生器
US20090051341A1 (en) * 2007-08-22 2009-02-26 Faraday Technology Corporation Bandgap reference circuit
CN101561689A (zh) * 2008-12-04 2009-10-21 西安电子科技大学 一种低压cmos电流源
CN101807088A (zh) * 2009-02-18 2010-08-18 台湾积体电路制造股份有限公司 具有不受偏移电压影响的输出的带隙基准电路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104375545A (zh) * 2013-08-14 2015-02-25 奕力科技股份有限公司 带隙参考电压电路与其电子装置
CN103618526A (zh) * 2013-11-27 2014-03-05 苏州贝克微电子有限公司 一种高速恒流自动清零的cmos比较器
TWI514106B (zh) * 2014-03-11 2015-12-21 Midastek Microelectronic Inc 參考電源產生電路及應用其之電子電路
US9268348B2 (en) 2014-03-11 2016-02-23 Midastek Microelectronic Inc. Reference power generating circuit and electronic circuit using the same
CN104460801A (zh) * 2014-11-25 2015-03-25 无锡中星微电子有限公司 电压调节器
CN104460801B (zh) * 2014-11-25 2016-03-09 无锡中感微电子股份有限公司 电压调节器
CN110941305A (zh) * 2018-09-21 2020-03-31 艾普凌科有限公司 恒流电路
CN110941305B (zh) * 2018-09-21 2022-11-15 艾普凌科有限公司 恒流电路
CN112994437A (zh) * 2021-02-07 2021-06-18 成都方舟微电子有限公司 一种应用于开关电源的启动电路及功率集成器件

Also Published As

Publication number Publication date
JP5706674B2 (ja) 2015-04-22
US20120126873A1 (en) 2012-05-24
KR101451468B1 (ko) 2014-10-15
TW201235815A (en) 2012-09-01
KR20120056222A (ko) 2012-06-01
TWI564690B (zh) 2017-01-01
JP2012113503A (ja) 2012-06-14
US8476967B2 (en) 2013-07-02

Similar Documents

Publication Publication Date Title
KR101451468B1 (ko) 정전류 회로 및 기준 전압 회로
KR101507199B1 (ko) 차동 증폭 회로
KR20070009712A (ko) 과전류 검출 회로 및 이것을 갖는 전원 장치
CN103558891B (zh) 低压差稳压器
CN108075737A (zh) 用于驱动电容性负载的低输出阻抗、高速高压电压生成器
US20120001605A1 (en) Differential amplifier circuit and series regulator
KR20130047658A (ko) 정전류 회로 및 기준 전압 회로
TW200919130A (en) Voltage regulator
CN104426494B (zh) 高速放大器
US20110221406A1 (en) Reference voltage generation circuit
KR20070087987A (ko) 저전압 레귤레이티드 캐스코드 회로 및 이를 이용한 시모스아날로그 회로
JP2012004627A (ja) カレントミラー回路
JP5576250B2 (ja) 電圧測定装置
KR101797769B1 (ko) 정전류 회로
EP2360547B1 (en) Band gap reference circuit
KR101362474B1 (ko) Cmos 서브밴드갭 기준발생기
CN105929886B (zh) 基准电压电路以及电子设备
JP2012064009A (ja) 電圧出力回路
JP6045148B2 (ja) 基準電流発生回路および基準電圧発生回路
TWI396063B (zh) 無esr電阻補償之低壓降線性穩壓器
CN109582077B (zh) 低耗电电源启动重设电路与参考信号电路
KR100863529B1 (ko) 연산 증폭기 회로
CN102478877B (zh) 恒流电路以及基准电压电路
JP2020022103A (ja) 差動増幅回路を備える装置
TWI657249B (zh) 電流感測電路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160330

Address after: Chiba County, Japan

Applicant after: DynaFine Semiconductor Co.,Ltd.

Address before: Chiba County, Japan

Applicant before: Seiko Instruments Inc.

C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: DynaFine Semiconductor Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP02 Change in the address of a patent holder

Address after: Nagano

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: ABLIC Inc.

CP02 Change in the address of a patent holder