TWI564690B - Constant current circuit and reference voltage circuit - Google Patents

Constant current circuit and reference voltage circuit Download PDF

Info

Publication number
TWI564690B
TWI564690B TW100141440A TW100141440A TWI564690B TW I564690 B TWI564690 B TW I564690B TW 100141440 A TW100141440 A TW 100141440A TW 100141440 A TW100141440 A TW 100141440A TW I564690 B TWI564690 B TW I564690B
Authority
TW
Taiwan
Prior art keywords
terminal
circuit
nmos transistor
constant current
source
Prior art date
Application number
TW100141440A
Other languages
English (en)
Other versions
TW201235815A (en
Inventor
Yuji Kobayashi
Takashi Imura
Masakazu Sugiura
Atsushi Igarashi
Original Assignee
Sii Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sii Semiconductor Corp filed Critical Sii Semiconductor Corp
Publication of TW201235815A publication Critical patent/TW201235815A/zh
Application granted granted Critical
Publication of TWI564690B publication Critical patent/TWI564690B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Description

定電流電路及基準電壓電路
本發明係關於定電流電路及使用此之基準電壓電路，更詳細而言係關於定電流電路之安定動作。
針對以往之定電流電路予以說明。第9圖為表示使用以往之K值(驅動能力)之差的定電流電路的電路圖。K值係以K=W/L．(μCox/2)所求出。在此，W表示閘極寬度，L表示閘極長度，μ表示載體之移動度，Cox表示每單位面積的閘極端子氧化膜電容。
以往之定電流電路係由K值不同之增強型(enhancement type)NMOS電晶體之電晶體91及92，和增強型PMOS電晶體之電晶體93及94，和電阻95所構成。
增強型NMOS電晶體91係源極端子被連接於最低電位之接地端子100，汲極端子和閘極端子皆被連接於增強型NMOS電晶體92之閘極端子和增強型PMOS電晶體93之汲極端子。增強型NMOS電晶體92係源極端子經電阻95而與接地端子100連接，汲極端子被連接於增強型PMOS電晶體94之閘極端子及汲極端子和增強型PMOS電晶體93之閘極端子。增強型PMOS電晶體93及94之源極端子皆與最高電位之電源端子101連接。
接著，針對以往之定電流電路之動作予以說明。增強型NMOS電晶體91之K值小於增強型NMOS電晶體92 之K值。於電阻95產生增強型NMOS電晶體91和增強型NMOS電晶體92之閘極端子源極端子間電壓差，且在增強型PMOS電晶體93及94鏡射流通於電阻95之電流，生成偏壓電流(例如參照專利文獻1)。
[先行技術文獻] [專利文獻]
[專利文獻1]日本特開平3-238513號公報
但是，以往之定電流電路具有兩個動作點，一方為流通偏壓電流之通常的動作點，另一方為偏壓電流成為0之動作點。當連接點291之電位成為電源端子101之最高電位，連接點290之電位成為接地端子100之最低電位時，在偏壓電流成為0之動作點被固定，定電流電路變成不動作。因此，以往之定電流電路有於起動時必須另外有起動電路的課題。
再者，隨著電源端子101之上升，當連接點291之電位上升時，由於增強型NMOS電晶體92之通道長調變效果之影響，增強型NMOS電晶體91及92之特性改變，偏壓電流變動。即是，以往之定電流電路有輸入安定度差之課題。
本發明係鑒於上述課題，提供不需要起動電路，輸入 安定度佳之定電流電路。
本發明之定電流電路，為了解決上述課題，其構成係具備：具備有NMOS電晶體和電阻之定電流生成電路，和以流通上述定電流生成電路之電流的連接互相之閘極端子的一對空乏型NMOS電晶體所構成之電流鏡電路，和將上述一對空乏型NMOS電晶體之源極端子之電壓保持一定的反饋電路。
若藉由本發明之定電流電路時，因藉由電流鏡電路使用空乏型NMOS電晶體，在形成有通道之狀態下起動，故不會在偏壓電流成為0之動作點安定而確實起動。因此，定電流電路不需要起動電路。再者，藉由設置差動放大電路，因相等地被施予增強型NMOS電晶體之汲極電壓之變化的反饋，故成為空乏型NMOS電晶體之汲極電流僅以W/L之比來決定。因此，藉由提高反饋迴路之增益特性，可以更改善輸入安定度。
第1圖為表示本發明之定電流電路的方塊圖。
本發明之定電流電路係由定電流生成區塊電路112、差動放大電路111、空乏型NMOS電晶體13及14所構成。
差動放大電路111係將輸出端子連接於空乏型NMOS 電晶體13及14之閘極端子，將反轉輸入端子連接於空乏型NMOS電晶體13之源極端子和定電流生成區塊電路112，將非反轉輸入端子連接於空乏型NMOS電晶體14之源極端子和定電流生成區塊電路112。定電流生成區塊電路112係被連接於空乏型NMOS電晶體13及14之源極端子和接地端子100之間。空乏型NMOS電晶體13及14係汲極端子被連接於電源端子101。空乏型NMOS電晶體14之源極端子被連接於定電流電路之定電流輸出端子102。
定電流生成區塊電路112為以增強型NMOS電晶體和電阻所構成之定電流電路。例如，由第2圖或第3圖般之電路所構成。
第2圖之定電流源生成區塊電路112具備有連接閘極端子彼此之增強型NMOS電晶體11及12和電阻15。增強型NMOS電晶體11係汲極端子被連接於第一空乏型NMOS電晶體13之源極端子，源極端子經電阻15而被連接於接地端子100。增強型NMOS電晶體12係閘極端子和汲極端子被連接於第二空乏型NMOS電晶體14之源極端子，源極端子被連接於接地端子100。
流通於增強型NMOS電晶體11之電流與流通於空乏型NMOS電晶體13之電流相等。流通於增強型NMOS電晶體12之電流與流通於空乏型NMOS電晶體14之電流相等。再者，增強型NMOS電晶體11之K值和增強型NMOS電晶體12之K值之比，與空乏型NMOS電晶體13之K值和空乏型NMOS電晶體14之K值之比不同。因此，藉 由增強型NMOS電晶體11之閘極端子源極端子間電壓和增強型NMOS電晶體12之閘極端子源極端子間電壓之差電壓施加於電阻15，生成偏壓電流。
第3圖之定電流源生成區塊電路112具備有增強型NMOS電晶體11及12和電阻18。增強型NMOS電晶體11係閘極端子被連接於增強型NMOS電晶體12之汲極端子，汲極端子被連接於第一空乏型NMOS電晶體13之源極端子，源極端子被連接於接地端子100。增強型NMOS電晶體12係閘極端子被連接第二空乏型NMOS電晶體14之源極端子，汲極端子經電阻18而被連接於第二空乏型NMOS電晶體14之源極端子，源極端子被連接於接地端子100。
與第2圖之定電流源生成區塊電路112不同的係在電阻18產生增強型NMOS電晶體11和增強型NMOS電晶體12之閘極．汲極間電壓差，而成為生成偏壓電流的電路構成之點。
在此，增強型NMOS電晶體11及12即使並聯連接複數之電晶體而構成亦可。
接著，針對本實施型態之定電流電路之動作予以說明。
空乏型NMOS電晶體13及14構成電流鏡電路。空乏型NMOS電晶體13和空乏型NMOS電晶體14係當在閘極端子源極端子間施予臨界電壓以上之電壓時，於定電流生成區塊電路112流通汲極電流。藉由電流鏡電路使用空乏型NMOS電晶體，因在形成有通道之狀態下起動，故不會 在偏壓電流成為0之動作點安定。
再者，差動放大電路111係以流通偏壓電流之空乏型NMOS電晶體13及14之源極電壓相等之方式，在空乏型NMOS電晶體13之閘極端子施加負反饋。因此，隨著電源端子之電壓變化，當空乏型NMOS電晶體13之源極電壓上升且偏壓電流增加時，藉由差動放大電路111施予負反饋，降低空乏型NMOS電晶體13之閘極電壓，且減少偏壓電流。即是，藉由使用差動放大電路，可以保持高輸入安定度。
如上述般，本發明之定電流電路，藉由電流鏡電路使用空乏型NMOS電晶體，不會在偏壓電流成為0之動作點安定，可確實起動。因此，不需要起動電路。再者，藉由使用差動放大電路111，因連接點211和連接點212之電位成為同電位，故可以保持高輸入安定度。
第4圖為表示差動放大電路111之具體性構成例的定電流電路之電路圖。
第4圖之定電流電路具備有構成定電流源生成區塊電路112之增強型NMOS電晶體11、12及電阻15，和空乏型NMOS電晶體13及14，和構成差動放大電路111之增強型NMOS電晶體20及21，和增強型PMOS電晶體22及23。
定電流源生成區塊電路112為與第2圖相同之構成。差動放大電路111係被構成下述般。
增強型PMOS電晶體22係閘極端子被連接於增強型 PMOS電晶體23之閘極端子，汲極端子被連接於增強型NMOS電晶體20之汲極端子。增強型PMOS電晶體23係汲極端子和閘極端子被連接於增強型NMOS電晶體21之汲極端子。增強型NMOS電晶體20係閘極端子被連接於連接點242。增強型NMOS電晶體21係閘極端子被連接於連接點243。增強型NMOS電晶體20及21係源極端子和基板被連接於接地端子100。增強型PMOS電晶體22及23係源極端子和基板被連接於電源端子101。
連接點241對應於差動放大電路111之輸出端子。連接點242對應於差動放大電路111之反轉輸入端子。連接點243對應於差動放大電路111之非反轉輸入端子。增強型NMOS電晶體20為非反轉輸入端子段電晶體，增強型NMOS電晶體21為反轉輸入段電晶體，增強型PMOS電晶體22及23為電流鏡電路。
接著，針對第4圖之定電流電路之動作予以說明。
當藉由電源端子101之電位變動，反轉輸入端子之連接點242之電位上升時，增強型NMOS電晶體20係閘極端子源極端子間電壓上升，汲極電流增加。依此，在增強型NMOS電晶體20之汲極端子和差動放大電路之輸出端子附近的連接點241之電位下降，降低空乏型NMOS電晶體13及14之閘極電壓。即是，對空乏型NMOS電晶體13及14施予負反饋，可以將連接點243和連接點242之電位保持同電位。
藉由上述，藉由具備有第4圖所示之差動放大電路， 連接點242和連接點243之電位成為同電位，可以保持高輸入安定度。再者，因將空乏型NMOS電晶體當作電流鏡電路使用，故即使無起動電路，亦能夠確實起動。
第5圖為表示差動放大電路111之其他構成例的定電流電路之電路圖。
第5圖之定電流電路具備有構成定電流源生成區塊電路112之增強型NMOS電晶體11、12及電阻15，和空乏型NMOS電晶體13及14，和構成差動放大電路111之增強型NMOS電晶體20、21及31，和增強型PMOS電晶體22、23及32。
定電流源生成區塊電路112為與第2圖相同之構成。差動放大電路111係於第4圖之差動放大電路111追加增強型NMOS電晶體31和增強型PMOS電晶體32之串疊電路。
增強型PMOS電晶體32係被設置在增強型PMOS電晶體22之汲極端子和增強型NMOS電晶體20之汲極端子之間，閘極端子被連接於P通道串疊端子103增強型NMOS電晶體31係被設置在增強型PMOS電晶體23之汲極端子和增強型NMOS電晶體21之汲極端子之間，閘極端子被連接於N通道串疊端子104。P通道串疊端子103以電源電位基準被施加一定電壓，在N通道串疊端子104以接地電位基準被施加一定電壓。
接著，針對第5圖之定電流電路之動作予以說明。
藉由電源端子101之電位變動，當反轉輸入端子之連 接點242之電位上升時，雖然進行與第4圖之定電流電路相同之動作，但是藉由增強型PMOS電晶體32之串疊電路，抑制增強型PMOS電晶體22之通道長度調變效果，藉由增強型NMOS電晶體31之串疊電路，抑制增強型NMOS電晶體21之通道長度調變效果。因此，提升差動放大電路111之增益特性，較第4圖之定電流電路，改善輸入安定度。
第6圖為表示差動放大電路111之其他構成例的定電流電路之電路圖。
第6圖之定電流電路具備有構成定電流源生成區塊電路112之增強型NMOS電晶體11、12及電阻15，和空乏型NMOS電晶體13及14，和構成差動放大電路111之增強型NMOS電晶體20及21，和增強型PMOS電晶體22及23，和定電流源113。
與第4圖之定電流電路不同的係差動放大電路111之輸入段之增強型NMOS電晶體20及21之源極端子被連接於定電流源113之點。藉由使用定電流源113，能夠抑制差動放大電路111之消耗電流值。
第7圖為表示差動放大電路111之其他構成例的定電流電路之電路圖。
第7圖之定電流電路係空乏型NMOS電晶體13及14之汲極端子與電源端子101連接，增強型PMOS電晶體22及23之源極端子被連接於第二電源端子105。
生成差動放大電路111之電源和偏壓電流的電路，只 要在空乏型NMOS電晶體13及14之閘極端子源極端子間電壓不施予低於空乏型NMOS電晶體13及14之臨界電壓的電壓，就可以區分電源。
構成第7圖般之定電流電路相對於電源端子101，藉由使第二電源端子105之電位定電壓化，能夠提高輸入安定度。
第8圖為表示使用本發明之定電流電路之基準電壓電路之一例的電路圖。第8圖之基準電壓電路係以使用第4圖之定電流電路之電路為例而予以表示。並且，定電流電路即使以其他例表示之電路亦可。
第8圖之基準電壓電路具備有構成定電流源生成區塊電路112之增強型NMOS電晶體11、12及電阻15，和空乏型NMOS電晶體13及14，和構成差動放大電路111之增強型NMOS電晶體20及21，和增強型PMOS電晶體22及23，和增強型PMOS電晶體24，和電阻16和二極體40。增強型PMOS電晶體24，和電阻16及二極體40構成電壓產生電路。
定電流源生成區塊電路112為與第2圖相同之構成。差動放大電路111為與第4圖相同之構成。
增強型PMOS電晶體23係閘極端子被連接於連接點244，汲極端子被連接於基準電壓輸出端子106，源極端子和基板被連接於電源端子101。電阻16係一方之端子連接於基準電壓輸出端子106，另一方之端子連接於二極體40之陽極。二極體40係陰極被連接於接地端子100。
接著，針對第8圖之基準電壓電路之動作予以說明。
定電流電路之動作與第4圖之說明相同。因此，藉由差動放大電路111，連接點242和連接點243之電位成為同電位，可以保持對輸入變動的高安定性。再者，因電流鏡電路使用空乏型NMOS電晶體13及14，故即使無起動電路，亦能夠確實起動。
定電流電路之偏壓電流係經增強型PMOS電晶體24，而流至電阻16和二極體40。在此，當以與電阻16同種之電阻構成電阻15時，電阻之溫度係數則被取消。因此，在電阻16之兩端，產生具有與nkT/q成比例之正的溫度係數的電壓。q為電子之電荷量，k為波茲曼常數，T為溫度，n為藉由製程所決定之常數。
另外，二極體40之兩端之電壓具有大概-2mV左右之負的溫度係數。在此，以電阻16之兩端之電壓之溫度係數和二極體40之兩端之電壓之溫度係數被抵銷之方式，設定電阻15及電阻16之電阻比，依此從基準電壓輸出端子106和接地端子100之兩端，可取得不依存於溫度之基準電壓。
100‧‧‧接地端子
101‧‧‧電源端子
102‧‧‧定電流輸出端子
103‧‧‧P通道串疊端子
104‧‧‧N通道串疊端子
105‧‧‧第二電源端子
106‧‧‧基準電壓輸出端子
111‧‧‧差動放大電路
112‧‧‧定電流生成區塊電路
113‧‧‧定電流源
第1圖為表示本發明之定電流電路的方塊圖。
第2圖為表示定電流源生成區塊電路之具體例的定電流電路之電路圖。
第3圖為表示定電流源生成區塊電路之其他具體例的 定電流電路之電路圖。
第4圖為表示差動放大電路之具體例的定電流電路之電路圖。
第5圖為表示差動放大電路之其他構成例的定電流電路之電路圖。
第6圖為表示差動放大電路之其他構成例的定電流電路之電路圖。
第7圖為表示差動放大電路之其他構成例的定電流電路之電路圖。
第8圖為表示使用本發明之定電流電路之基準電壓電路之一例的電路圖。
第9圖為表示以往之定電流電路之構成例的電路圖。
13‧‧‧空乏型NMOS電晶體
14‧‧‧空乏型NMOS電晶體
100‧‧‧接地端子
101‧‧‧電源端子
102‧‧‧定電流輸出端子
111‧‧‧差動放大電路
112‧‧‧定電流生成區塊電路
211、212‧‧‧連接點

Claims (6)

  1. 一種定電流電路，具備：汲極端子被連接於電源端子，且彼此的閘極端子被連接的第一空乏型NMOS電晶體及第二空乏型NMOS電晶體；反饋電路，其係第一輸入端子與上述第一空乏型NMOS電晶體之源極端子連接，且第二輸入端子與上述第二空乏型NMOS電晶體之源極端子連接，輸出端子與上述第一空乏型NMOS電晶體及上述第二空乏型NMOS電晶體之閘極端子連接，將上述第一空乏型NMOS電晶體之源極端子和上述第二空乏型NMOS電晶體之源極端子之電壓保持一定；及定電流生成電路，其係被設置在上述第一空乏型NMOS電晶體之源極端子及上述第二空乏型NMOS電晶體之源極端子和接地端子之間，具有至少兩個NMOS電晶體和一電阻。
  2. 如申請專利範圍第1項所記載之定電流電路，其中上述反饋電路係差動放大電路。
  3. 如申請專利範圍第2項所記載之定電流電路，其中上述定電流生成電路具備：第一NMOS電晶體，其係汲極端子被連接於上述差動放大電路之反轉輸入端子，源極端子經上述電阻被連接於接地端子；及第二NMOS電晶體，其係閘極端子和汲極端子被連接 於上述差動放大電路之非反轉輸入端子及上述第一NMOS電晶體之閘極端子，源極端子被連接於接地端子。
  4. 如申請專利範圍第2項所記載之定電流電路，其中上述定電流生成電路具備：第一NMOS電晶體，其係汲極端子被連接於上述差動放大電路之反轉輸入端子，源極端子被連接於接地端子；及第二NMOS電晶體，其係閘極端子被連接於上述差動放大電路之非反轉輸入端子，汲極端子經上述第一NMOS電晶體之閘極端子及上述電阻被連接於上述差動放大電路之非反轉輸入端子，源極端子被連接於接地端子。
  5. 一種基準電壓電路，具備如申請專利範圍第1~4中之任一項所記載之定電流電路；和被設置在上述定電流電路之輸出端子的電壓產生電路。
  6. 如申請專利範圍第5項所記載之基準電壓電路，其中上述電壓產生電路具備串聯連接之PMOS電晶體和電阻及二極體，上述電壓產生電路之電阻和上述定電流生成電路之電阻之溫度係數係相等。
TW100141440A 2010-11-24 2011-11-14 Constant current circuit and reference voltage circuit TWI564690B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010261718A JP5706674B2 (ja) 2010-11-24 2010-11-24 定電流回路及び基準電圧回路

Publications (2)

Publication Number Publication Date
TW201235815A TW201235815A (en) 2012-09-01
TWI564690B true TWI564690B (zh) 2017-01-01

Family

ID=46063794

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100141440A TWI564690B (zh) 2010-11-24 2011-11-14 Constant current circuit and reference voltage circuit

Country Status (4)

Country Link
US (1) US8476967B2 (zh)
JP (1) JP5706674B2 (zh)
KR (1) KR101451468B1 (zh)
TW (1) TWI564690B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878601B2 (en) * 2012-05-31 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Power supply circuit with positive and negative feedback loops
KR20140071176A (ko) 2012-12-03 2014-06-11 현대자동차주식회사 전류 발생 회로
JP6321411B2 (ja) * 2014-03-13 2018-05-09 エイブリック株式会社 電圧検出回路
JP6242274B2 (ja) * 2014-04-14 2017-12-06 ルネサスエレクトロニクス株式会社 バンドギャップリファレンス回路及びそれを備えた半導体装置
CN104267774B (zh) * 2014-09-01 2016-02-10 长沙景嘉微电子股份有限公司 一种线性电源
JP6672067B2 (ja) * 2016-05-02 2020-03-25 新日本無線株式会社 安定化電源回路
JP7075172B2 (ja) * 2017-06-01 2022-05-25 エイブリック株式会社 基準電圧回路及び半導体装置
US10585447B1 (en) * 2018-11-09 2020-03-10 Dialog Semiconductor (Uk) Limited Voltage generator
US11353903B1 (en) * 2021-03-31 2022-06-07 Silicon Laboratories Inc. Voltage reference circuit
US11614763B1 (en) * 2022-01-04 2023-03-28 Qualcomm Incorporated Reference voltage generator based on threshold voltage difference of field effect transistors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654578A (en) * 1984-11-22 1987-03-31 Cselt-Centro Studi E Laboratori Telecomunicazioni Spa Differential reference voltage generator for NMOS single-supply integrated circuits
JP2002244748A (ja) * 2001-02-13 2002-08-30 Nec Corp 基準電流回路及び基準電圧回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2803291B2 (ja) 1990-02-15 1998-09-24 日本電気株式会社 バイアス回路
JPH04111008A (ja) * 1990-08-30 1992-04-13 Oki Electric Ind Co Ltd 定電流源回路
JP3118929B2 (ja) * 1992-01-27 2000-12-18 松下電工株式会社 定電圧回路
JP2964775B2 (ja) * 1992-05-08 1999-10-18 日本電気株式会社 参照電圧発生回路
US5686824A (en) * 1996-09-27 1997-11-11 National Semiconductor Corporation Voltage regulator with virtually zero power dissipation
JP3940485B2 (ja) * 1997-02-27 2007-07-04 東芝マイクロエレクトロニクス株式会社 基準電圧発生回路
JP2006338434A (ja) 2005-06-03 2006-12-14 New Japan Radio Co Ltd 基準電圧発生回路
JP4761361B2 (ja) * 2005-11-16 2011-08-31 学校法人早稲田大学 リファレンス回路
JP4703406B2 (ja) * 2006-01-12 2011-06-15 株式会社東芝 基準電圧発生回路および半導体集積装置
JP5242367B2 (ja) * 2008-12-24 2013-07-24 セイコーインスツル株式会社 基準電圧回路
US8501598B2 (en) * 2009-03-26 2013-08-06 Sumco Corporation Semiconductor substrate, semiconductor device, and method of producing semiconductor substrate
JP5506594B2 (ja) * 2009-09-25 2014-05-28 セイコーインスツル株式会社 基準電圧回路
US8188785B2 (en) * 2010-02-04 2012-05-29 Semiconductor Components Industries, Llc Mixed-mode circuits and methods of producing a reference current and a reference voltage

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654578A (en) * 1984-11-22 1987-03-31 Cselt-Centro Studi E Laboratori Telecomunicazioni Spa Differential reference voltage generator for NMOS single-supply integrated circuits
JP2002244748A (ja) * 2001-02-13 2002-08-30 Nec Corp 基準電流回路及び基準電圧回路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Blauschild, R.A., Tucci, P., Muller, R.S., Meyer, R.G., "A new NMOS temperature-stable voltage reference," Solid-State Circuits, vol.13, no.6, 1978年12月, pp.767-774 *
Hirose, T., Asai, T., Amemiya, Y., Matsuoka, T., Taniguchi, K., "Ultralow-power temperature-insensitive current reference circuit," in Sensors of IEEE , 2005年10月, pp.1205-1208 *
Lee, E.K.F., "A low voltage CMOS bandgap reference without using an opamp," Circuits and Systems, 2009年5月, pp.2533-2536 *

Also Published As

Publication number Publication date
US8476967B2 (en) 2013-07-02
TW201235815A (en) 2012-09-01
KR101451468B1 (ko) 2014-10-15
KR20120056222A (ko) 2012-06-01
JP2012113503A (ja) 2012-06-14
US20120126873A1 (en) 2012-05-24
JP5706674B2 (ja) 2015-04-22
CN102478877A (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
TWI564690B (zh) Constant current circuit and reference voltage circuit
JP4713280B2 (ja) 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路
TWI476557B (zh) 低壓降電壓調節器及其方法
JP4859754B2 (ja) 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路
TWI513180B (zh) Differential amplifier circuit
JP2008015925A (ja) 基準電圧発生回路
JP4704860B2 (ja) 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路
US8026756B2 (en) Bandgap voltage reference circuit
JP5446895B2 (ja) アンプ
TW200941178A (en) Constant current circuit
CN108733116B (zh) 恒压电源电路
US6897714B2 (en) Reference voltage generating circuit
TWI629581B (zh) 電壓調節器
JP2012004627A (ja) カレントミラー回路
TWI512424B (zh) Constant current circuit
JPWO2008032606A1 (ja) 基準電流回路、基準電圧回路、およびスタートアップ回路
JP2008152632A (ja) 基準電圧発生回路
US9874894B2 (en) Temperature stable reference current
CN111552344A (zh) 基准电压电路以及半导体装置
TW201935618A (zh) 基準電壓產生裝置
JP4868868B2 (ja) 基準電圧発生回路
JP4823829B2 (ja) 基準電圧発生回路
JP2008066649A (ja) 電圧源回路
US20070273433A1 (en) Floating voltage source
US10571946B2 (en) Constant voltage output circuit