KR20130047658A - 정전류 회로 및 기준 전압 회로 - Google Patents

정전류 회로 및 기준 전압 회로 Download PDF

Info

Publication number
KR20130047658A
KR20130047658A KR1020120121034A KR20120121034A KR20130047658A KR 20130047658 A KR20130047658 A KR 20130047658A KR 1020120121034 A KR1020120121034 A KR 1020120121034A KR 20120121034 A KR20120121034 A KR 20120121034A KR 20130047658 A KR20130047658 A KR 20130047658A
Authority
KR
South Korea
Prior art keywords
circuit
enhancement type
channel transistor
constant current
enhancement
Prior art date
Application number
KR1020120121034A
Other languages
English (en)
Inventor
유지 고바야시
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20130047658A publication Critical patent/KR20130047658A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

(과제) 고온시라도 인핸스먼트형 N 채널 트랜지스터가 약반전 상태에서 동작할 수 있는 정전류 회로를 제공한다.
(해결 수단) 커런트 미러 회로와 정전류 생성 블록 회로와 오프 리크 회로를 구비한 정전류 회로에 있어서, 오프 리크 회로는, 게이트와 소스가 접지 단자에 접속되고, 드레인이 정전류 회로의 출력에 접속되는 제 1 인핸스먼트형 N 채널 트랜지스터로 구성된다. 이로써, 정전류를 생성하는 인핸스먼트형 N 채널 트랜지스터의 게이트-소스간 전압의 상승을 억제함으로써, 약반전 상태에서의 동작을 유지한다.

Description

정전류 회로 및 기준 전압 회로{CONSTANT CURRENT CIRCUIT AND REFERENCE VOLTAGE CIRCUIT}
본 발명은, 정전류 회로 및 그것을 사용한 기준 전압 회로에 관한 것으로, 보다 상세하게는, 고온시에 드레인과 기판 사이 및 소스와 기판 사이에 흐르는 정크션 전류가 발생해도, 약반전 상태에서 동작을 유지할 수 있는 정전류 회로에 관한 것이다.
종래의 정전류 회로에 대해 설명한다. 도 6 에 종래의 정전류 회로의 회로도를 나타낸다. 종래의 정전류 회로는, K 값이 상이한 인핸스먼트형 N 채널 트랜지스터 (61 및 62) 와, 인핸스먼트형 P 채널 트랜지스터 (63 및 64) 와, 저항 (65) 과, 접지 단자 (100) 와, 전원 단자 (101) 로 구성되어 있다. K 값은, K ＝ W/L·(μCox/2) 에 의해 구해지고, W 는 트랜지스터의 게이트폭, L 은 트랜지스터의 게이트 길이, μ 는 캐리어의 이동도, Cox 는 단위 면적당의 게이트 산화막 용량을 나타낸다.
인핸스먼트형 N 채널 트랜지스터 (61) 는, 소스가 접지 단자 (100) 에 접속되고, 드레인과 게이트가 인핸스먼트형 N 채널 트랜지스터 (62) 의 게이트와 인핸스먼트형 P 채널 트랜지스터 (63) 의 드레인에 접속된다. 인핸스먼트형 N 채널 트랜지스터 (62) 는, 소스가 저항 (65) 을 통하여 접지 단자 (100) 와 접속되고, 드레인이 인핸스먼트형 P 채널 트랜지스터 (64) 의 게이트 및 드레인과 인핸스먼트형 P 채널 트랜지스터 (63) 의 게이트에 접속된다. 인핸스먼트형 P 채널 트랜지스터 (63 및 64) 의 소스는, 모두 전원 단자 (101) 와 접속되어 있다.
인핸스먼트형 N 채널 트랜지스터 (61) 의 K 값은, 인핸스먼트형 N 채널 트랜지스터 (62) 의 K 값보다 작다. 인핸스먼트형 N 채널 트랜지스터 (61) 와 인핸스먼트형 N 채널 트랜지스터 (62) 의 게이트-소스간 전압차가 저항 (65) 에 발생하고, 저항 (65) 에 흐르는 전류를 인핸스먼트형 P 채널 트랜지스터 (63 및 64) 에서 커런트 미러함으로써 바이어스 전류를 생성한다.
일본 공개특허공보 평3-238513호 (도 4(a))
그러나, 종래의 정전류 회로에서는, 고온시에 드레인-기판간 또는 소스-기판간에 발생하는 정크션 전류에 의해, 인핸스먼트형 N 채널 트랜지스터 (61, 62) 의 게이트-소스간 전압차가 증가하여, 약반전 상태에서 동작할 수 없다는 과제가 있었다.
본 발명은, 상기 과제를 감안하여 이루어진 것으로, 고온시라도 인핸스먼트형 N 채널 트랜지스터가 약반전 상태에서 동작할 수 있는 정전류 회로를 실현하는 것이다.
종래의 과제를 해결하기 위해, 본 발명의 정전류 회로는 이하와 같은 구성으로 하였다. 커런트 미러 회로와 정전류 생성 블록 회로와 오프 리크 회로를 구비한 정전류 회로에 있어서, 오프 리크 회로는, 게이트와 소스가 접지 단자에 접속되고, 드레인이 정전류 회로의 출력에 접속되는 제 1 인핸스먼트형 N 채널 트랜지스터로 구성된다.
본 발명의 정전류 회로에 의하면, 오프 리크 회로를 사용함으로써 고온시에 출력 전압의 전위 상승을 억제할 수 있고, 인핸스먼트형 N 채널 트랜지스터를 약반전 상태에서 동작시킬 수 있다.
도 1 은, 제 1 실시형태의 정전류 회로를 나타내는 회로도이다.
도 2 는, 제 2 실시형태의 정전류 회로를 나타내는 회로도이다.
도 3 은, 제 3 실시형태의 정전류 회로를 나타내는 회로도이다.
도 4 는, 제 4 실시형태의 정전류 회로를 나타내는 회로도이다.
도 5 는, 본 발명의 정전류 회로를 사용한 기준 전압 회로를 나타내는 회로도이다.
도 6 은, 종래의 정전류 회로를 나타내는 회로도이다.
이하, 본 발명에 대해 도면을 참조하여 설명한다.
<제 1 실시형태>
도 1 에 제 1 실시형태의 정전류 회로의 회로도를 나타낸다. 제 1 실시형태의 정전류 회로는, 정전류 생성 블록 회로 (111) 와, 커런트 미러 회로 (112) 와, 오프 리크 회로 (113) 와, 접지 단자 (100) 와, 전원 단자 (101), 출력 단자 (102) 로 구성된다. 정전류 생성 블록 회로 (111) 는, 게이트끼리를 접속시킨 인핸스먼트형 N 채널 트랜지스터 (11 및 12) 와 저항 (16) 을 구비하고 있다. 커런트 미러 회로 (112) 는 게이트끼리가 접속된 인핸스먼트형 P 채널 트랜지스터 (13 및 14) 를 구비하고 있다. 오프 리크 회로 (113) 는 인핸스먼트형 N 채널 트랜지스터 (15) 로 구성된다.
접속에 대해 설명한다. 인핸스먼트형 N 채널 트랜지스터 (11) 는, 드레인이 커런트 미러 회로 (112) 의 인핸스먼트형 P 채널 트랜지스터 (13) 의 드레인과 게이트에 접속되고, 소스가 저항 (16) 을 통하여 접지 단자 (100) 에 접속된다. 인핸스먼트형 N 채널 트랜지스터 (12) 는, 게이트와 드레인이 커런트 미러 회로 (112) 의 인핸스먼트형 P 채널 트랜지스터 (14) 의 드레인 및 출력 단자 (102) 에 접속되고, 소스가 접지 단자 (100) 에 접속된다. 인핸스먼트형 P 채널 트랜지스터 (13 및 14) 의 소스는 전원 단자 (101) 에 접속된다. 오프 리크 회로 (113) 의 인핸스먼트형 N 채널 트랜지스터 (15) 는, 드레인이 출력 단자 (102) 에 접속되고, 소스와 게이트가 접지 단자 (100) 에 접속된다.
다음으로 동작에 대해 설명한다.
일반적으로, 정크션 전류를 무시할 수 있을 정도로 작은 온도 범위에서의 동작에서는, 인핸스먼트형 N 채널 트랜지스터 (11) 에 흐르는 전류는, 인핸스먼트형 P 채널 트랜지스터 (13) 에 흐르는 전류와 동등하다. 인핸스먼트형 N 채널 트랜지스터 (12) 에 흐르는 전류는, 인핸스먼트형 P 채널 트랜지스터 (14) 에 흐르는 전류와 동등하다. 또, 인핸스먼트형 N 채널 트랜지스터 (11) 의 K 값과 인핸스먼트형 N 채널 트랜지스터 (12) 의 K 값은 상이하다. 따라서, 인핸스먼트형 N 채널 트랜지스터 (11) 의 게이트-소스간 전압과 인핸스먼트형 N 채널 트랜지스터 (12) 의 게이트-소스간 전압의 차전압을 저항에 인가함으로써 바이어스 전류를 생성하고, 하기의 (1) 식으로 나타낼 수 있다.
Figure pat00001
Vgs11 및 Vgs12 는 트랜지스터 (11 및 12) 의 게이트-소스간 전압, R15 는 저항, Ibias 는 바이어스 전류이다. 또한, 인핸스먼트형 N 채널 트랜지스터 (11 및 12) 가, 임계값보다 게이트-소스간 전압이 낮은 경우, 트랜지스터는 약반전 상태에서 동작하고, 게이트-소스간 전압 Vgs 와 드레인 전류 Id 의 관계는, 하기의 (2) 식으로 나타낼 수 있다.
Figure pat00002
Id0 은 프로세스에 의해 정해지는 상수, W 는 게이트 폭, L 은 게이트 길이, Vth 는 임계값이다. 따라서, (1), (2) 의 2 식으로부터, 약반전 상태에서 동작한 정전류 회로의 바이어스 전류는 nkT/q 에 비례한 전류가 흐른다.
또한, 인핸스먼트형 N 채널 트랜지스터 (15) 의 K 값은, 인핸스먼트형 N 채널 트랜지스터 (11) 의 K 값에서, 인핸스먼트형 N 채널 트랜지스터 (12) 의 K 값을 뺀 값 이상이 바람직하다.
인핸스먼트형 N 채널 트랜지스터 (15) 는, 오프 리크 회로를 구성한다. 인핸스먼트형 N 채널 트랜지스터 (15) 는, 소스-게이트간 전압이 항상 0 이며, 드레인에 흐르는 전류는 드레인-기판간의 기생 다이오드에 의한 역방향 다이오드 전류이다.
고온이 되면, 기판 사이에 흐르는 정크션 전류에 의해, 인핸스먼트형 N 채널 트랜지스터 (11) 의 드레인 전류가 증가한다. 커런트 미러 회로에 의해, 인핸스먼트형 N 채널 트랜지스터 (11) 의 드레인 전류와 동일한 양의 전류가 인핸스먼트형 N 채널 트랜지스터 (12 및 15) 에 흐른다.
인핸스먼트형 N 채널 트랜지스터 (11) 의 K 값은, 인핸스먼트형 N 채널 트랜지스터 (12) 의 K 값보다 크기 때문에, 인핸스먼트형 N 채널 트랜지스터 (11) 의 정크션 전류의 증가량은, 인핸스먼트형 N 채널 트랜지스터 (12) 의 정크션 전류의 증가량보다 많다.
인핸스먼트형 N 채널 트랜지스터 (15) 의 드레인 전류는, 인핸스먼트형 N 채널 트랜지스터 (11) 의 정크션 전류와 인핸스먼트형 N 채널 트랜지스터 (12) 의 정크션 전류의 차분을 흐르게 한다. 이로써, 인핸스먼트형 N 채널 트랜지스터 (11) 의 드레인 전류는, 자신의 정크션 전류분 이외에는 증가하지 않는다. 따라서, 출력 단자 (102) 의 전위의 증가, 요컨대 인핸스먼트형 N 채널 트랜지스터 (11 및 12) 의 게이트-소스간 전압이 증가를 억제할 수 있다.
또, 정전류원을 결정하는 인핸스먼트형 N 채널 트랜지스터 (11 및 12) 와 오프 리크 회로의 인핸스먼트형 N 채널 트랜지스터를 동일한 웰 (Well) 상에 둠으로써 소자 편차나 온도 변화에 의한 영향을 받지 않고, 동일한 정크션 전류가 흐른다. 이로써, 프로세스 의존에 의한 특성 편차에도 안정적인 특성을 얻을 수 있다.
이상에 의해, 도 1 에 나타낸 오프 리크 회로를 구비함으로써, 고온시에 있어서도, 인핸스먼트형 N 채널 트랜지스터 (11) 의 정크션 전류의 잉여분의 전류를 싱크하여, 정크션 전류에 수반되는 출력 단자 (102) 의 전위 상승을 억제할 수 있고, 인핸스먼트형 N 채널 트랜지스터 (11 및 12) 는, 약반전 상태의 동작을 유지하는 것이 가능해진다.
<제 2 실시형태>
도 2 는, 정전류 생성 블록 회로 (111) 의 제 2 실시형태를 나타낸 정전류 회로의 회로도이다.
도 1 의 정전류 생성 블록 회로 (111) 와의 차이는, 인핸스먼트형 N 채널 트랜지스터 (12) 의 게이트가 인핸스먼트형 N 채널 트랜지스터 (11) 의 드레인에 접속되고, 인핸스먼트형 N 채널 트랜지스터 (11) 의 게이트와 드레인 사이에 저항 (17) 이 접속된 점이다. 인핸스먼트형 N 채널 트랜지스터 (12) 의 K 값은 인핸스먼트형 N 채널 트랜지스터 (11) 의 K 값보다 작고, 인핸스먼트형 N 채널 트랜지스터 (12) 와 인핸스먼트형 N 채널 트랜지스터 (11) 의 게이트-드레인간 전압차가 저항 (17) 에 발생하여, 바이어스 전류를 생성하는 회로 구성이 된다.
이와 같은 정전류 생성 블록 회로라도, 인핸스먼트형 N 채널 트랜지스터 (11) 의 정크션 전류와 인핸스먼트형 N 채널 트랜지스터 (12) 의 정크션 전류의 차분을 흐르게 하는 오프 리크 회로 (113) 를 사용함으로써, 인핸스먼트형 N 채널 트랜지스터 (11 및 12) 는, 약반전 상태의 동작을 유지하는 것이 가능해진다.
따라서, 인핸스먼트형 N 채널 트랜지스터를 약반전 상태에서 동작시키고, nkT/q 에 비례한 전류를 흐르게 하는 정전류 회로이면, 오프 리크 회로를 구비함으로써 본 발명의 효과가 얻어진다.
또한, 정전류 생성 블록 회로를 구성하고 있는 인핸스먼트형 N 채널 트랜지스터 (11 및 12) 는, 복수의 트랜지스터를 병렬로 접속시켜 구성되어도 된다.
또, 커런트 미러 회로 (112) 는, K 가 동등한 2 개 이상의 게이트끼리가 접속된 트랜지스터이면, 인핸스먼트형 P 채널 트랜지스터가 아니어도 된다.
<제 3 실시형태>
도 3 은, 제 3 실시형태를 나타낸 정전류 회로의 회로도이다.
도 1 과의 차이는, 인핸스먼트형 P 채널 트랜지스터 (13) 의 드레인과 인핸스먼트형 N 채널 트랜지스터 (11) 사이에 인핸스먼트형 N 채널 트랜지스터 (38) 가 접속되고, 인핸스먼트형 P 채널 트랜지스터 (14) 의 드레인과 출력 단자 (102) 사이에 인핸스먼트형 P 채널 트랜지스터 (37) 가 접속된 점이다. 인핸스먼트형 N 채널 트랜지스터 (38) 의 게이트는 N 채널 캐스코드 단자 (104) 에 접속되고, 인핸스먼트형 P 채널 트랜지스터 (37) 의 게이트는 P 채널 캐스코드 단자 (103) 에 접속된다.
동작에 대해 설명한다. 고온시에 정크션 전류가 흐르기 시작하면, 도 1 의 동작과 동일하게 오프 리크 회로 (113) 가, 잉여의 정크션 전류를 싱크하기 때문에, 인핸스먼트형 N 채널 트랜지스터 (11 및 12) 를 약반전 상태의 동작을 유지하려고 한다. 또, 인핸스먼트형 P 채널 트랜지스터 (37) 의 캐스코드 회로에 의해, 인핸스먼트형 P 채널 트랜지스터 (14) 의 채널 변조 효과가 억제되고, 인핸스먼트형 N 채널 트랜지스터 (38) 의 캐스코드 회로에 의해 인핸스먼트형 N 채널 트랜지스터 (11) 의 채널 변조 효과가 억제된다. 따라서, 도 1 의 정전류 회로보다 전원 전위 의존성이 개선된다.
이상에 의해, 오프 리크 회로 (113) 를 사용함으로써, 인핸스먼트형 N 채널 트랜지스터 (11 및 12) 는, 약반전 상태의 동작을 유지하는 것이 가능해진다. 또, 전원 전위 의존성을 개선할 수 있다.
<제 4 실시형태>
도 4 는, 제 4 실시형태를 나타낸 정전류 회로의 회로도이다.
도 3 과의 차이는, 오프 리크 회로 (113) 를 구성하는 인핸스먼트형 N 채널 트랜지스터 (15) 의 드레인이, 인핸스먼트형 P 채널 트랜지스터 (14) 의 드레인과 인핸스먼트형 P 채널 트랜지스터 (37) 의 소스 사이에 접속되어 있는 점이다. 접속점을 변경함으로써, 인핸스먼트형 N 채널 트랜지스터 (15) 의 드레인에 가해지는 전압이 전원 전위 기준의 전압이 되어, 정크션 전류를 싱크할 수 있는 전류를 약간 증가시킬 수 있다.
이와 같은 정전류 생성 블록 회로여도, 인핸스먼트형 N 채널 트랜지스터 (11) 의 정크션 전류와 인핸스먼트형 N 채널 트랜지스터 (12) 의 정크션 전류의 차분을 흐르게 하는 오프 리크 회로 (113) 를 사용함으로써, 인핸스먼트형 N 채널 트랜지스터 (11 및 12) 는, 약반전 상태의 동작을 유지하는 것이 가능해진다.
또한, 정전류 생성 블록 회로 (111) 의 K 값이 낮은 인핸스먼트형 N 채널 트랜지스터의 드레인과 커런트 미러 회로 (112) 사이이면, 오프 리크 회로의 인핸스먼트형 N 채널 트랜지스터의 드레인을 어디에 접속시켜도 된다.
<제 5 실시형태>
도 5 는, 본 발명의 정전류 회로를 사용한 기준 전압 회로를 나타내는 회로도이다.
도 5 의 기준 전압 회로는, 정전류 생성 블록 회로 (111) 를 구성하는 인핸스먼트형 N 채널 트랜지스터 (11, 12) 및 저항 (16) 과, 커런트 미러 회로 (112) 를 구성하는 인핸스먼트형 P 채널 트랜지스터 (13 및 14) 와, 오프 리크 회로 (113) 를 구성하는 인핸스먼트형 N 채널 트랜지스터 (15) 와, 인핸스먼트형 P 채널 트랜지스터 (52 및 53) 와, 인핸스먼트형 N 채널 트랜지스터 (51) 와, 저항 (54) 과 다이오드 (55) 를 구비하고 있다. 정전류 생성 블록 회로 (111), 커런트 미러 회로 (112) 및 오프 리크 회로 (113) 는 정전류 회로 (501) 를 구성하며, 도 1 과 동일한 구성이다.
인핸스먼트형 N 채널 트랜지스터 (51) 는, 게이트가 접속점 (210) 에 접속되고, 드레인은 인핸스먼트형 P 채널 트랜지스터 (52) 의 드레인 및 게이트에 접속되고, 소스와 기판은 접지 단자 (100) 에 접속된다. 인핸스먼트형 P 채널 트랜지스터 (52) 는, 게이트는 인핸스먼트형 P 채널 트랜지스터 (53) 의 게이트끼리로 접속되고, 소스와 기판은 전원 단자 (101) 에 접속된다. 인핸스먼트형 P 채널 트랜지스터 (53) 는, 게이트가 접속점 (253) 에 접속되고, 드레인은 기준 전압 출력 단자 (105) 에 접속되고, 소스와 기판은 전원 단자 (101) 에 접속된다. 저항 (54) 은, 일방의 단자가 기준 전압 출력 단자 (105) 에 접속되고, 타방의 단자가 다이오드 (55) 의 애노드에 접속된다. 다이오드 (55) 는, 캐소드는 접지 단자 (100) 에 접속된다.
동작에 대해 설명한다. 정전류 회로 (501) 의 동작은 도 1 의 설명과 동일하다. 따라서, 오프 리크 회로 (113) 를 구비함으로써, 고온시에 인핸스먼트형 N 채널 트랜지스터 (11) 의 정크션 전류의 잉여분의 전류를 싱크하여, 정크션 전류에 수반되는 접속점 (210) 의 전위 상승을 억제할 수 있다. 그리고, 인핸스먼트형 N 채널 트랜지스터 (11 및 12) 는, 약반전 상태의 동작을 유지하는 것이 가능해진다.
정전류 회로 (501) 의 바이어스 전류는, 인핸스먼트형 N 채널 트랜지스터 (51) 에서 받고, 인핸스먼트형 P 채널 트랜지스터 (52 및 53) 로 구성된 커런트 미러 회로를 통하여, 저항 (54) 과 다이오드 (55) 에 흐른다. 여기서, 저항 (16) 을 저항 (54) 과 동종의 저항으로 구성하면, 저항의 온도 계수는 캔슬된다. 따라서, 저항 (54) 의 양단에는, nkT/q 에 비례한 정 (正) 의 온도 계수를 갖는 전압이 발생한다.
한편으로, 다이오드 (40) 의 양단의 전압은 대체로 －2 ㎷ 정도의 부 (負) 의 온도 계수를 갖는다. 저항 (54) 의 양단의 전압의 온도 계수와 다이오드 (55) 의 양단의 전압의 온도 계수가 상쇄되도록, 저항 (16) 및 저항 (54) 의 온도 계수를 설정함으로써, 기준 전압 출력 단자 (105) 와 접지 단자 (100) 의 양단으로부터는 온도에 의존하지 않는 기준 전압을 얻는 것이 가능해진다.
또한, 정전류 회로는 다른 예에 나타낸 회로여도 된다.
이상에 의해, 정전류 회로 (501) 를 사용하여 기준 전압 회로를 구성함으로써 온도에 의존하지 않는 기준 전압을 얻는 것이 가능해진다.
100 : 접지 단자
101 : 전원 단자
102 : 출력 단자
103 : P 채널 캐스코드 단자
104 : N 채널 캐스코드 단자
105 : 기준 전압 출력 단자
111 : 정전류 생성 블록 회로
112 : 커런트 미러 회로
113 : 오프 리크 회로

Claims (6)

  1. 커런트 미러 회로와 정전류 생성 블록 회로를 구비한 정전류 회로로서,
    게이트와 소스가 접지 단자에 접속되고, 드레인이 상기 정전류 회로의 출력에 접속되는 제 1 인핸스먼트형 N 채널 트랜지스터로 구성되고, 고온시에 상기 정전류 생성 블록 회로에 흐르는 잉여 전류를 싱크하는 오프 리크 회로를 구비한 것을 특징으로 하는 정전류 회로.
  2. 제 1 항에 있어서,
    상기 정전류 생성 블록 회로는,
    게이트와 드레인이 접속되고, 소스가 상기 접지 단자에 접속된 제 2 인핸스먼트형 N 채널 트랜지스터와,
    게이트가 상기 제 2 인핸스먼트형 N 채널 트랜지스터의 게이트에 접속되고, 소스와 상기 접지 단자 사이에 제 1 저항이 접속된 제 3 인핸스먼트형 N 채널 트랜지스터를 구비한 것을 특징으로 하는 정전류 회로.
  3. 제 1 항에 있어서,
    상기 정전류 생성 블록 회로는,
    게이트와 드레인 사이에 제 2 저항이 접속되고, 소스가 상기 접지 단자에 접속된 제 4 인핸스먼트형 N 채널 트랜지스터와,
    게이트가 상기 제 4 인핸스먼트형 N 채널 트랜지스터의 드레인에 접속되고, 소스가 상기 접지 단자에 접속된 제 5 인핸스먼트형 N 채널 트랜지스터를 구비한 것을 특징으로 하는 정전류 회로.
  4. 제 1 항에 있어서,
    상기 정전류 생성 블록 회로와 상기 커런트 미러 회로 사이에 캐스코드 트랜지스터를 접속시킨 것을 특징으로 하는 정전류 회로.
  5. 제 4 항에 있어서,
    상기 오프 리크 회로는, 드레인이 상기 커런트 미러 회로와 상기 캐스코드 트랜지스터 사이에 접속된 것을 특징으로 하는 정전류 회로.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 정전류 회로와,
    상기 정전류 회로의 출력 단자에 게이트가 접속된 제 6 인핸스먼트형 N 채널 트랜지스터와,
    상기 제 6 인핸스먼트형 N 채널 트랜지스터에 입력 단자가 접속된 제 2 커런트 미러 회로와,
    상기 제 2 커런트 미러 회로의 출력 단자에 접속된 제 3 저항 및 다이오드를 구비한 것을 특징으로 하는 기준 전압 회로.
KR1020120121034A 2011-10-31 2012-10-30 정전류 회로 및 기준 전압 회로 KR20130047658A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011239421A JP2013097551A (ja) 2011-10-31 2011-10-31 定電流回路及び基準電圧回路
JPJP-P-2011-239421 2011-10-31

Publications (1)

Publication Number Publication Date
KR20130047658A true KR20130047658A (ko) 2013-05-08

Family

ID=48171735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120121034A KR20130047658A (ko) 2011-10-31 2012-10-30 정전류 회로 및 기준 전압 회로

Country Status (5)

Country Link
US (1) US9000749B2 (ko)
JP (1) JP2013097551A (ko)
KR (1) KR20130047658A (ko)
CN (1) CN103092239B (ko)
TW (1) TWI573007B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150097376A (ko) * 2014-02-18 2015-08-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 플립 게이트 전압 레퍼런스 및 이용 방법
KR20160038677A (ko) * 2014-09-30 2016-04-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 플립 게이트 전류 레퍼런스 및 그 사용 방법
US10241535B2 (en) 2014-02-18 2019-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate voltage reference having boxing region and method of using

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013097551A (ja) * 2011-10-31 2013-05-20 Seiko Instruments Inc 定電流回路及び基準電圧回路
CN105637442B (zh) * 2013-10-18 2018-04-24 恩智浦美国有限公司 具有辅助电压供应单元的电压供应电路和用于启动电子电路的方法
JP2016162216A (ja) * 2015-03-02 2016-09-05 エスアイアイ・セミコンダクタ株式会社 基準電圧回路
CN105404351B (zh) * 2015-12-14 2017-09-22 上海华虹宏力半导体制造有限公司 电流偏置电路
US9792979B1 (en) * 2016-11-30 2017-10-17 Apple Inc. Process, voltage, and temperature tracking SRAM retention voltage regulator
CN106909193A (zh) * 2017-03-16 2017-06-30 上海华虹宏力半导体制造有限公司 参考电压源电路
JP6805049B2 (ja) * 2017-03-31 2020-12-23 エイブリック株式会社 基準電圧発生装置
US10345846B1 (en) * 2018-02-22 2019-07-09 Apple Inc. Reference voltage circuit with flipped-gate transistor
JP6998850B2 (ja) * 2018-09-21 2022-01-18 エイブリック株式会社 定電流回路
CN109274268B (zh) * 2018-11-06 2023-12-22 拓尔微电子股份有限公司 一种应用于芯片内部的高压转低压电路
US10848153B2 (en) 2018-11-30 2020-11-24 Micron Technology, Inc. Leakage current reduction in electronic devices
CN111813173B (zh) * 2020-07-14 2022-08-16 广芯微电子（广州）股份有限公司 一种偏置电路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5995621A (ja) * 1982-11-22 1984-06-01 Toshiba Corp 基準電圧回路
JP2803291B2 (ja) 1990-02-15 1998-09-24 日本電気株式会社 バイアス回路
JPH04111008A (ja) * 1990-08-30 1992-04-13 Oki Electric Ind Co Ltd 定電流源回路
JPH06104672A (ja) * 1992-09-22 1994-04-15 Mitsubishi Electric Corp クランプ回路
JP2799535B2 (ja) * 1992-10-16 1998-09-17 三菱電機株式会社 基準電流発生回路
JP3304539B2 (ja) * 1993-08-31 2002-07-22 富士通株式会社 基準電圧発生回路
JP3686176B2 (ja) * 1996-08-06 2005-08-24 株式会社ルネサステクノロジ 定電流発生回路及び内部電源電圧発生回路
JP2001117654A (ja) * 1999-10-21 2001-04-27 Nec Kansai Ltd 基準電圧発生回路
DE50012856D1 (de) * 2000-02-15 2006-07-06 Infineon Technologies Ag Spannungs-Strom-Wandler
JP2001255950A (ja) * 2000-03-09 2001-09-21 Asahi Kasei Microsystems Kk バイアス回路
JP4034126B2 (ja) * 2002-06-07 2008-01-16 Ｎｅｃエレクトロニクス株式会社 リファレンス電圧回路
JP3811141B2 (ja) * 2003-06-06 2006-08-16 東光株式会社 出力可変型定電流源回路
JP4402465B2 (ja) * 2004-01-05 2010-01-20 株式会社リコー 電源回路
TW200715092A (en) * 2005-10-06 2007-04-16 Denmos Technology Inc Current bias circuit and current bias start-up circuit thereof
JP4761361B2 (ja) * 2005-11-16 2011-08-31 学校法人早稲田大学 リファレンス回路
JP5242367B2 (ja) * 2008-12-24 2013-07-24 セイコーインスツル株式会社 基準電圧回路
JP2011048601A (ja) * 2009-08-27 2011-03-10 Renesas Electronics Corp 基準電流電圧発生回路
JP2011150526A (ja) * 2010-01-21 2011-08-04 Renesas Electronics Corp 基準電圧発生回路及びそれを用いた集積回路
EP2360547B1 (en) * 2010-02-17 2013-04-10 ams AG Band gap reference circuit
JP2013097551A (ja) * 2011-10-31 2013-05-20 Seiko Instruments Inc 定電流回路及び基準電圧回路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150097376A (ko) * 2014-02-18 2015-08-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 플립 게이트 전압 레퍼런스 및 이용 방법
US10241535B2 (en) 2014-02-18 2019-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate voltage reference having boxing region and method of using
US11068007B2 (en) 2014-02-18 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate voltage reference and method of using
US11269368B2 (en) 2014-02-18 2022-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate voltage reference and method of using
KR20160038677A (ko) * 2014-09-30 2016-04-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 플립 게이트 전류 레퍼런스 및 그 사용 방법
US9590504B2 (en) 2014-09-30 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate current reference and method of using
US10649476B2 (en) 2014-09-30 2020-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate current reference and method of using
US11029714B2 (en) 2014-09-30 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate current reference and method of using
US11480982B2 (en) 2014-09-30 2022-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate current reference

Also Published As

Publication number Publication date
US9000749B2 (en) 2015-04-07
TWI573007B (zh) 2017-03-01
US20130106394A1 (en) 2013-05-02
CN103092239A (zh) 2013-05-08
CN103092239B (zh) 2016-10-19
TW201337501A (zh) 2013-09-16
JP2013097551A (ja) 2013-05-20

Similar Documents

Publication Publication Date Title
KR20130047658A (ko) 정전류 회로 및 기준 전압 회로
TWI390829B (zh) 疊接（Ｃａｓｃｏｄｅ）電路及半導體裝置
JP5306094B2 (ja) 基準電圧回路及び電子機器
TW421737B (en) Reference voltage generation circuit
KR101451468B1 (ko) 정전류 회로 및 기준 전압 회로
JP2008015925A (ja) 基準電圧発生回路
US7633330B2 (en) Reference voltage generation circuit
JP4522299B2 (ja) 定電流回路
KR20030065328A (ko) 기준전압회로 및 전자기기
US8933683B2 (en) Band gap reference circuit
KR20120028233A (ko) 정전류 회로
CN111552344A (zh) 基准电压电路以及半导体装置
JP2013054535A (ja) 定電圧発生回路
KR20160106498A (ko) 기준 전압 회로
KR20160104567A (ko) 기준 전압 회로 및 전자 기기
JP2009294978A (ja) 基準電圧回路
KR100863529B1 (ko) 연산 증폭기 회로
KR20130105438A (ko) 기준 전압 회로
JP2013083471A (ja) 過電流検出回路
KR20180068453A (ko) 저전력 밴드갭 기준전압 및 기준전류 동시 발생 회로
JP5669634B2 (ja) 定電流回路
JP2008263195A (ja) 電界効果トランジスタを用いた基準電圧源回路
JP2017168996A (ja) バイアス回路、ａｂ級アンプ及びバイアス電圧生成方法
KR20070024093A (ko) 전류 미러 및 그 전류 오차 보정 방법
JP2012073946A (ja) 定電流回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application