CN103092239B - 恒流电路及基准电压电路 - Google Patents

恒流电路及基准电压电路 Download PDF

Info

Publication number
CN103092239B
CN103092239B CN201210425405.0A CN201210425405A CN103092239B CN 103092239 B CN103092239 B CN 103092239B CN 201210425405 A CN201210425405 A CN 201210425405A CN 103092239 B CN103092239 B CN 103092239B
Authority
CN
China
Prior art keywords
circuit
enhancement mode
channel transistor
current
constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210425405.0A
Other languages
English (en)
Other versions
CN103092239A (zh
Inventor
小林裕二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN103092239A publication Critical patent/CN103092239A/zh
Application granted granted Critical
Publication of CN103092239B publication Critical patent/CN103092239B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

恒流电路及基准电压电路。即使在高温时，增强型N沟道晶体管也能够在弱反转状态下进行动作。在具备电流镜电路、恒流生成模块电路和截止泄漏电路的恒流电路中，截止泄漏电路由第一增强型N沟道晶体管构成，该第一增强型N沟道晶体管的栅极以及源极与接地端子连接，漏极与恒流电路的输出连接。由此，通过抑制产生恒流的增强型N沟道晶体管的栅源间电压的上升，能够保持弱反转状态的动作。

Description

恒流电路及基准电压电路
技术领域
本发明涉及恒流电路以及使用该恒流电路的基准电压电路，更具体地，本发明涉及即使在高温时产生流过漏极和衬底之间以及源极和衬底之间的结电流、也能在弱反转状态下保持动作的恒流电路。
背景技术
对以往的恒流电路进行说明。图6示出了现有的恒流电路的电路图。以往的恒流电路由K值不同的增强型N沟道晶体管61和62、增强型P沟道晶体管63和64、电阻器65、接地端子100、电源端子101构成。K值可通过K＝W/L·（μCox/2）求出，W表示晶体管的栅极宽，L表示晶体管的栅极长，μ表示载流子的迁移率，Cox表示每单位面积的栅极氧化膜电容。
增强型N沟道晶体管61的源极与接地端子100连接，漏极以及栅极与增强型N沟道晶体管62的栅极以及增强型P沟道晶体管63的漏极连接。增强型N沟道晶体管62的源极经由电阻器65与接地端子100连接，漏极与增强型P沟道晶体管64的栅极以及漏极、增强型P沟道晶体管63的栅极连接。增强型P沟道晶体管63、64的源极均与电源端子101连接。
增强型N沟道晶体管61的K值小于增强型N沟道晶体管62的K值。在电阻器65上产生增强型N沟道晶体管61和增强型N沟道晶体管62的栅源间电压差，增强型P沟道晶体管63以及64对流过电阻器65的电流进行电流镜像，由此生成偏置电流。
专利文献1：日本特开平3-238513号公报（图4（a））
但是，在以往的恒流电路中，存在这样的问题：在高温时，由于在漏极-衬底间或者源极-衬底间产生的结电流，增强型N沟道晶体管61、62的栅源间电压差增加，无法在弱反转状态下进行动作。
发明内容
本发明是鉴于上述课题而完成的，实现了即使在高温时增强型N沟道晶体管也能够在弱反转状态下进行动作的恒流电路。
为了解决以往的课题，本发明的恒流电路采用如下结构。在具备电流镜电路、恒流生成模块电路和截止泄漏（off leak）电路的恒流电路中，截止泄漏电路由第一增强型N沟道晶体管构成，该第一增强型N沟道晶体管的栅极以及源极与接地端子连接，漏极与恒流电路的输出连接。
根据本发明的恒流电路，通过使用截止泄漏电路，能够抑制输出电压的电位在高温时上升，能够使增强型N沟道晶体管在弱反转状态下进行动作。
附图说明
图1是示出第一实施方式的恒流电路的电路图。
图2是示出第二实施方式的恒流电路的电路图。
图3是示出第三实施方式的恒流电路的电路图。
图4是示出第四实施方式的恒流电路的电路图。
图5是示出使用本发明恒流电路的基准电压电路的电路图。
图6是示出现有的恒流电路的电路图。
标号说明
100接地端子；101电源端子；102输出端子；103P沟道共源共栅（カスコード）端子；104N沟道共源共栅端子；105基准电压输出端子；111恒流生成模块电路；112电流镜电路；113截止泄漏电路。
具体实施方式
以下，参照附图对本发明进行说明。
<第一实施方式>
图1示出第一实施方式的恒流电路的电路图。第一实施方式的恒流电路由恒流生成模块电路111、电流镜电路112、截止泄漏电路113、接地端子100、电源端子101、输出端子102构成。恒流生成模块电路111具备栅极彼此连接的增强型N沟道晶体管11和12、以及电阻器16。电流镜电路112具备栅极彼此连接的增强型P沟道晶体管13和14。截止泄漏电路113由增强型N沟道晶体管15构成。
对连接进行说明。增强型N沟道晶体管11的漏极与电流镜电路112的增强型P沟道晶体管13的漏极以及栅极连接，源极经由电阻器16与接地端子100连接。增强型N沟道晶体管12的栅极以及漏极与电流镜电路112的增强型P沟道晶体管14的漏极以及输出端子102连接，源极与接地端子100连接。增强型P沟道晶体管13、14的源极与电源端子101连接。截止泄漏电路113的增强型N沟道晶体管15的漏极与输出端子102连接，源极以及栅极与接地端子100连接。
接下来，对动作进行说明。
一般地，在结电流为可忽略程度的较小的温度范围的动作中，流过增强型N沟道晶体管11的电流与流过增强型P沟道晶体管13的电流相等。流过增强型N沟道晶体管12的电流与流过增强型P沟道晶体管14的电流相等。此外，增强型N沟道晶体管11的K值与增强型N沟道晶体管12的K值不同。因此，通过将增强型N沟道晶体管11的栅源间电压与增强型N沟道晶体管12的栅源间电压的电压差施加于电阻器，生成偏置电流，可由下述（1）式表示。
Ibias = V gs 12 - V gs 11 R 15 . . . ( 1 )
Vgs11和Vgs12为晶体管11和12的栅源间电压，R15为电阻，Ibias为偏置电流。此外，关于增强型N沟道晶体管11和12，在栅源间电压低于阈值的情况下，晶体管在弱反转状态下进行动作，栅源间电压Vgs和漏极电流Id的关系可由下述（2）式表示。
V gs = nkT q &CenterDot; ln ( I d I d 0 &CenterDot; W / L ) + V th . . . ( 2 )
Id0是由工艺决定的常数，W是栅极宽，L是栅极长，Vth是阈值。因此，根据（1）、（2）这两个式子，关于在弱反转状态下动作的恒流电路的偏置电流，流过与nkT/q成比例的电流。
另外，优选的是，增强型N沟道晶体管15的K值在从增强型N沟道晶体管11的K值减去增强型N沟道晶体管12的K值后的值以上。
增强型N沟道晶体管15构成截止泄漏电路。增强型N沟道晶体管15的源栅间电压始终为0，流过漏极的电流是漏极-衬底间的寄生二极管产生的逆向二极管电流。
在高温时，由于流过衬底间的结电流，增强型N沟道晶体管11的漏极电流增加。电流镜电路使与增强型N沟道晶体管11的漏极电流同量的电流流过增强型N沟道晶体管12和15。
由于增强型N沟道晶体管11的K值大于增强型N沟道晶体管12的K值，所以增强型N沟道晶体管11的结电流的增加量大于增强型N沟道晶体管12的结电流的增加量。
关于增强型N沟道晶体管15的漏极电流，流过增强型N沟道晶体管11的结电流和增强型N沟道晶体管12的结电流的差。由此，增强型N沟道晶体管11的漏极电流在自身的结电流部分以外没有增加。因此，能够抑制输出端子102的电位增加，也就是说，能够抑制增强型N沟道晶体管11、12的栅源间电压增加。
此外，通过将决定恒流源的增强型N沟道晶体管11和12以及截止泄漏电路的增强型N沟道晶体管设置于同一Well（阱）上，不受元件偏差和温度变化影响，流过相同的结电流。由此，对于依赖于工艺的特性偏差，也可得到稳定的特性。
如上所述，通过具备图1所示的截止泄漏电路，即使在高温时，也能吸收增强型N沟道晶体管11的结电流的多余部分的电流，抑制输出端子102的电位伴随结电流而上升，增强型N沟道晶体管11、12能够保持弱反转状态的动作。
<第二实施方式>
图2是示出恒流生成模块电路111的第二实施方式的恒流电路电路图。
与图1的恒流生成模块电路111的区别点在于，增强型N沟道晶体管12的栅极与增强型N沟道晶体管11的漏极连接，在增强型N沟道晶体管11的栅极和漏极之间连接有电阻器17。电路构成为：增强型N沟道晶体管12的K值小于增强型N沟道晶体管11的K值，在电阻器17上产生增强型N沟道晶体管12和增强型N沟道晶体管11的栅漏间电压差，生成偏置电流。
即使是这样的恒流生成模块电路，通过使用增强型N沟道晶体管11的结电流和增强型N沟道晶体管12的结电流之差流过的截止泄漏电路113，增强型N沟道晶体管11和12能够保持弱反转状态的动作。
因此，如果是使增强型N沟道晶体管在弱反转状态下进行动作而流过与nkT/q成比例的电流的恒流电路，则通过具备截止泄漏电路，可得到本发明的效果。
另外，构成恒流生成模块电路的增强型N沟道晶体管11和12也可以并联连接多个晶体管而构成。
此外，关于电流镜电路112，如果是K相等的2个以上的栅极彼此连接的晶体管，则也可以不是增强型P沟道晶体管。
<第三实施方式>
图3是示出第三实施方式的恒流电路的电路图。
与图1的区别点在于，在增强型P沟道晶体管13的漏极和增强型N沟道晶体管11之间连接有增强型N沟道晶体管38，在增强型P沟道晶体管14的漏极和输出端子102之间连接有增强型P沟道晶体管37。增强型N沟道晶体管38的栅极与N沟道共源共栅端子104连接，增强型P沟道晶体管37的栅极与P沟道共源共栅端子103连接。
对动作进行说明。在高温时，结电流开始流动后，与图1的动作相同，截止泄漏电路113吸收多余的结电流，因而使增强型N沟道晶体管11和12保持弱反转状态的动作。此外，通过增强型P沟道晶体管37的共源共栅电路，抑制了增强型P沟道晶体管14的沟道调制效应，通过增强型N沟道晶体管38的共源共栅电路，抑制了增强型N沟道晶体管11的沟道调制效应。因此，与图1的恒流电路相比，可进一步改善电源电位依赖性。
如上所述，通过使用截止泄漏电路113，增强型N沟道晶体管11和12能够保持弱反转状态的动作。此外，能够改善电源电位依赖性。
<第四实施方式>
图4是示出第四实施方式的恒流电路电路图。
与图3的区别点在于，构成截止泄漏电路113的增强型N沟道晶体管15的漏极连接在增强型P沟道晶体管14的漏极与增强型P沟道晶体管37的源极之间。通过变更连接点，施加于增强型N沟道晶体管15的漏极的电压成为电源电位基准的电压，从而能够使可吸收结电流的电流稍微增加。
即使是这样的恒流生成模块电路，通过使用增强型N沟道晶体管11的结电流和增强型N沟道晶体管12的结电流的差流过的截止泄漏电路113，增强型N沟道晶体管11和12能够保持弱反转状态的动作。
另外，只要是在恒流生成模块电路111的K值较低的增强型N沟道晶体管的漏极和电流镜电路112之间，则可以将截止泄漏电路的增强型N沟道晶体管的漏极连接在任何位置。
<第五实施方式>
图5是示出使用本发明恒流电路的基准电压电路的电路图。
图5的基准电压电路具备：构成恒流生成模块电路111的增强型N沟道晶体管11、12和电阻器16；构成电流镜电路112的增强型P沟道晶体管13和14；构成截止泄漏电路113的增强型N沟道晶体管15；增强型P沟道晶体管52和53；增强型N沟道晶体管51；电阻器54以及二极管55。恒流生成模块电路111、电流镜电路112和截止泄漏电路113构成恒流电路501，结构与图1相同。
增强型N沟道晶体管51的栅极与连接点210连接，漏极与增强型P沟道晶体管52的漏极以及栅极连接，源极以及衬底与接地端子100连接。增强型P沟道晶体管52的栅极与增强型P沟道晶体管53的栅极连接，源极以及衬底与电源端子101连接。增强型P沟道晶体管53的栅极与连接点253连接，漏极与基准电压输出端子105连接，源极以及衬底与电源端子101连接。电阻器54的一个端子与基准电压输出端子105连接，另一个端子与二极管55的阳极连接。二极管55的阴极与接地端子100连接。
对动作进行说明。恒流电路501的动作与图1的说明相同。因此，通过具备截止泄漏电路113，在高温时能够吸收增强型N沟道晶体管11的结电流的多余部分的电流，抑制连接点210的电位伴随结电流而上升。并且，增强型N沟道晶体管11和12能够保持弱反转状态的动作。
恒流电路501的偏置电流由增强型N沟道晶体管51接收，经由由增强型P沟道晶体管52和53构成的电流镜电路而流过电阻器54和二极管55。此处，如果使用与电阻器54同类型的电阻器来构成电阻器16，则电阻器的温度系数被抵消。因此，在电阻器54的两端产生与nkT/q成比例的具有正的温度系数的电压。
另一方面，二极管40两端的电压具有大约-2mV左右的负温度系数。以使电阻器54两端的电压的温度系数和二极管55两端的电压的温度系数相抵消的方式设定电阻器16和电阻器54的温度系数，从而能够从基准电压输出端子105和接地端子100两端能够得到不依赖于温度的基准电压。
另外，恒流电路也可以是其他示例所示的电路。
如上所述，通过使用恒流电路501来构成基准电压电路，能够得到不依赖于温度的基准电压。

Claims (4)

1.一种恒流电路，其具备电流镜电路和恒流生成模块电路，其特征在于，
该恒流电路具备截止泄漏电路，该截止泄漏电路由第一增强型N沟道晶体管构成，吸收在高温时流过所述恒流生成模块电路的多余电流，该第一增强型N沟道晶体管的栅极以及源极与接地端子连接，漏极与所述恒流电路的输出连接，
在所述恒流生成模块电路与所述电流镜电路之间连接有共源共栅晶体管，
所述截止泄漏电路的漏极连接在所述电流镜电路与所述共源共栅晶体管之间，
所述共源共栅晶体管由第七增强型N沟道晶体管和第一增强型P沟道晶体管构成，
所述第七增强型N沟道晶体管的栅极与N沟道共源共栅端子连接，所述第一增强型P沟道晶体管的栅极与P沟道共源共栅端子连接。
2.根据权利要求1所述的恒流电路，其特征在于，
所述恒流生成模块电路具备：
第二增强型N沟道晶体管，其栅极与漏极连接，源极与所述接地端子连接；以及
第三增强型N沟道晶体管，其栅极与所述第二增强型N沟道晶体管的栅极连接，在源极与所述接地端子之间连接有第一电阻器。
3.根据权利要求1所述的恒流电路，其特征在于，
所述恒流生成模块电路具备：
第四增强型N沟道晶体管，在其栅极与漏极之间连接有第二电阻器，源极与所述接地端子连接；以及
第五增强型N沟道晶体管，其栅极与所述第四增强型N沟道晶体管的漏极连接，源极与所述接地端子连接。
4.一种基准电压电路，其特征在于，该基准电压电路具有：
权利要求1至3中任一项所述的恒流电路；
第六增强型N沟道晶体管，其栅极与所述恒流电路的输出端子连接；
第二电流镜电路，其输入端子与所述第六增强型N沟道晶体管连接；以及
与所述第二电流镜电路的输出端子连接的第三电阻器以及二极管，
所述第六增强型N沟道晶体管的源极与接地端子连接，漏极与所述第二电流镜电路的输入端子连接。
CN201210425405.0A 2011-10-31 2012-10-30 恒流电路及基准电压电路 Expired - Fee Related CN103092239B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-239421 2011-10-31
JP2011239421A JP2013097551A (ja) 2011-10-31 2011-10-31 定電流回路及び基準電圧回路

Publications (2)

Publication Number Publication Date
CN103092239A CN103092239A (zh) 2013-05-08
CN103092239B true CN103092239B (zh) 2016-10-19

Family

ID=48171735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210425405.0A Expired - Fee Related CN103092239B (zh) 2011-10-31 2012-10-30 恒流电路及基准电压电路

Country Status (5)

Country Link
US (1) US9000749B2 (zh)
JP (1) JP2013097551A (zh)
KR (1) KR20130047658A (zh)
CN (1) CN103092239B (zh)
TW (1) TWI573007B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013097551A (ja) * 2011-10-31 2013-05-20 Seiko Instruments Inc 定電流回路及び基準電圧回路
WO2015056041A1 (en) * 2013-10-18 2015-04-23 Freescale Semiconductor, Inc. Voltage supply circuit with an auxiliary voltage supply unit and method for starting up electronic circuitry
US11269368B2 (en) * 2014-02-18 2022-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate voltage reference and method of using
US10241535B2 (en) 2014-02-18 2019-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate voltage reference having boxing region and method of using
US9590504B2 (en) * 2014-09-30 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate current reference and method of using
JP2016162216A (ja) * 2015-03-02 2016-09-05 エスアイアイ・セミコンダクタ株式会社 基準電圧回路
CN105404351B (zh) * 2015-12-14 2017-09-22 上海华虹宏力半导体制造有限公司 电流偏置电路
US9792979B1 (en) * 2016-11-30 2017-10-17 Apple Inc. Process, voltage, and temperature tracking SRAM retention voltage regulator
CN106909193A (zh) * 2017-03-16 2017-06-30 上海华虹宏力半导体制造有限公司 参考电压源电路
JP6805049B2 (ja) * 2017-03-31 2020-12-23 エイブリック株式会社 基準電圧発生装置
US10345846B1 (en) * 2018-02-22 2019-07-09 Apple Inc. Reference voltage circuit with flipped-gate transistor
JP6998850B2 (ja) * 2018-09-21 2022-01-18 エイブリック株式会社 定電流回路
CN109274268B (zh) * 2018-11-06 2023-12-22 拓尔微电子股份有限公司 一种应用于芯片内部的高压转低压电路
US10848153B2 (en) 2018-11-30 2020-11-24 Micron Technology, Inc. Leakage current reduction in electronic devices
CN111813173B (zh) * 2020-07-14 2022-08-16 广芯微电子（广州）股份有限公司 一种偏置电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04111008A (ja) * 1990-08-30 1992-04-13 Oki Electric Ind Co Ltd 定電流源回路
JP2001255950A (ja) * 2000-03-09 2001-09-21 Asahi Kasei Microsystems Kk バイアス回路
CN1401099A (zh) * 2000-02-15 2003-03-05 因芬尼昂技术股份公司 电压－电流转换器
JP2004013584A (ja) * 2002-06-07 2004-01-15 Nec Electronics Corp リファレンス電圧回路
JP2004364118A (ja) * 2003-06-06 2004-12-24 Toko Inc 出力可変型定電流源回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5995621A (ja) * 1982-11-22 1984-06-01 Toshiba Corp 基準電圧回路
JP2803291B2 (ja) 1990-02-15 1998-09-24 日本電気株式会社 バイアス回路
JPH06104672A (ja) * 1992-09-22 1994-04-15 Mitsubishi Electric Corp クランプ回路
JP2799535B2 (ja) * 1992-10-16 1998-09-17 三菱電機株式会社 基準電流発生回路
JP3304539B2 (ja) * 1993-08-31 2002-07-22 富士通株式会社 基準電圧発生回路
JP3686176B2 (ja) * 1996-08-06 2005-08-24 株式会社ルネサステクノロジ 定電流発生回路及び内部電源電圧発生回路
JP2001117654A (ja) * 1999-10-21 2001-04-27 Nec Kansai Ltd 基準電圧発生回路
JP4402465B2 (ja) * 2004-01-05 2010-01-20 株式会社リコー 電源回路
TW200715092A (en) * 2005-10-06 2007-04-16 Denmos Technology Inc Current bias circuit and current bias start-up circuit thereof
JP4761361B2 (ja) * 2005-11-16 2011-08-31 学校法人早稲田大学 リファレンス回路
JP5242367B2 (ja) * 2008-12-24 2013-07-24 セイコーインスツル株式会社 基準電圧回路
JP2011048601A (ja) * 2009-08-27 2011-03-10 Renesas Electronics Corp 基準電流電圧発生回路
JP2011150526A (ja) * 2010-01-21 2011-08-04 Renesas Electronics Corp 基準電圧発生回路及びそれを用いた集積回路
EP2360547B1 (en) * 2010-02-17 2013-04-10 ams AG Band gap reference circuit
JP2013097551A (ja) * 2011-10-31 2013-05-20 Seiko Instruments Inc 定電流回路及び基準電圧回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04111008A (ja) * 1990-08-30 1992-04-13 Oki Electric Ind Co Ltd 定電流源回路
CN1401099A (zh) * 2000-02-15 2003-03-05 因芬尼昂技术股份公司 电压－电流转换器
JP2001255950A (ja) * 2000-03-09 2001-09-21 Asahi Kasei Microsystems Kk バイアス回路
JP2004013584A (ja) * 2002-06-07 2004-01-15 Nec Electronics Corp リファレンス電圧回路
JP2004364118A (ja) * 2003-06-06 2004-12-24 Toko Inc 出力可変型定電流源回路

Also Published As

Publication number Publication date
US20130106394A1 (en) 2013-05-02
KR20130047658A (ko) 2013-05-08
JP2013097551A (ja) 2013-05-20
CN103092239A (zh) 2013-05-08
TWI573007B (zh) 2017-03-01
TW201337501A (zh) 2013-09-16
US9000749B2 (en) 2015-04-07

Similar Documents

Publication Publication Date Title
CN103092239B (zh) 恒流电路及基准电压电路
US8604862B2 (en) Four-quadrant bootstrapped switch circuit
CN106527572A (zh) 一种低功耗低温漂cmos亚阈值基准电路
US20180364751A1 (en) Current Mirror Circuit and Driving Method of the Current Mirror Circuit
CN103997326A (zh) 一种导通电阻恒定的自举开关电路
JP2011048601A (ja) 基準電流電圧発生回路
US20130176058A1 (en) Voltage comparison circuit
CN105094206A (zh) 偏置电路
CN102402237B (zh) 恒流电路
JP2012004627A (ja) カレントミラー回路
CN103399612A (zh) 无电阻的带隙基准源
CN102354246B (zh) 一种有源箝位电路
CN104199508B (zh) 一种具有动态自适应特性的低压电流镜
CN107783586B (zh) 一种无双极晶体管的电压基准源电路
CN107769759A (zh) 单向导通装置
US9294039B2 (en) Constant GM bias circuit insensitive to supply variations
US20130099769A1 (en) Current source circuit with high order temperature compensation and current source system thereof
CN106055001A (zh) 一种改进的参考电流源电路
CN103645765A (zh) 一种用于高压功率mosfet电路中的高压大电流控制电路
CN103049026B (zh) 一种电流偏置电路
CN202275331U (zh) 一种有源箝位电路
CN102478877B (zh) 恒流电路以及基准电压电路
CN117278004B (zh) 比较电路
US8829996B1 (en) High voltage MOS input stage
TWI657249B (zh) 電流感測電路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160331

Address after: Chiba County, Japan

Applicant after: DynaFine Semiconductor Co.,Ltd.

Address before: Chiba County, Japan

Applicant before: Seiko Instruments Inc.

C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: DynaFine Semiconductor Co.,Ltd.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161019

CF01 Termination of patent right due to non-payment of annual fee