CN106909193A - 参考电压源电路 - Google Patents
参考电压源电路 Download PDFInfo
- Publication number
- CN106909193A CN106909193A CN201710156150.5A CN201710156150A CN106909193A CN 106909193 A CN106909193 A CN 106909193A CN 201710156150 A CN201710156150 A CN 201710156150A CN 106909193 A CN106909193 A CN 106909193A
- Authority
- CN
- China
- Prior art keywords
- pmos
- nmos
- drain electrode
- grid
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明公开了一种参考电压源电路,包含第一~第四PMOS,第一~第三NMOS,以及第一及第二电阻。第一及第二PMOS的栅极相连,同时第二PMOS的栅极与漏极短接;第一及第二PMOS的源极相连后接电源;第四PMOS的源极与第一PMOS的漏极相连,第四PMOS的漏极接第二电阻;第一NMOS的栅极与第二NMOS的栅极相连,同时第一NMOS的栅极和漏极短接并接第二电阻的另一端,第一NMOS的源极接地;第二NMOS的漏极接第二PMOS的漏极;第二NMOS的源极通过第一电阻接地;第三PMOS的栅、漏短接后接第四PMOS的栅极,第三PMOS的源极接电源,第四PMOS的漏极接第三NMOS的漏极,第三NMOS的源极接第二NMOS的源极;第四PMOS的漏极输出参考电压。本发明参考电压源电路通过增加旁路,在不增加电流的情况下具有更高的电源抑制比。
Description
技术领域
本发明涉及半导体领域,特别是指一种参考电压源电路。
背景技术
参考电压源,又称为基准电压源,是当代模拟集成电路极为重要的组成部分,它为串联型稳压电路、A/D和D/A转化器提供基准电压,也是大多数传感器的稳压供电电源或激励源。几乎在所有先进的电子产品中都可以找到基准电压源,它们可能是独立的、也可能集成在具有更多功能的器件中,基准电压源的端电压与它的电流无关。其电压总保持为某一常数或为某一给定的时间函数,基准电压源或电压参考(Voltage Reference)通常是指在电路中用作电压基准的高稳定度的电压源。随着集成电路规模的不断增大。尤其是系统集成技术(SOC)的发展,它也成为大规模、超大规模集成电路和几乎所有数字模拟系统中不可缺少的基本电路模块。
常见的基准电压源如图1所示,包含两个NMOS(MN1及MN2),两个PMOS(MP1及MP2),以及电阻R1、R2。两个PMOS的栅极相连,漏极与漏极相连并接电源,MP1的源极接电阻R2,MP2的源极接MN2的源极,MN2的漏极通过R1接地。MP2的栅极同时与源极短接。
R2的另一端接MN1的漏极,MN1的源极接地,同时MN1的漏极与栅极短接。MP1的源极输出参考电压(基准电压)。
上述电路中,MN2的宽长比是MN1的N倍,在R1上产生负温度系数的电流:
k是玻尔兹曼常数,T是温度,q是电荷常量。
假如MP1与MP2为相同尺寸,支路电流相等,则输出的参考电压:
VREF=VGSMN1+IB*R2
电源抑制比(PSRR)是输入电源变化量(以伏为单位)与转换器输出变化量(以伏为单位)的比值,常用分贝表示。为了提高电源抑制比,传统电路经常使用共源共栅电路增加电源抑制比,但是偏置支路会消耗额外的电流,增加功耗。
发明内容
本发明所要解决的技术问题是提供一种参考电压源电路,在不消耗额外电流的条件下具有更高的电源抑制比。
为解决上述问题,本发明所述的的参考电压源电路,包含:
第一~第四PMOS,第一~第三NMOS,以及第一及第二电阻。第一及第二PMOS的栅极相连,同时第二PMOS的栅极与漏极短接;第一及第二PMOS的源极相连后接电源;
第四PMOS的源极与第一PMOS的漏极相连,第四PMOS的漏极接第二电阻;
第一NMOS的栅极与第二NMOS的栅极相连,同时第一NMOS的栅极和漏极短接并接第二电阻的另一端,第一NMOS的源极接地;第二NMOS的漏极接第二PMOS的漏极;第二NMOS的源极通过第一电阻接地;
第三PMOS的栅、漏短接后接第四PMOS的栅极,第三PMOS的源极接电源,第四PMOS的漏极接第三NMOS的漏极,第三NMOS的源极接第二NMOS的源极,
第四PMOS的漏极输出参考电压。
进一步地,所述第三PMOS和第三NMOS构成偏置电路,向第四PMOS提供偏置电压。
进一步地,所述第四PMOS和第一PMOS构成级联结构,提高电流源的输出阻抗。
进一步地,所述第二NMOS的宽长比是第一NMOS的N倍,第一PMOS的宽长比是第二PMOS的M倍,第三PMOS和第四PMOS的宽长比相同,第三NMOS的的宽长比和第一NMOS的宽长比相同;所述M、N均≥1。
本发明所述的参考电压源电路,增加第四PMOS与第一PMOS组成级联结构,提高电流源的输出阻抗,第三PMOS和第三NMOS构成偏置电路,提供偏置电压。在不消耗额外电流的情况下,VREF的电源抑制比得到改善。
附图说明
图1是传统的参考电压源的电路结构示意图。
图2是本发明参考电压源的电路结构示意图,其在传统的电路架构基础上增加偏置电路。
具体实施方式
本发明所述的参考电压源电路如图2所示,包含:
第一~第四PMOS(MP1~MP4),第一~第三NMOS(MN1~MN3),共7个MOS管。以及第一及第二电阻(R1、R2)。第一及第二PMOS的栅极相连,同时第二PMOS的栅极与漏极短接;第一及第二PMOS的源极相连后接电源VDDA。
第四PMOS的源极与第一PMOS的漏极相连,第四PMOS的漏极接第二电阻R2。
第一NMOS的栅极与第二NMOS的栅极相连,同时第一NMOS的栅极和漏极短接并接第二电阻R2的另一端,第一NMOS的源极接地;第二NMOS的漏极接第二PMOS的漏极;第二NMOS的源极通过第一电阻R1接地。
第三PMOS的栅、漏短接后接第四PMOS的栅极,第三PMOS的源极接电源,第四PMOS的漏极接第三NMOS的漏极,第三NMOS的源极接第二NMOS的源极。所述第三PMOS和第三NMOS构成偏置电路,向第四PMOS提供偏置电压PB2。
所述第二NMOS的宽长比是第一NMOS的N倍,第一PMOS的宽长比是第二PMOS的M倍,第三PMOS和第四PMOS的宽长比相同,第三NMOS的的宽长比和第一NMOS的宽长比相同;所述M、N均≥1。
第四PMOS的漏极输出参考电压VREF。
所述第四PMOS和第一PMOS构成级联结构,提高电流源的输出阻抗。
上述参考电压源电路,增加第四PMOS与第一PMOS组成级联结构,提高电流源的输出阻抗,第三PMOS和第三NMOS构成偏置电路,提供偏置电压PB2。VREF的电源抑制比得到改善。
假设MP1和MP2的宽长比相同,均为8/4,MN1与MN3的宽长比相同,均为4/8,MN2宽长比为4×4/8,即MN2是由4个栅极的长和宽分别为4μm×8μm并联组成的MOS管。经过测量(MP3和MP3的宽长比影响可忽略),传统的参考电压源电路的电源抑制比为41.3dB,而本发明参考电压源电路的电源抑制比达到52.5dB,增加了电源抑制比的同时,由于支路电流回到电阻R1上,功耗电流由3.7uA减少到2.6uA,减少了整体功耗。
以上仅为本发明的优选实施例,并不用于限定本发明。对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (4)
1.一种参考电压源电路,其特征在于:包含:
第一~第四PMOS,第一~第三NMOS,以及第一及第二电阻。第一及第二PMOS的栅极相连,同时第二PMOS的栅极与漏极短接;第一及第二PMOS的源极相连后接电源;
第四PMOS的源极与第一PMOS的漏极相连,第四PMOS的漏极接第二电阻;
第一NMOS的栅极与第二NMOS的栅极相连,同时第一NMOS的栅极和漏极短接并接第二电阻的另一端,第一NMOS的源极接地;第二NMOS的漏极接第二PMOS的漏极;第二NMOS的源极通过第一电阻接地;
第三PMOS的栅、漏短接后接第四PMOS的栅极,第三PMOS的源极接电源,第四PMOS的漏极接第三NMOS的漏极,第三NMOS的源极接第二NMOS的源极;
第四PMOS的漏极输出参考电压。
2.如权利要求1所述的参考电压源电路,其特征在于:所述第三PMOS和第三NMOS构成偏置电路,向第四PMOS提供偏置电压。
3.如权利要求1所述的参考电压源电路,其特征在于:所述第四PMOS和第一PMOS构成级联结构,提高电流源的输出阻抗。
4.如权利要求1所述的参考电压源电路,其特征在于:所述第二NMOS的宽长比是第一NMOS的N倍,第一PMOS的宽长比是第二PMOS的M倍,第三PMOS和第四PMOS的宽长比相同,第三NMOS的的宽长比和第一NMOS的宽长比相同;所述M、N均≥1。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710156150.5A CN106909193A (zh) | 2017-03-16 | 2017-03-16 | 参考电压源电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710156150.5A CN106909193A (zh) | 2017-03-16 | 2017-03-16 | 参考电压源电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106909193A true CN106909193A (zh) | 2017-06-30 |
Family
ID=59187534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710156150.5A Pending CN106909193A (zh) | 2017-03-16 | 2017-03-16 | 参考电压源电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106909193A (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5180967A (en) * | 1990-08-03 | 1993-01-19 | Oki Electric Industry Co., Ltd. | Constant-current source circuit having a mos transistor passing off-heat current |
US20030227322A1 (en) * | 2002-06-07 | 2003-12-11 | Nec Electronics Corporation | Reference voltage circuit |
CN1662862A (zh) * | 2002-06-28 | 2005-08-31 | 飞思卡尔半导体公司 | 低下降电压调节器及方法 |
CN202502430U (zh) * | 2012-03-29 | 2012-10-24 | 北京经纬恒润科技有限公司 | 一种带隙基准电压源电路 |
CN103092239A (zh) * | 2011-10-31 | 2013-05-08 | 精工电子有限公司 | 恒流电路及基准电压电路 |
CN104714591A (zh) * | 2015-03-26 | 2015-06-17 | 厦门新页科技有限公司 | 基准电压电路 |
CN105404351A (zh) * | 2015-12-14 | 2016-03-16 | 上海华虹宏力半导体制造有限公司 | 电流偏置电路 |
CN105938379A (zh) * | 2015-03-02 | 2016-09-14 | 精工半导体有限公司 | 基准电压电路 |
-
2017
- 2017-03-16 CN CN201710156150.5A patent/CN106909193A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5180967A (en) * | 1990-08-03 | 1993-01-19 | Oki Electric Industry Co., Ltd. | Constant-current source circuit having a mos transistor passing off-heat current |
US20030227322A1 (en) * | 2002-06-07 | 2003-12-11 | Nec Electronics Corporation | Reference voltage circuit |
CN1662862A (zh) * | 2002-06-28 | 2005-08-31 | 飞思卡尔半导体公司 | 低下降电压调节器及方法 |
CN103092239A (zh) * | 2011-10-31 | 2013-05-08 | 精工电子有限公司 | 恒流电路及基准电压电路 |
CN202502430U (zh) * | 2012-03-29 | 2012-10-24 | 北京经纬恒润科技有限公司 | 一种带隙基准电压源电路 |
CN105938379A (zh) * | 2015-03-02 | 2016-09-14 | 精工半导体有限公司 | 基准电压电路 |
CN104714591A (zh) * | 2015-03-26 | 2015-06-17 | 厦门新页科技有限公司 | 基准电压电路 |
CN105404351A (zh) * | 2015-12-14 | 2016-03-16 | 上海华虹宏力半导体制造有限公司 | 电流偏置电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106527572B (zh) | 一种低功耗低温漂cmos亚阈值基准电路 | |
CN107340796B (zh) | 一种无电阻式高精度低功耗基准源 | |
CN108037791A (zh) | 一种无运放的带隙基准电路 | |
CN106909192B (zh) | 一种高阶温度补偿电压基准源 | |
CN105912066B (zh) | 一种低功耗高psrr的带隙基准电路 | |
CN105892548B (zh) | 一种具有温度补偿功能的基准电压产生电路 | |
CN103092253A (zh) | 参考电压产生电路 | |
CN104216455B (zh) | 用于4g通信芯片的低功耗基准电压源电路 | |
CN104156025B (zh) | 一种高阶温度补偿基准源 | |
CN204808100U (zh) | 一种无运放低压低功耗的带隙基准电路 | |
CN105955391A (zh) | 一种带隙基准电压产生方法及电路 | |
CN107315439A (zh) | 高精度压控电流源电路 | |
CN108646837A (zh) | 一种用于低压差线性稳压器的瞬态响应改善电路 | |
CN108508953A (zh) | 新型摆率增强电路、低压差线性稳压器 | |
CN104977963A (zh) | 一种无运放低功耗高电源抑制比的带隙基准电路 | |
CN207352505U (zh) | 一种无电阻式高精度低功耗基准源 | |
CN104977971A (zh) | 一种无运放低压低功耗的带隙基准电路 | |
CN101667050B (zh) | 高精度电压基准电路 | |
CN107390758A (zh) | 低电压带隙基准源电路 | |
CN204808098U (zh) | 一种低压低功耗的带隙基准电路 | |
CN201867672U (zh) | 用于移动终端中的ldo电路 | |
CN107817860A (zh) | 低压带隙基准电路及电压发生电路 | |
CN203870501U (zh) | 一种与温度无关的集成电路电流基准源 | |
CN206696736U (zh) | 一种全共栅共源基准电压源 | |
CN206270791U (zh) | 一种带隙基准电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170630 |
|
RJ01 | Rejection of invention patent application after publication |