CN203870501U - 一种与温度无关的集成电路电流基准源 - Google Patents

Abstract

本实用新型提出了一种与温度无关的集成电路电流基准源，所述集成电路电流基准源包含：第一电流产生电路、第二电流产生电路以及电流求和电路；第一电流产生电路，用于产生负温度系数电流；第二电流产生电路，用于产生正温度系数电流；第一电流产生电路的输出端与电流求和电路的一个输入端相连，第二电流产生电路的输出端与电流求和电路的另一个输入端相连，该电流求和电路用于将第一电流产生电路和第二电流产生电路各自输出的电流按一设定比例叠加，其产生的输出电流即为与温度无关的集成电路电流基准输出电流。

Description

一种与温度无关的集成电路电流基准源

技术领域

本实用新型涉及模拟集成电路设计领域，更具体地涉及一种采用电流叠加技术实现的与温度无关的集成电路电流基准源。 

背景技术

电流基准源是模拟集成电路中一个常用的模块，广泛用于各种模拟集成电路和模拟/混合信号集成电路中，包括数据转换器、开关电容电路、单片图像传感器、微机电系统(MEMS)接口电路等。 

传统的与温度无关的电流基准源都是在电压源的基础上通过一个电阻转换为输出电流，图1是一种传统的与温度无关电流基准源。该电路通过一个运算放大器和电阻把带隙基准电压源产生的独立于温度的输出电压V_REF转换为基准电流。虽然带隙基准电压V_REF有独立于工艺、电压和温度的优势，但是输出电流却还要受到放大器失调和电阻温度特性的影响，所以这个结构产生的基准电流无法满足低温度系数的特性。在某些高端的对温度敏感的集成电路应用中，这些传统电流基准源无法满足其需求。 

实用新型内容

本实用新型的目的在于，为解决上述传统电流基准源温度系数难以降低的技术问题，采用电流求和技术产生与温度无关的电流基准。 

为实现上述目的，本实用新型提供了一种与温度无关的集成电路电流基准源，所述集成电路电流基准源包含：第一电流产生电路301、第二电流产生电路302以及电流求和电路303； 

所述第一电流产生电路301，用于产生随温度升高而降低的电流，即用于产生负温度系数电流； 

所述第二电流产生电路302，用于产生随温度升高而升高的电流，即用于产生正温度系数电流； 

所述第一电流产生电路301的输出端与所述电流求和电路303的一个输入端相连，所述第二电流产生电路302的输出端与所述电流求和电路303的另一个输入端相连，该电流求和电路303用于将第一电流产生电路301和第二电流产生电路302 各自输出的电流按一设定比例叠加，且所述电流求和电路303的输出端即为与温度无关的集成电路电流基准源的输出端。 

可选的，上述第一电流产生电路301包含：第一P型电流镜、第一N型电流镜、电阻R1和第一PNP型三极管； 

所述第一P型电流镜与所述第一N型电流镜互为负载，从而形成自偏置结构； 

所述电阻R1连接在所述第一N型电流镜的输出管的源级和负电源之间； 

所述第一PNP型三极管的发射极连接在所述第一N型电流镜的输入管的源级，且该第一PNP型三极管的基极和集电极接所述负电源； 

其中，所述第一PNP型三极管采用NPN型三极管或者二极管代替。 

可选的，上述第二电流产生电路302包含：第二P型电流镜、第二N型电流镜、电阻R2、第二PNP型三极管和第三PNP型三极管； 

所述第二P型电流镜和第二N型电流镜互为负载，从而形成自偏置结构； 

所述电阻R2连接在所述第二N型电流镜的输出管的源级和第二PNP型三极管的发射极之间，第二PNP型三极管的基极和集电极接负电源；第三PNP型三极管的发射级连接在所述第二N型电流镜的输入管的源级，该第三PNP型三极管的集电极和基极连接到负电源； 

其中，所述第二PNP型三极管和第三PNP型三极管全部或其中之一采用NPN型三极管或者二极管代替。 

可选的，上述第一P型电流镜和第一N型电流镜采用共源共栅结构； 

所述第二P型电流镜和第二N型电流镜采用共源共栅结构。 

可选的，上述电流求和电路303包含：两个P型MOS管，所述两个P型MOS管的栅极分别与所述第一P型电流镜和第二P型电流镜相连，且所述两个P型MOS管的漏极短接形成电流求和电路的输出端。 

可选，上述第一P型电流镜和第二P型电流镜结构相同。 

可选的，上述第一P型电流镜包含：第一PMOS型晶体管和第二PMOS型晶体管；所述N型电流镜包含：第一NMOS型晶体管和第二NMOS型晶体管； 

第一PMOS晶体管的源级连接正电源vdd，该第一PMOS晶体管的栅极与漏极相连于A节点；第二PMOS晶体管的栅极与所述节点A相连，该第二PMOS晶体管的源级连接到所述正电源vdd； 

第一NMOS晶体管的漏极连接所述第一PMOS晶体管的漏极，该第一NMOS晶体管的栅极连接第二NMOS晶体管的栅极，第一NMOS晶体管的源级连接所述电阻R1或所述电阻R2的一端； 

第二NMOS晶体管的栅极与漏极相连于节点B，所述第二PMOS晶体管的漏极与所述节点B相连，该第二NMOS晶体管的源级连接PNP型三极管Q2的发射极，该PNP型三极管Q2的基极和集电极接负电源vss。 

与现有技术相比，本实用新型的技术优势在于： 

本实用新型通过将负温度系数电流和正温度系数电流按一定比例叠加产生与温度无关的基准电流。本实用新型采用主流的CMOS集成电路工艺和双极型集成电路工艺获得独立于工艺、电压和温度的电流基准。 

附图说明

图1为现有技术的电流基准源电路原理图； 

图2为本实用新型的电流求和型与温度无关的电流基准源结构示意图； 

图3为基于与温度无关的电流基准源结构示意图给出的具体实施例的电路图； 

图4-a为本实用新型实施例所采用的一种负温度系数电流产生电路(即，第一电流产生电路)的电路图； 

图4-b为本实用新型实施例所采用的一种正温度系数电流产生电路(即，第二电流产生电路)的电路图。 

具体实施方式

下面通过附图实施例，对本实用新型的技术方案作进一步的详细描述。 

在以下实施例中将第一电流产生电路命名为负温度系数电流产生电路，将第二电流产生电路命名为正温度系数电流产生电路。 

本实用新型提供的与温度无关的电流基准源如图2所示，包括：负温度系数电流产生电路I_CTAT、正温度系数电流产生电路I_PTAT以及电流求和电路I_TOTAL，且各电路的连接关系如图2。 

如图3所示，本实施例中与温度无关的电流基准源电路包括：负温度系数电流产生电路301、正温度系数电流产生电路302以及电流求和电路303。 

如图4-a所示负温度系数电流产生电路301进一步包括：两个PMOS管MP1和MP2(组成P型电流镜401)，两个NMOS管MN1和MN2(组成N型电流镜402)，一个电阻R1和一个PNP型三极管Q1。各个器件的连接关系如下：PMOS管MP1的源级连接到正电源vdd，栅极连接到其漏极并和PMOS管MP2的栅极相连，MP2 的源级连接到vdd，MP1和MP2形成了P型电流镜，NMOS管MN1的漏极连接PMOS管MP1的漏极，MN1的栅极连接MN2的栅极，MN1的源级连接电阻R1的一端，R1的另一端接负电源vss，NMOS管MN2的栅极连接其漏极并和PMOS管MP2的漏极相连，MN2的源级连接PNP型三极管Q2的发射极，Q2的基极和集电极接vss，MN1和MN2形成了N型电流镜，N型电流镜和P型电流镜连接成自偏置结构。MP1和MP2构成的P型电流镜电流比是1：1，MN1和MN2构成的N型电流镜电流比是1：1。 

如图4-b所示的正温度系数电流产生电路302进一步包括：两个PMOS管MP4和MP5(组成P型电流镜401)，两个NMOS管MN3和MN4(组成N型电流镜402)，一个电阻R2和两个PNP型三极管Q2、Q3。各个器件的连接关系如下：PMOS管MP4的源级连接到vdd，栅极连接其漏极并和PMOS管MP5的栅极相连，MP5的源级连接到vdd，MP4和MP5形成了P型电流镜，NMOS管MN3的漏极连接MP4的漏极，MN3的栅极连接NMOS管MN4的栅极，MN3的源级连接电阻R2的一端，R2的另一端连接PNP型三极管Q2的发射极，Q2的基极和集电极接vss，NMOS管MN4的栅极连接其漏极并和MP5的漏极相连，MN4的源级连接PNP型三极管Q3的发射极，Q3的基极和集电极接vss，MN3和MN4形成了N型电流镜，N型电流镜和P型电流镜连接成自偏置结构。MP4和MP5构成的P型电流镜电流比是1：1，MN3和MN4构成的N型电流镜电流比是1：1。Q2的发射结面积设计为Q3发射结面积的n倍，n的取值范围为：大于1的正整数。上述技术方案中的，P型电流镜401还可以采用P型共源共栅结构电流镜或采用PNP型三极管构成的电流镜；N型电流镜402还可以采用N型共源共栅结构电流镜或采用NPN型三极管构成的电流镜。 

上述负温度系数电流产生电路301和正温度系数电流产生电路302的具体结构还可以采用利用运算放大器虚短路特性的负温度系数电流产生电路和利用运算放大器虚短路特性的正温度系数电流产生电路。 

电流求和电路303进一步包括：两个PMOS管MP3、MP6和两个NMOS管MN5、MN6。各个器件的连接关系如下：PMOS管MP3的栅极连接负温度系数电流产生电路中PMOS管MP1的栅极，MP3的源级接vdd，PMOS管MP6的栅极连接正温度系数电流产生电路中PMOS管MP4的栅极，MP6的源级接vdd，MP3和MP6的漏极相连，NMOS管MN5的漏极连接到MP3和MP6的漏极，MN5的漏极同时也和其栅极连接，MN5的源级接vss，NMOS管MN6的栅极连接MN5的栅极，MN6的源级接vss，MN6的漏极是电流求和电路的输出。正温度系数电流和负温度系数电 流通过MP3和MP6求和，MN5和MN6构成的N型电流镜的作用是将求和电流反向。 

本实施例的与温度无关的电流基准源原理如下：负温度系数电流产生电路中的P型电流镜和N型电流镜形成自偏置结构，由于两个电流镜电流比为1：1，NMOS管MN1和MN2的源级电压基本相等，则电阻R1两端的电压降为PNP型三极管Q1的发射结电压，负温度系数电流如式(1)所示： 

$I_{\mathrm{CTAT}}=\frac{V_{{\mathrm{BE}}_1}}{R_1}---\left(1\right)$

正温度系数电流产生电路中的P型电流镜和N型电流镜形成自偏置结构，由于两个电流镜电流比为1：1，NMOS管MN3和MN4的源级电压基本相等，则电阻R2两端的电压降为PNP型三极管Q3和Q2的的发射结电压差，正温度系数电流如式(2)所示： 

错误！未找到引用源。       (2) 

电流求和电路中，PMOS管MP3和MP6的宽长比之比为L：K(此处L与K的比值根据两路输入电流温度系数绝对值的比例来设定，以使总电流温度系数为0)，则求和后的电流为： 

I_TOTAL＝L·I_CTAT+K·I_PTAT     (3) 

合理选择L与K的比例，R1和R2的比例，可以将输出电流IOUT调整为零温度系数。 

最后所应说明的是，以上实施例仅用以说明本实用新型的技术方案而非限制。尽管参照实施例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，对本实用新型的技术方案进行修改或者等同替换，都不脱离本实用新型技术方案的精神和范围，其均应涵盖在本实用新型的权利要求范围当中。 

Claims (7)

1.一种与温度无关的集成电路电流基准源，其特征在于，所述集成电路电流基准源包含：第一电流产生电路(301)、第二电流产生电路(302)以及电流求和电路(303)；

所述第一电流产生电路(301)，用于产生随温度升高而降低的电流，即用于产生负温度系数电流；

所述第二电流产生电路(302)，用于产生随温度升高而升高的电流，即用于产生正温度系数电流；

所述第一电流产生电路(301)的输出端与所述电流求和电路(303)的一个输入端相连，所述第二电流产生电路(302)的输出端与所述电流求和电路(303)的另一个输入端相连，该电流求和电路(303)用于将第一电流产生电路(301)和第二电流产生电路(302)各自输出的电流按一设定比例叠加，且所述电流求和电路(303)的输出端即为与温度无关的集成电路电流基准源的输出端。

2.根据权利要求1所述的与温度无关的集成电路电流基准源，其特征在于，所述第一电流产生电路(301)包含：第一P型电流镜、第一N型电流镜、电阻R1和第一PNP型三极管；

所述第一P型电流镜与所述第一N型电流镜互为负载，从而形成自偏置结构；

所述电阻R1连接在所述第一N型电流镜的输出管的源级和负电源之间；

所述第一PNP型三极管的发射极连接在所述第一N型电流镜的输入管的源级，且该第一PNP型三极管的基极和集电极接所述负电源；

其中，所述第一PNP型三极管采用NPN型三极管或者二极管代替。

3.根据权利要求1所述的与温度无关的集成电路电流基准源，其特征在于，所述第二电流产生电路(302)包含：第二P型电流镜、第二N型电流镜、电阻R2、第二PNP型三极管和第三PNP型三极管；

所述第二P型电流镜和第二N型电流镜互为负载，从而形成自偏置结构；

所述电阻R2连接在所述第二N型电流镜的输出管的源级和第二PNP型三极管的发射极之间，第二PNP型三极管的基极和集电极接负电源；第三PNP型三极管的发射级连接在所述第二N型电流镜的输入管的源级，该第三PNP型三极管的集电极和基极连接到负电源；

其中，所述第二PNP型三极管和第三PNP型三极管全部或其中之一采用NPN型三极管或者二极管代替。

4.根据权利要求2或3所述的与温度无关的集成电路电流基准源，其特征在于，所述第一P型电流镜和第一N型电流镜采用共源共栅结构；

所述第二P型电流镜和第二N型电流镜采用共源共栅结构。

5.根据权利要求2或3所述的与温度无关的集成电路电流基准源，其特征在于，所述电流求和电路(303)包含：两个P型MOS管，所述两个P型MOS管的栅极分别与所述第一P型电流镜和第二P型电流镜相连，且所述两个P型MOS管的漏极短接形成电流求和电路的输出端。

6.根据权利要求2或3所述的与温度无关的集成电路电流基准源，其特征在于，所述第一P型电流镜和第二P型电流镜结构相同；

所述第一N型电流镜与所述第二N型电流镜结构相同。

7.根据权利要求2或3所述的与温度无关的集成电路电流基准源，其特征在于，所述第一P型电流镜包含：第一PMOS型晶体管和第二PMOS型晶体管；所述第一N型电流镜包含：第一NMOS型晶体管和第二NMOS型晶体管；

第一PMOS晶体管的源级连接正电源vdd，该第一PMOS晶体管的栅极与漏极相连于A节点；

第二PMOS晶体管的栅极与所述节点A相连，该第二PMOS晶体管的源级连接到所述正电源vdd；

第一NMOS晶体管的漏极连接所述第一PMOS晶体管的漏极，该第一NMOS晶体管的栅极连接第二NMOS晶体管的栅极，第一NMOS晶体管的源级连接所述电阻R1或所述电阻R2的一端；

第二NMOS晶体管的栅极与漏极相连于节点B，所述第二PMOS晶体管的漏极与所述节点B相连，该第二NMOS晶体管的源级连接PNP型三极管Q2的发射极，该PNP型三极管Q2的基极和集电极接负电源vss。