CN107817860A - 低压带隙基准电路及电压发生电路 - Google Patents

Abstract

本发明公开一种低压带隙基准电路，包括第一MOS管、第二MOS管、第三MOS管、运算放大器、第一双极型晶体管、第二双极型晶体管、电阻、第一电容、第二电容、切换组件和使能单元，切换组件接入两相非交叠时钟信号，在Φ1相时钟信号为高电平时，切换组件将第一电容和第二电容并联于第一节点和第二双极型晶体管的发射极之间，在Φ2相时钟信号为高电平时，切换组件将第一电容和第二电容串联于第一节点和接地点之间。本发明公开的低压带隙基准电路，不需要任何两个节点的电压精确相等，因此不需要高增益的运算放大器，能够降低电路的设计难度，并且该电路的功耗很低，适用于低电源电压的应用场合。本发明还公开一种电压发生电路。

Description

低压带隙基准电路及电压发生电路

技术领域

本发明属于集成电路技术领域，尤其涉及一种低压带隙基准电路及电压发生电路。

背景技术

对于模数转换器、运算放大器、振荡器等模拟电路或者混合信号电路来说，产生基准电压的电路是必不可少的关键模块。随着电路尺寸不断下降，电路中的电源电压也不断下降，这虽然使得电路的速度更快、功耗更低，但较低的电源电压也给电路设计带来了极大的挑战。

传统的带隙基准电路的结构如图1所示，包括：MOS管M1、M2和M3，双极型晶体管Q1、Q2和Q3，电阻R1和R2，以及运算放大器OPA。其中双极型晶体管Q1和Q3的发射极面积为A，双极型晶体管Q2的发射极面积为k*A，其中，k为大于1的正整数。

由于运算放大器OPA的作用，使得节点X和节点Y的电压相等，同时流过MOS管M1、M2和M3的电流相等，由此可以确定，V_BE1-V_BE2＝V_Tln(k)，其中，V_BE1为双极型晶体管Q1的基极和发射极之间的电压，V_BE2为双极型晶体管Q2的基极和发射极之间的电压，V_T＝kT/q。电阻R1两端的电压就是V_BE1与V_BE2的差值，即V_Tln(k)。那么，带隙基准电压vref表示为：vref＝V_BE3+V_Tln(k)R2/R1。其中，V_BE3为双极型晶体管Q3的基极和发射极之间的电压。

可以看到，传统的带隙基准电路需要保证节点X和节点Y的电压相等，才能获得带隙基准电压，因此传统的带隙基准电路需要使用高增益的运算放大器。

但是，随着CMOS(互补金属氧化物半导体)工艺尺寸按一定比例缩小，电源电压也不断降低，而MOS管受泄漏电流等物理特性限制，其阈值电压并没有按比例缩小，这导致MOS管的过驱动电压降低、本征增益降低，使得在低电源电压的情况下实现高增益的运算放大器有很大困难，从而导致传统的带隙基准电路的设计难度增大。

发明内容

有鉴于此，本发明的目的在于提供一种不需要高增益运算放大器的低压带隙基准电路，以便降低电路设计难度。本发明还提供一种电压发生电路。

为实现上述目的，本发明提供如下技术方案：

第一方面，本发明公开一种低压带隙基准电路，包括第一MOS管、第二MOS管、第三MOS管、运算放大器、第一双极型晶体管、第二双极型晶体管、电阻、第一电容、第二电容、切换组件和使能单元；

所述第一MOS管、第二MOS管和第三MOS管均为P型MOS管，所述第一双极型晶体管和第二双极型晶体管均为PNP型双极型晶体管；

所述使能单元接入使能信号，在所述使能信号为高电平时，所述使能单元控制所述低压带隙基准电路运行，在所述使能信号为低电平时，所述使能单元控制所述低压带隙基准电路停止运行；

所述第一MOS管、第二MOS管和第三MOS管的源极与电源连接，所述第一MOS管、所述第二MOS管和第三MOS管的栅极与所述运算放大器的输出端连接，所述第一MOS管的漏极连接至第一节点，所述第二MOS管的漏极连接至第二节点，所述运算放大器的负输入端连接至所述第一节点、正输入端连接至所述第二节点；

所述电阻的第一端连接至所述第二节点、第二端接地；

所述第一双极型晶体管和第二双极型晶体管的基极以及集电极接地，所述第一双极型晶体管的发射极连接至所述第一节点，所述第二双极型晶体管的发射极与所述第三MOS管的漏极连接；

所述第一电容和所述第二电容的上极板作为所述低压带隙基准电路的输出端；

所述切换组件接入两相非交叠时钟信号，所述两相非交叠时钟信号包括Φ1相时钟信号和Φ2相时钟信号，其中，当所述Φ1相时钟信号为高电平时，所述Φ2相时钟信号为低电平，当所述Φ1相时钟信号为低电平时，所述Φ2相时钟信号为高电平；

在所述Φ1相时钟信号为高电平时，所述切换组件将所述第一电容和所述第二电容并联于所述第一节点和第二双极型晶体管的发射极之间，在所述Φ2相时钟信号为高电平时，所述切换组件将所述第一电容和所述第二电容串联于所述第一节点和接地点之间。

优选的，上述低压带隙基准电路中，所述电阻为负温度系数电阻，使得流过所述第一双极型晶体管的发射极和基极之间的电流具有正温度系数。

优选的，上述低压带隙基准电路中，所述切换组件包括第一开关、第二开关、第三开关、第四开关和第五开关；

所述第一开关的第一端与所述第一电容和所述第二电容的上极板连接，所述第一开关的第二端与所述第一节点连接；

所述第二开关的第一端与所述第一电容的下极板连接，所述第二开关的第二端与所述第一节点连接；

所述第三开关的第一端与所述第一电容的下极板连接，所述第三开关的第二端与所述第二双极型晶体管的发射极连接；

所述第四开关的第一端与所述第二电容的下极板连接，所述第四开关的第二端与所述第二双极型晶体管的发射极连接；

所述第五开关的第一端与所述第二电容的下极板连接，所述第五开关的第二端接地。

优选的，上述低压带隙基准电路中，所述使能单元包括第四MOS管和第五MOS管，其中，所述第四MOS管为P型MOS管，所述第五MOS管为N型MOS管；

所述第四MOS管的源极与所述电源连接，所述第四MOS管的漏极与所述运算放大器的输出端连接，所述第四MOS管的栅极接入使能信号；

所述第五MOS管的源极接地，所述第五MOS管的漏极与所述第二双极型晶体管的发射极连接，所述第五MOS管的栅极接入反相的使能信号。

第二方面，本发明公开一种电压发生电路，包括启动电路、放大器、采样保持器、以及上述任意一种低压带隙基准电路；

所述启动电路的输出端与所述低压带隙基准电路中运算放大器的输出端连接，所述低压带隙基准电路的输出端与所述放大器的输入端连接，所述放大器的输出端与所述采样保持器的输入端连接。

由此可见，本发明的有益效果为：

本发明公开的低压带隙基准电路，通过电容采样双极型晶体管的发射极和基极之间的电压，产生低温度系数的基准电压。本发明公开的低压带隙基准电路，不需要任何两个节点的电压精确相等，因此不需要高增益的运算放大器，能够降低电路的设计难度，并且该电路的功耗很低，适用于低电源电压的应用场合。

本发明公开的电压发生电路，包括启动电路、低压带隙基准电路、放大器和采用保持器。其中，低压带隙基准电路通过电容采样双极型晶体管的发射极和基极之间的电压，产生低温度系数的基准电压，之后放大器将低压带隙基准电路产生的基准电压放大到所需的参考电压值，采样保持器采样并保持参考电压。本发明公开的电压发生电路不需要高增益的运算放大器，能够降低电路的设计难度，减小芯片面积，并且该电路的功耗很低，适用于低电源电压的应用场合。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有的带隙基准电路的电路图；

图2为本发明公开的一种低压带隙基准电路的电路图；

图3为两相非交叠时钟信号的波形图；

图4为图2所示低压带隙基准电路在第一状态下的等效电路图；

图5为图2所示低压带隙基准电路在第二状态下的等效电路图；

图6为本发明公开的一种电压发生电路的电路图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明公开一种低压带隙基准电路，该电路不需要高增益的运算放大器，能够降低电路设计难度。

参见图2，图2为本发明公开的一种低压带隙基准电路的电路图。该低压带隙基准电路包括第一MOS管MP1、第二MOS管MP2、第三MOS管MP3、运算放大器OPA1、第一双极型晶体管Q1、第二双极型晶体管Q2、电阻R、第一电容C1、第二电容C2、切换组件和使能单元。

其中：

第一MOS管MP1、第二MOS管MP2和第三MOS管MP3均为P型MOS管，第一双极型晶体管Q1和第二双极型晶体管Q2为PNP型双极型晶体管。

作为一种实施方式，第一双极型晶体管Q1的发射极的面积小于第二双极型晶体管Q2的发射极的面积，第一MOS管MP1和第二MOS管MP2的宽长比相等，并且是第三MOS管MP3的宽长比的n倍，n为正整数。

作为一种优选实施方式，第一双极型晶体管Q1和第二双极型晶体管Q2为相同尺寸的晶体管，第一MOS管MP1和第二MOS管MP2的宽长比相等，并且是第三MOS管MP3的宽长比的n倍，n为大于1的整数。

使能单元接入使能信号，在使能信号为高电平时，使能单元控制低压带隙基准电路运行，在使能信号为低电平时，使能单元控制低压带隙基准电路停止运行。

使能单元的一种结构如图2中所示，包括：第四MOS管MP4和第五MOS管MN1。其中，第四MOS管MP4为P型MOS管，第五MOS管MN1为N型MOS管。第四MOS管MP4的源极与电源连接，第四MOS管MP4的漏极与运算放大器OPA1的输出端连接，第四MOS管MP4的栅极接入使能信号EN；第五MOS管MN1的源极接地，第五MOS管MN1的漏极与第二双极型晶体管Q2的发射极连接，第五MOS管MN1的栅极接入反相的使能信号EN_N，EN信号与EN_N信号为反相信号。

第一MOS管MP1、第二MOS管MP2和第三MOS管MP3的源极与电源VDD连接，第一MOS管MP1、第二MOS管MP2和第三MOS管MP3的栅极与运算放大器OPA1的输出端连接，第一MOS管MP1的漏极连接至第一节点J1，第二MOS管MP2的漏极连接至第二节点J2。

运算放大器OPA1的负输入端连接至第一节点J1、正输入端连接至第二节点J2。

电阻R的第一端连接至第二节点J2、第二端接地。

第一双极型晶体管Q1和第二双极型晶体管Q2的基极以及集电极接地，第一双极型晶体管Q1的发射极连接至第一节点J1，第二双极型晶体管Q2的发射极与第三MOS管MP3的漏极连接。

第一电容C1和第二电容C2的上极板作为低压带隙基准电路的输出端。

切换组件接入两相非交叠时钟信号。其中，两相非交叠时钟信号包括Φ1相时钟信号和Φ2相时钟信号，当Φ1相时钟信号为高电平时，Φ2相时钟信号为低电平，当Φ1相时钟信号为低电平时，Φ2相时钟信号为高电平。图3示出了两相非交叠时钟信号的波形。

当Φ1相时钟信号为高电平时，切换组件将第一电容C1和第二电容C2并联于第一节点J1和第二双极型晶体管Q2的发射极之间，当Φ2相时钟信号为高电平时，切换组件将第一电容C1和第二电容C2串联于第一节点J1和接地点之间。

切换组件的一种结构如图2中所示，包括：第一开关S1、第二开关S2、第三开关S3、第四开关S4和第五开关S5。

其中：第一开关S1的第一端与第一电容C1和第二电容C2的上极板连接，第一开关S1的第二端与第一节点J1连接；第二开关S2的第一端与第一电容C1的下极板连接，第二开关S2的第二端与第一节点J1连接；第三开关S3的第一端与第一电容C1的下极板连接，第三开关S3的第二端与第二双极型晶体管Q2的发射极连接；第四开关S4的第一端与第二电容C2的下极板连接，第四开关S4的第二端与第二双极型晶体管Q2的发射极连接；第五开关S5的第一端与第二电容C2的下极板连接，第五开关S5的第二端接地。

下面对图2所示低压带隙基准电路的工作过程进行说明。

当使能信号EN为高电平(反相的使能信号EN_N为低电平)时，第四MOS管MP4和第五MOS管MN1均关断，低压带隙基准电路开始工作。

第一MOS管MP1、第二MOS管MP2、第三MOS管和运算放大器OPA1组成镜像电流源。

如果运算放大器OPA1为高增益的运算放大器，那么由于运算放大器OPA1的作用，能够使得第一节点J1和第二节点J2的电压相等，也就是第一MOS管MP1和第二MOS管MP2的漏极电压相等，即第一双极型晶体管Q1的基极和发射极之间的电压V_BE1与电阻R两端的电压相等。由此可知：

I1＝I2＝n*I3＝V_BE1/R (公式1)

其中，I1为流经第一MOS管MP1的电流，I2为流经第二MOS管MP2的电流，I3为流经第三MOS管MP3的电流。

但是，本发明公开的低压带隙基准电路不需要流经第一MOS管MP1的电流I1，流经第二MOS管MP2的电流I2，以及流经第三MOS管MP3的电流I3为某一精确的电流值，而只需电流I1、I2和I3为镜像电流即可。也就是说，本发明公开的低压带隙基准电路不需要使用高增益的运算放大器OPA1来保证第一节点J1和第二节点J2的电压精确相等。

假设第一节点J1和第二节点J2之间的电压差为某一电压值ΔV。那么，基于本发明公开的低压带隙基准电路的结构可知：

I1＝I2＝n*I3＝(V_BE1+ΔV)/R (公式2)

当Φ1相时钟信号为高电平时，切换组件将第一电容C1和第二电容C2并联于第一节点J1和第二双极型晶体管Q2的发射极之间，等效电路如图4所示。具体的：控制第一开关S1、第三开关S3和第四开关S4闭合，控制第二开关S2和第五开关S5断开。

在这种状态下，第一电容C1和第二电容C2的上极板电压为V_BE1，下极板电压为V_BE2(第二双极型晶体管Q2的基极和发射极之间的电压)，第一电容C1和第二电容C2的上极板存储的电荷量为：

Q1＝(C1+C2)*ΔV_BE1,2 (公式3)

其中，ΔV_BE1,2＝V_BE1-V_BE2 (公式4)

当Φ2相时钟信号为高电平时，切换组件将第一电容C1和第二电容C2串联于第一节点J1和接地点之间，等效电路如图5所示。具体的：控制第二开关S2和第五开关S5闭合，控制第一开关S1、第三开关S3和第四开关S4断开。

在这种状态下，第一电容C1和第二电容C2的上极板电压为V_O1，第一电容C1的下极板电压为V_BE1，第二电容C2的下极板电压为0。第一电容C1和第二C2的上极板存储的电荷量为：

Q2＝C1*(V_O1-V_BE1)+C2*V_O1 (公式5)

根据电荷守恒原理，可知Q1＝Q2，因此，由公式3和公式5可知：

V_O1＝V_BE1*N+ΔV_BE1,2 (公式6)

其中，

那么，通过选择第一电容C1和第二电容C2的电容值，获得合适的N值，可以获得带隙基准电压V_O1。

本发明公开的低压带隙基准电路，通过电容采样双极型晶体管的发射极和基极之间的电压，产生低温度系数的基准电压。本发明公开的低压带隙基准电路，不需要任何两个节点的电压精确相等，因此不需要高增益的运算放大器，能够降低电路的设计难度，并且该电路的功耗很低，适用于低电源电压的应用场合。

作为一种优选实施方式，电阻R采用负温度系数电阻，使得流经第一MOS管MP1的电流I1、流经第二MOS管MP2的电流I2以及流经第三MOS管MP3的电流I3具有正温度系数，那么流过第一双极型晶体管Q1的发射极和基极之间的电流具有正温度系数，这使得第一双极型晶体管Q1的发射极和基极之间的电压随温度的变化更加线性，从而使得公式6中的带隙基准电压V_O1具有更低的温度系数。

本发明还公开一种电压发生电路。参见图6，图6为本发明公开的一种电压发生电路的电路图。该电压发生电路包括启动电路100、低压带隙基准电路200、放大器300和采样保持器400。

其中，启动电路100的输出端与低压带隙基准电路200中运算放大器的输出端连接，低压带隙基准电路200的输出端与放大器300的输入端连接，放大器300的输出端与采样保持器400的输入端连接。

启动电路100用于启动低压带隙基准电路200，低压带隙基准电路200用于生成低温度系数的基准电压信号V_O1，放大器300将低压带隙基准电路200产生的基准电压信V_O1号放大到所需的参考电压V_O2，采样保持器400采样并保持所需的参考电压V_REF。

其中，放大器300也受到使能信号EN控制，当使能信号EN为高电平时，放大器工作，当使能信号EN为低电平时，放大器不工作。

实施中，启动电路100、放大器300和采样保持器400均可以采用现有的电路结构。

本发明公开的电压发生电路，包括启动电路、低压带隙基准电路、放大器和采用保持器。其中，低压带隙基准电路通过电容采样双极型晶体管的发射极和基极之间的电压，产生低温度系数的基准电压，之后放大器将低压带隙基准电路产生的基准电压放大到所需的参考电压值，采样保持器采样并保持参考电压。本发明公开的电压发生电路不需要高增益的运算放大器，能够降低电路的设计难度，减小芯片面积，并且该电路的功耗很低，适用于低电源电压的应用场合。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体与另一个实体区分开来，而不一定要求或者暗示这些实体之间存在任何实际的顺序。本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (5)

1.一种低压带隙基准电路，其特征在于，包括第一MOS管、第二MOS管、第三MOS管、运算放大器、第一双极型晶体管、第二双极型晶体管、电阻、第一电容、第二电容、切换组件和使能单元；

所述第一MOS管、第二MOS管和第三MOS管均为P型MOS管，所述第一双极型晶体管和第二双极型晶体管均为PNP型双极型晶体管；

所述使能单元接入使能信号，在所述使能信号为高电平时，所述使能单元控制所述低压带隙基准电路运行，在所述使能信号为低电平时，所述使能单元控制所述低压带隙基准电路停止运行；

所述第一MOS管、第二MOS管和第三MOS管的源极与电源连接，所述第一MOS管、所述第二MOS管和第三MOS管的栅极与所述运算放大器的输出端连接，所述第一MOS管的漏极连接至第一节点，所述第二MOS管的漏极连接至第二节点，所述运算放大器的负输入端连接至所述第一节点、正输入端连接至所述第二节点；

所述电阻的第一端连接至所述第二节点、第二端接地；

所述第一双极型晶体管和第二双极型晶体管的基极以及集电极接地，所述第一双极型晶体管的发射极连接至所述第一节点，所述第二双极型晶体管的发射极与所述第三MOS管的漏极连接；

所述第一电容和所述第二电容的上极板作为所述低压带隙基准电路的输出端；

所述切换组件接入两相非交叠时钟信号，所述两相非交叠时钟信号包括Φ1相时钟信号和Φ2相时钟信号，其中，当所述Φ1相时钟信号为高电平时，所述Φ2相时钟信号为低电平，当所述Φ1相时钟信号为低电平时，所述Φ2相时钟信号为高电平；

在所述Φ1相时钟信号为高电平时，所述切换组件将所述第一电容和所述第二电容并联于所述第一节点和第二双极型晶体管的发射极之间，在所述Φ2相时钟信号为高电平时，所述切换组件将所述第一电容和所述第二电容串联于所述第一节点和接地点之间。

2.根据权利要求1所述的低压带隙基准电路，其特征在于，所述电阻为负温度系数电阻，使得流过所述第一双极型晶体管的发射极和基极之间的电流具有正温度系数。

3.根据权利要求1或2所述的低压带隙基准电路，其特征在于，所述切换组件包括第一开关、第二开关、第三开关、第四开关和第五开关；

所述第一开关的第一端与所述第一电容和所述第二电容的上极板连接，所述第一开关的第二端与所述第一节点连接；

所述第二开关的第一端与所述第一电容的下极板连接，所述第二开关的第二端与所述第一节点连接；

所述第三开关的第一端与所述第一电容的下极板连接，所述第三开关的第二端与所述第二双极型晶体管的发射极连接；

所述第四开关的第一端与所述第二电容的下极板连接，所述第四开关的第二端与所述第二双极型晶体管的发射极连接；

所述第五开关的第一端与所述第二电容的下极板连接，所述第五开关的第二端接地。

4.根据权利要求1或2所述的低压带隙基准电路，其特征在于，所述使能单元包括第四MOS管和第五MOS管，其中，所述第四MOS管为P型MOS管，所述第五MOS管为N型MOS管；

所述第四MOS管的源极与所述电源连接，所述第四MOS管的漏极与所述运算放大器的输出端连接，所述第四MOS管的栅极接入使能信号；

所述第五MOS管的源极接地，所述第五MOS管的漏极与所述第二双极型晶体管的发射极连接，所述第五MOS管的栅极接入反相的使能信号。

5.一种电压发生电路，其特征在于，包括启动电路、放大器、采样保持器、以及如权利要求1至4中任一项所述的低压带隙基准电路；

所述启动电路的输出端与所述低压带隙基准电路中运算放大器的输出端连接，所述低压带隙基准电路的输出端与所述放大器的输入端连接，所述放大器的输出端与所述采样保持器的输入端连接。