CN106168826B - 一种应用于无线充电控制芯片的可调带隙基准电压电路 - Google Patents

一种应用于无线充电控制芯片的可调带隙基准电压电路 Download PDF

Info

Publication number
CN106168826B
CN106168826B CN201610844717.3A CN201610844717A CN106168826B CN 106168826 B CN106168826 B CN 106168826B CN 201610844717 A CN201610844717 A CN 201610844717A CN 106168826 B CN106168826 B CN 106168826B
Authority
CN
China
Prior art keywords
pmos
resistance
circuit
nmos tube
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610844717.3A
Other languages
English (en)
Other versions
CN106168826A (zh
Inventor
杨瑞聪
林桂江
陈跃鸿
廖建平
杨凤炳
吴丹
任连峰
沈滨旭
吴文政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Xinye Microelectronics Technology Co Ltd
Original Assignee
Xiamen Xinye Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Xinye Microelectronics Technology Co Ltd filed Critical Xiamen Xinye Microelectronics Technology Co Ltd
Priority to CN201610844717.3A priority Critical patent/CN106168826B/zh
Publication of CN106168826A publication Critical patent/CN106168826A/zh
Application granted granted Critical
Publication of CN106168826B publication Critical patent/CN106168826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种应用于无线充电控制芯片的可调带隙基准电压电路，通过采用带磁滞功能启动电路可以使可调带隙基准电压电路稳定启动工作，并且根据不同设计，采用不同的电阻比例可实现带隙基准电压的可调输出，进而解决了解决现有带隙基准电压电路需要输出不同基准电压而导致的芯片面积扩大、功耗增加的问题。

Description

一种应用于无线充电控制芯片的可调带隙基准电压电路
技术领域
本发明涉及电子电路技术领域，尤其涉及一种应用于无线充电控制芯片的可调带隙基准电压电路。
背景技术
现有的带隙基准电压电路，一般输出电压都是固定的，如在1.2V左右，如果要用到不同的基准电压，则需要对1.2V进行分压或者放大，这样芯片内部就要增加额外的电阻或放大器，从而导致扩大了芯片的面积，并且增加了功耗。
发明内容
本发明提供了一种应用于无线充电控制芯片的可调带隙基准电压电路，用以解决现有带隙基准电压电路需要输出不同基准电压而导致的芯片面积扩大、功耗增加的问题。
本发明的一种应用于无线充电控制芯片的可调带隙基准电压电路，包括带磁滞功能启动电路和可调带隙基准电路；
所述带磁滞功能启动电路包括PMOS管P0，PMOS管P1，PMOS管P2，NMOS管N0，NMOS管N1，NMOS管N2，PNP型晶体管Q0，电阻R0，电阻R1，电阻R2，电阻R3，电容C0，比较器；
所述可调带隙基准电路包括PMOS管P3，PMOS管P4，PMOS管P5，PMOS管P6，PMOS管P7，PMOS管P8，NMOS管N3，PNP型晶体管Q1，PNP型晶体管Q2，电阻R4，电阻R5，电阻R6，电阻R7，运算放大器；
所述带磁滞功能启动电路的连接关系如下：PMOS管P0的源极、PMOS管P1的源极与PMOS管P2的源极均连接至电源Vdd；PMOS管P0的栅极、NMOS管N0的源极、NMOS管N1的源极、PNP型晶体管Q0的集电极、电阻R3的第二端和电容C0的第二端均接地；PMOS管P0的漏极与电阻R0的第一端相连；NMOS管N0的漏极与栅极相连，并且其中一端与电阻R0的第二端相连，另一端与NMOS管N1的栅极相连；PMOS管P1的漏极与栅极相连，并且其中一端与NMOS管N1的漏极相连，另一端与PMOS管P2的栅极相连；PMOS管P2的漏极与PNP型晶体管Q0的发射极、电阻R1的第一端、NMOS管N2的漏极相连；PNP型晶体管Q0的集电极与基极相连；NMOS管N2的栅极与比较器的输出端Vout相连，NMOS管N2的源极与电阻R1的第二端、电阻R2的第一端相连；电阻R2的第二端与电阻R3的第一端、比较器的正输入端Vinp相连；比较器的负输入端Vinn与电容C0的第一端以及所述可调带隙基准电路中的电阻R7的第一端相连，比较器的输出端Vout与所述可调带隙基准电路中的NMOS管N3的栅极相连；
所述可调带隙基准电路的连接关系如下：PMOS管P3的源极、PMOS管P4的源极、PMOS管P5的源极、PMOS管P7的源极与PMOS管P8的源极均连接至电源Vdd；NMOS管N3的源极、电阻R4的第二端、PNP型晶体管Q1的集电极、PNP型晶体管Q2的集电极、电阻R6的第二端与电阻R7的第二端均接地；PMOS管P3的栅极与漏极相连，并且其中一端与NMOS管N3的漏极相连，另一端与PMOS管P4的栅极、PMOS管P5的栅极相连；NMOS管N3的栅极与所述带磁滞功能启动电路中的比较器的输出端Vout相连；PMOS管P6的漏极与电阻R4的第一端、PNP型晶体管Q1的发射极、PMOS管P4的漏极、运算放大器的正输入端V+相连，PMOS管P6的栅极与运算放大器的输出端VO、PMOS管P7的栅极、PMOS管P8的栅极相连；PNP型晶体管Q1的基极与集电极相连；运算放大器的负输入端V-与PMOS管P5的漏极、电阻R5的第一端、PMOS管P7的漏极、电阻R6的第一端相连；电阻R5的第二端与PNP型晶体管Q2的发射极相连；PNP型晶体管Q2的基极与集电极相连；PMOS管P8的漏极与电阻R7的第一端相连，且从该连接点引出输出电压Vref。
所述带磁滞功能启动电路，用于当比较器的输出端的电压Vout＝H时，所述可调带隙基准电路工作，输出电压Vref；当比较器的输出端的电压Vout＝L，所述带磁滞功能启动电路脱离；
所述可调带隙基准电路，用于通过调节电阻R7的阻值，改变输出电压Vref的数值。
其中，优选的，R4＝R6。
进一步地，所述带磁滞功能启动电路，具体用于当比较器的输出端的电压Vout＝H时，所述可调带隙基准电路工作，输出电压Vref；当所述可调带隙基准电路的输出电压Vref>比较器的正输入端电压Vinp时，比较器的输出端的电压Vout＝L，磁滞功能使比较器的输出端的电压Vout锁定在L状态，所述带磁滞功能启动电路脱离。
进一步地，记(W/L)N(n-1)为第n个NMOS的宽长比，n＝1,2,3…；记(W/L)P(n-1)为第n个PMOS的宽长比，n＝1,2,3…，则其宽长比如下：(W/L)P6＝(W/L)P7＝(W/L)P8。
本发明有益效果如下：
本发明提供了一种应用于无线充电控制芯片的可调带隙基准电压电路，通过采用带磁滞功能启动电路可以使可调带隙基准电压电路稳定启动工作，并且根据不同设计，采用不同的电阻比例可实现带隙基准电压的可调输出，进而解决了解决现有带隙基准电压电路需要输出不同基准电压而导致的芯片面积扩大、功耗增加的问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1所示为本发明实施例中一种应用于无线充电控制芯片的可调带隙基准电压电路的电路原理图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明实施例提供了一种应用于无线充电控制芯片的可调带隙基准电压电路，如图1所示，包括带磁滞功能启动电路1000和可调带隙基准电路2000。
其中，带磁滞功能启动电路1000包括PMOS管P0，PMOS管P1，PMOS管P2，NMOS管N0，NMOS管N1，NMOS管N2，PNP型晶体管Q0，电阻R0，电阻R1，电阻R2，电阻R3，电容C0，比较器100。
可调带隙基准电路2000包括PMOS管P3，PMOS管P4，PMOS管P5，PMOS管P6，PMOS管P7，PMOS管P8，NMOS管N3，PNP型晶体管Q1，PNP型晶体管Q2，电阻R4，电阻R5，电阻R6，电阻R7，运算放大器200。
具体地，带磁滞功能启动电路1000的连接关系如下：PMOS管P0的源极、PMOS管P1的源极与PMOS管P2的源极均连接至电源Vdd；PMOS管P0的栅极、NMOS管N0的源极、NMOS管N1的源极、PNP型晶体管Q0的集电极、电阻R3的第二端和电容C0的第二端均接地；PMOS管P0的漏极与电阻R0的第一端相连；NMOS管N0的漏极与栅极相连，并且其中一端与电阻R0的第二端相连，另一端与NMOS管N1的栅极相连；PMOS管P1的漏极与栅极相连，并且其中一端与NMOS管N1的漏极相连，另一端与PMOS管P2的栅极相连；PMOS管P2的漏极与PNP型晶体管Q0的发射极、电阻R1的第一端、NMOS管N2的漏极相连；PNP型晶体管Q0的集电极与基极相连；NMOS管N2的栅极与比较器100的输出端Vout相连，NMOS管N2的源极与电阻R1的第二端、电阻R2的第一端相连；电阻R2的第二端与电阻R3的第一端、比较器100的正输入端Vinp相连；比较器100的负输入端Vinn与电容C0的第一端以及可调带隙基准电路2000中的电阻R7的第一端相连，比较器100的输出端Vout与可调带隙基准电路2000中的NMOS管N3的栅极相连。
可调带隙基准电路2000的连接关系如下：PMOS管P3的源极、PMOS管P4的源极、PMOS管P5的源极、PMOS管P7的源极与PMOS管P8的源极均连接至电源Vdd；NMOS管N3的源极、电阻R4的第二端、PNP型晶体管Q1的集电极、PNP型晶体管Q2的集电极、电阻R6的第二端与电阻R7的第二端均接地；PMOS管P3的栅极与漏极相连，并且其中一端与NMOS管N3的漏极相连，另一端与PMOS管P4的栅极、PMOS管P5的栅极相连；NMOS管N3的栅极与带磁滞功能启动电路1000中的比较器100的输出端Vout相连；PMOS管P6的漏极与电阻R4的第一端、PNP型晶体管Q1的发射极、PMOS管P4的漏极、运算放大器200的正输入端V+相连，PMOS管P6的栅极与运算放大器200的输出端VO、PMOS管P7的栅极、PMOS管P8的栅极相连；PNP型晶体管Q1的基极与集电极相连；运算放大器200的负输入端V-与PMOS管P5的漏极、电阻R5的第一端、PMOS管P7的漏极、电阻R6的第一端相连；电阻R5的第二端与PNP型晶体管Q2的发射极相连；PNP型晶体管Q2的基极与集电极相连；PMOS管P8的漏极与电阻R7的第一端相连，且从该连接点引出输出电压Vref。
需要说明的是，带磁滞功能启动电路1000，可用于当比较器100的输出端的电压Vout＝H时，可调带隙基准电路2000工作，输出电压Vref；当比较器100的输出端的电压Vout＝L，带磁滞功能启动电路1000脱离；可调带隙基准电路2000，可用于通过调节电阻R7的阻值，改变输出电压Vref的数值。
进一步地，分别对带磁滞功能启动电路1000和可调带隙基准电路2000的工作原理进行说明。
在具体说明之前，将所需参数罗列在前以便后续工作原理的理解，其中，所需各参数如下：
(W/L)N(n-1)为第n个NMOS管的宽长比，n＝1,2,3…；
(W/L)P(n-1)为第n个PMOS管的宽长比，n＝1,2,3…；
IDS.N(n-1)为流过第n个NMOS管的源漏极电流，其中，n＝1,2,3…；
IDS.P(n-1)为流过第n个PMOS管的源漏极电流，其中，n＝1,2,3…。
1、带磁滞功能启动电路1000的工作原理：
系统电路上电后，PMOS管P0导通，电阻R0、NMOS管N0支路导通，PMOS管P1、NMOS管N1支路导通，PMOS管P2、PNP型晶体管Q0支路导通，此时，比较器100的正输入端其中，VBE.Q0为PNP型晶体管Q0的基极与发射极之间的电压，在系统上电初始状态，由于电容C0作用，电容C0两端电压瞬间不会突变，因此，比较器100的负输入端Vinn≈0。
对于比较器100：
当比较器100的输出电压Vout＝H，NMOS管N2导通，此时
当比较器100的输出电压Vout＝H，N3导通，PMOS管P3、NMOS管N3支路导通，PMOS管P4、PNP型晶体管Q1、电阻R4支路导通，PMOS管P5、电阻R5、PNP型晶体管Q2、电阻R6支路导通，运算放大器200工作，输出端电压Vo为PMOS管P6、PMOS管P7、PMOS管P8提供偏置电压，P6、PNP型晶体管Q1、电阻R4支路导通，PMOS管P7、电阻R5、PNP型晶体管Q2、电阻R6支路导通，PMOS管P8、电阻R7支路导通，可调带隙基准电路工作，输出Vref；
当可调带隙基准电路2000的输出电压Vref>比较器100的正输入端电压Vinp时，比较器100的输出电压Vout＝L，N2关闭，磁滞功能使Vout锁定在L状态；
当比较器100的输出电压Vout＝L，NMOS管N3关闭，PMOS管P3、PMOS管P4、PMOS管P5关闭，带隙基准电路的辅助启动电路(即带磁滞功能启动电路1000)脱离。
2、可调带隙基准电路的工作原理：
以一晶体管为例,VBE＝VT*ln(IC/IS)，其中，IC集电极电流，IS为饱和电流，VT为热电压。
VT＝kT/q，其中k为波耳兹曼常数，T为热力学温度，即绝对温度(300K)，q为电子电荷。
VT为正温度系数，即随绝对温度增大而增大。
VBE为负温度系数，即随绝对温度增大而减小。
假设两个PNP型晶体管Q1、Q2，IS1＝IS2＝IS，基极和集电极分别短接，集电极电流分别为IC1＝n*I和IC2＝I，其中n是PNP型晶体管Q2和PNP型晶体管Q1的发射极面积比，忽略基极电流，那么△VBE＝VBE1-VBE2＝VT*ln(IC1/IS1)-VT*ln(IC2/IS2)＝VT*ln(nI/IS)-VT*ln(I/IS)＝VT*ln(n)，则△VBE与VT同样表现为正温度系数。
当运算放大器200工作后，根据理想运放输入两端虚断的特点，V+＝V_，即V+＝|VBE.Q1|＝VR4＝VR6＝|VBE.Q2|+VR5＝V_，
△VBE＝|VBE1|-|VBE2|＝VT*ln(n)，其中，n为PNP型晶体管Q2与PNP型晶体管Q1的发射极面积比。
取R4＝R6,
IDS.P7＝IR5+IR6＝△VBE/R5+V_/R6＝△VBE/R5+|VBE1|/R4＝[VT*ln(n)/R5]+|VBE1|/R4,(VR4＝|VBE.Q1|＝VR6＝△VBE/R5+|VBE.Q2|)；
取(W/L)P6＝(W/L)P7＝(W/L)P8，
Vref＝IDS.P8*R7＝IDS.P7*R7＝[VT*ln(n)/R5+|VBE1|/R4]*R7，
调节电阻R5、电阻R4，可实现正负温度系数相互抵消，调节R7，可得到不同的输出电压Vref，即可实现带隙基准电压的可调输出。
本发明实施例提供了一种应用于无线充电控制芯片的可调带隙基准电压电路，通过采用带磁滞功能启动电路可以使可调带隙基准电压电路稳定启动工作，并且根据不同设计，采用不同的电阻比例可实现带隙基准电压的可调输出，进而解决了解决现有带隙基准电压电路需要输出不同基准电压而导致的芯片面积扩大、功耗增加的问题。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

Claims (4)

1.一种应用于无线充电控制芯片的可调带隙基准电压电路，其特征在于，包括带磁滞功能启动电路和可调带隙基准电路；
所述带磁滞功能启动电路包括PMOS管P0，PMOS管P1，PMOS管P2，NMOS管N0，NMOS管N1，NMOS管N2，PNP型晶体管Q0，电阻R0，电阻R1，电阻R2，电阻R3，电容C0，比较器；
所述可调带隙基准电路包括PMOS管P3，PMOS管P4，PMOS管P5，PMOS管P6，PMOS管P7，PMOS管P8，NMOS管N3，PNP型晶体管Q1，PNP型晶体管Q2，电阻R4，电阻R5，电阻R6，电阻R7，运算放大器；
所述带磁滞功能启动电路的连接关系如下：PMOS管P0的源极、PMOS管P1的源极与PMOS管P2的源极均连接至电源Vdd；PMOS管P0的栅极、NMOS管N0的源极、NMOS管N1的源极、PNP型晶体管Q0的集电极、电阻R3的第二端和电容C0的第二端均接地；PMOS管P0的漏极与电阻R0的第一端相连；NMOS管N0的漏极与栅极相连，并且其中一端与电阻R0的第二端相连，另一端与NMOS管N1的栅极相连；PMOS管P1的漏极与栅极相连，并且其中一端与NMOS管N1的漏极相连，另一端与PMOS管P2的栅极相连；PMOS管P2的漏极与PNP型晶体管Q0的发射极、电阻R1的第一端、NMOS管N2的漏极相连；PNP型晶体管Q0的集电极与基极相连；NMOS管N2的栅极与比较器的输出端Vout相连，NMOS管N2的源极与电阻R1的第二端、电阻R2的第一端相连；电阻R2的第二端与电阻R3的第一端、比较器的正输入端Vinp相连；比较器的负输入端Vinn与电容C0的第一端以及所述可调带隙基准电路中的电阻R7的第一端相连，比较器的输出端Vout与所述可调带隙基准电路中的NMOS管N3的栅极相连；
所述可调带隙基准电路的连接关系如下：PMOS管P3的源极、PMOS管P4的源极、PMOS管P5的源极、PMOS管P6的源极、PMOS管P7的源极与PMOS管P8的源极均连接至电源Vdd；NMOS管N3的源极、电阻R4的第二端、PNP型晶体管Q1的集电极、PNP型晶体管Q2的集电极、电阻R6的第二端与电阻R7的第二端均接地；PMOS管P3的栅极与漏极相连，并且其中一端与NMOS管N3的漏极相连，另一端与PMOS管P4的栅极、PMOS管P5的栅极相连；NMOS管N3的栅极与所述带磁滞功能启动电路中的比较器的输出端Vout相连；PMOS管P6的漏极与电阻R4的第一端、PNP型晶体管Q1的发射极、PMOS管P4的漏极、运算放大器的正输入端V+相连，PMOS管P6的栅极与运算放大器的输出端VO、PMOS管P7的栅极、PMOS管P8的栅极相连；PNP型晶体管Q1的基极与集电极相连；运算放大器的负输入端V-与PMOS管P5的漏极、电阻R5的第一端、PMOS管P7的漏极、电阻R6的第一端相连；电阻R5的第二端与PNP型晶体管Q2的发射极相连；PNP型晶体管Q2的基极与集电极相连；PMOS管P8的漏极与电阻R7的第一端相连，且从电阻R7的第一端引出输出电压Vref；
所述带磁滞功能启动电路，用于当比较器的输出端的电压Vout＝H时，所述可调带隙基准电路工作，输出电压Vref；当比较器的输出端的电压Vout＝L，所述带磁滞功能启动电路脱离；
所述可调带隙基准电路，用于通过调节电阻R7的阻值，改变输出电压Vref的数值。
2.如权利要求1所述的可调带隙基准电压电路，其特征在于，
所述带磁滞功能启动电路，具体用于：当比较器的输出端的电压Vout＝H时，所述可调带隙基准电路工作，输出电压Vref；当所述可调带隙基准电路的输出电压Vref>比较器的正输入端电压Vinp时，比较器的输出端的电压Vout＝L，磁滞功能使比较器的输出端的电压Vout锁定在L状态，所述带磁滞功能启动电路脱离。
3.如权利要求1所述的可调带隙基准电压电路，其特征在于：R4＝R6。
4.如权利要求1-3任一所述的可调带隙基准电压电路，其特征在于：记(W/L)P(n-1)为第n个PMOS的宽长比，n＝1,2,3…，则其宽长比如下：(W/L)P6＝(W/L)P7＝(W/L)P8。
CN201610844717.3A 2016-09-23 2016-09-23 一种应用于无线充电控制芯片的可调带隙基准电压电路 Active CN106168826B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610844717.3A CN106168826B (zh) 2016-09-23 2016-09-23 一种应用于无线充电控制芯片的可调带隙基准电压电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610844717.3A CN106168826B (zh) 2016-09-23 2016-09-23 一种应用于无线充电控制芯片的可调带隙基准电压电路

Publications (2)

Publication Number Publication Date
CN106168826A CN106168826A (zh) 2016-11-30
CN106168826B true CN106168826B (zh) 2017-06-06

Family

ID=57377069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610844717.3A Active CN106168826B (zh) 2016-09-23 2016-09-23 一种应用于无线充电控制芯片的可调带隙基准电压电路

Country Status (1)

Country Link
CN (1) CN106168826B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114415776B (zh) * 2020-10-28 2024-03-26 兆易创新科技集团股份有限公司 带隙基准电压源电路及电子装置
CN116501121B (zh) * 2023-04-28 2024-02-13 北京思凌科半导体技术有限公司 带隙基准电路及芯片
CN118174701A (zh) * 2024-05-15 2024-06-11 厦门元顺微电子技术有限公司 一种宽输入电压范围的磁滞比较器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2442493A (en) * 2006-10-04 2008-04-09 Iti Scotland Ltd Start-up circuit for bandgap circuit
CN102103388A (zh) * 2009-12-22 2011-06-22 三星半导体(中国)研究开发有限公司 具有启动电路的带隙电压基准电路
TW201237591A (en) * 2011-03-07 2012-09-16 Realtek Semiconductor Corp Signal generating apparatus for generating power-on-reset signal
CN103135655A (zh) * 2011-11-30 2013-06-05 上海华虹Nec电子有限公司 带隙基准源的启动电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2442494A (en) * 2006-10-06 2008-04-09 Wolfson Microelectronics Plc Voltage reference start-up circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2442493A (en) * 2006-10-04 2008-04-09 Iti Scotland Ltd Start-up circuit for bandgap circuit
CN102103388A (zh) * 2009-12-22 2011-06-22 三星半导体(中国)研究开发有限公司 具有启动电路的带隙电压基准电路
TW201237591A (en) * 2011-03-07 2012-09-16 Realtek Semiconductor Corp Signal generating apparatus for generating power-on-reset signal
CN103135655A (zh) * 2011-11-30 2013-06-05 上海华虹Nec电子有限公司 带隙基准源的启动电路

Also Published As

Publication number Publication date
CN106168826A (zh) 2016-11-30

Similar Documents

Publication Publication Date Title
CN108037791B (zh) 一种无运放的带隙基准电路
CN106406412B (zh) 一种高阶温度补偿的带隙基准电路
CN104571242B (zh) 电压调节器
CN108693913A (zh) 温度系数可调节的电流产生电路
CN106168826B (zh) 一种应用于无线充电控制芯片的可调带隙基准电压电路
CN103941792B (zh) 带隙电压基准电路
CN107209528B (zh) 带隙电压产生
CN106055002A (zh) 低压输出的带隙基准电路
CN103197716A (zh) 一种降低失调电压影响的带隙基准电压电路
CN107315439A (zh) 高精度压控电流源电路
CN103901937B (zh) 带隙基准电压源
CN107402594A (zh) 实现高电源电压转变的低功耗低压差线性稳压器
CN108646844A (zh) 一种温度补偿电路、温度补偿方法
CN104977963A (zh) 一种无运放低功耗高电源抑制比的带隙基准电路
CN205540381U (zh) 一种电流反馈式精确过温保护电路
CN104977971A (zh) 一种无运放低压低功耗的带隙基准电路
CN107817860A (zh) 低压带隙基准电路及电压发生电路
CN109634337B (zh) 一种幅度可调的低温度系数升压电路
CN204808098U (zh) 一种低压低功耗的带隙基准电路
CN107300943A (zh) 一种偏置电流产生电路
CN107066006A (zh) 一种新型带隙基准电路结构
CN204667243U (zh) 一种电压调整电路
CN106843350A (zh) 带隙基准电路
CN105468077B (zh) 一种低功耗带隙基准源
CN206058020U (zh) 一种应用于无线充电控制芯片的可调带隙基准电压电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant