CN102103388A - 具有启动电路的带隙电压基准电路 - Google Patents

Abstract

一种具有启动电路的带隙电压基准电路，所述启动电路通过使用比较器器对并联到带隙电压基准电路中具有正负温度系数的器件的第一电阻器和启动电路中的电阻值与第一电阻器相同的第二电阻器上的电压降进行比较，从而当确定电压降相同时，使通过作为所述器件的电流源的第一PMOS管的电流增大，以解除该器件不能开启的问题，此外，该启动电路还能够解除带隙基准电压电路的零状态，并且在带隙基准电压电路正常工作时自动关闭，从而不影响带隙基准电压电路的正常工作。

Description

具有启动电路的带隙电压基准电路

技术领域

本发明涉及一种带隙电压基准电路。更具体地讲，涉及一种具有启动电路的带隙电压基准电路。

背景技术

带隙电压基准电路广泛应用在存储电路、模数转换电路和电源管理电路中，其作用是用来产生一个不随温度、工艺和电压变化的恒定电压值。带隙电压基准电路通常利用具有正温度系数和负温度系数特性的器件，调整器件的参数，使得整个带隙电压基准电路的正温度系数和负温度系数的绝对值相同，从而使整个带隙电压基准电路的温度系数为零。

在带隙电压基准电路中，通常利用共栅的两个PMOS管作为两个具有正负温度系数特性的器件(例如，二极管、晶体管等)构成的两个支路的电流源，通过使用运算放大器对两个支路的电压进行负反馈。具体地说，将运算放大器的两个输入端分别连接到两个支路，通过运算放大器的输出控制两个PMOS管的栅极电压，从而对两个支路进行负反馈，以使得整个带隙电压基准电路的输出电压的温度系数为零。

图1示出一种现有技术的带隙电压基准电路的电路图10。图1所示的带隙电压基准电路10包括：包括具有正温度系数和负温度系数的二极管D1和D2的两条支路、运算放大器OPAMP以及两个PMOS管M1和M2构成的负反馈电路。具有二极管D1的支路包括与二极管D1串联的电阻器R1和R2。具有二极管D2的支路包括与二极管D2串联的电阻器R3。二极管D1的输入端连接到运算放大器OPAMP的输入端A，二极管D2的输入端经电阻器R3连接到运算放大器OPAMP的输入端B，运算放大器OPAMP的输出端C接到PMOS管M1和M2的栅极从而通过运算放大器OPAMP的输出电压Vc来控制两条支路的电流I₁和I₂，以对所述两条支路的电压进行负反馈。

在图1所示的带隙电压基准电路10中，两条支路流过的电流I₁/I₂＝N。二极管D2的面积是二极管D1的M倍，或者说D2相当于M个二极管D1并联。根据流过二极管的电流公式：

$V_{\mathrm{BE}}=V_T\mathrm{In}\frac{I_D}{I_S}---\left(1\right)$

其中V_BE是二极管两端的电压，V_T是热电压，Is是二极管的饱和电流。根据图1可以得出：

V_out＝V_EB2+I₁(R₁+R₃)                 (2)

由于D2的面积是D1的M倍，得到

$I_{S1}=\frac{I_{S2}}{M}---\left(3\right)$

由于运算放大器OPAMP会强制使得A和B点电压Va和Vb相等，由此可以得到：

$I_1=\frac{V_{\mathrm{BE}2}-V_{\mathrm{BE}1}}{R_1}=\frac{V_T\mathrm{In}\frac{I_2}{I_{S2}}-V_T\mathrm{In}\frac{I_1}{I_{S1}}}{R_1}=\frac{V_T}{R_1}\mathrm{In}\left(\mathrm{MN}\right)---\left(4\right)$

将公式(4)代入公式(2)得到

$V_{\mathrm{OUT}}=V_{\mathrm{BEI}}+V_T\mathrm{In}\left(\mathrm{MN}\right)(1+\frac{R_2}{R_1})---\left(5\right)$

等式(6)和(7)示出一种二极管和V_T的温度系数。

在二极管和V_T的温度系数为等式(6)和(7)所示的情况下，根据式(5)-(7)，要得到一个零温度系数的基准电压V_OUT，必须使得

$(1+\frac{R_2}{R_1})\mathrm{In}\left(\mathrm{MN}\right)\≈17.2---\left(8\right)$

此时得到

V_OUT≈V_BE1+17.2V_T≈1.25V            (9)

该电压V_OUT就成为带隙电压基准。

图2示出另一种现有技术的能够产生低于1V电压的带隙电压基准电路20的电路图。带隙电压基准电路20包括：两个双极晶体管Q21和Q22(Q22的发射结面积大于Q21的发射结面积)；四个电阻器R21、R22、R23和R24；三个PMOS晶体管M21、M22和M23以及运算放大器OP21。

两个双极晶体管Q21和Q22的基极和集电极接地。双极晶体管Q21的发射极连接到节点A，双极晶体管Q22的发射极通过电阻器R21连接到节点B。运算放大器OP21的两个输入端分别连接到节点A和节点B。运算放大器OP21的输出端连接到PMOS晶体管M21、M22和M23的栅极。PMOS晶体管M21、M22和M23的源极连接到电压源VDD，PMOS管M21的漏极连接到节点A，PMOS管M22的漏极连接到节点B，PMOS管M23的漏极通过作为输出电阻器的电阻器R22接地。电阻器R23和R24具有相同的电阻值。

带隙基准电压电路20与图1所示的带隙基准电压电路10的基本原理是相同。都通过利用运算放大器进行负反馈的形式对包括两个具有正温度系数和负温度系数特性的器件(图2中使用了双极晶体管Q21和Q22)构成的两个支路的电压进行负反馈，使得节点A和B处的电压相同。类似于图1所示的带隙基准电压电路10中对双极晶体管Q21和Q22的尺寸以及电阻器R21、R23的电阻值进行设置，使得流过节点B的电流I₂₁的大小与温度无关。

在带隙基准电压电路20中，由于电阻器R23和R24具有相同的电阻值，因此流过电阻器R23和R24的电流相同。流经PMOS管M22的源极-漏极的电流I₂₁为流经电阻器R21的电流I₂₂和R23的电流I₂₃之和。由于PMOS管M23的作用，从而流经电阻器R22的电流为电流I₂₁的镜像电流。电阻器R22两端的电压Vout作为带隙基准电压电路200的输出电压。这样，带隙基准电压电路200的输出电压Vout通过下面的公式得到：

$V_{\mathrm{out}}=R_{22}{I}_{21}=R_{22}(I_{22}+I_{23})=R_{22}(\frac{V_{\mathrm{EB}1}}{R_{24}}+\frac{V_{\mathrm{BE}1}-V_{\mathrm{EB}2}}{R_{21}})=\frac{R_{22}}{R_{24}}[V_{\mathrm{EB}1}+\frac{R_{24}}{R_{21}}(V_{\mathrm{EB}1}-V_{\mathrm{EB}2})]---\left(10\right)$

其中，V_EB1为晶体管Q21的基极-发射极电压，V_EB2为晶体管Q22的基极-发射极电压。

通常，在上述对双极晶体管Q21和Q22的尺寸以及电阻器R21、R23的电阻值进行设置后， $[V_{\mathrm{EB}1}+\frac{R_{24}}{R_{21}}(V_{\mathrm{EB}1}-V_{\mathrm{EB}2})]=1.27V.$ 根据等式(10)，通过电阻器R22和R24的电阻值的比值进行调整，可以得到低于1V的带隙基准电压。

在带隙电压基准电路中，由于在电源上电的过程中，存在一种零状态，即运算放大器的两个输入端A和B的电压为0，此时运算放大器不工作，运算放大器的输出端的电压随电源的电压的升高而上升，用于负反馈的两个PMOS管处于关闭状态。此时，运算放大器的输出端的电压不能反映其输入端的电压，导致负反馈控制产生错误，从而带隙电压基准电路的电路不能正常工作，其输出端的输出电压为0。

为了解决该问题，通常利用一个启动电路控制用于负反馈的PMOS管的栅极的电压来解除这种状态，而且这个启动电路在运算放大器能够正常工作后能够自动关闭，从而切断对所述PMOS管的栅极的控制。

然而，在图2的带隙基准电压电路20中，由于双极晶体管Q21、Q22所在的支路并联有电阻器，因此还可能存在这样一种状态，即当作为电流源的PMOS晶体管M21和M22开始提供电流和运算放大器OP2能够工作时，节点A、B处的电压并不能使双极晶体管Q21、Q22开启。由于具有Q21、Q22的支路上并联有电阻器R23和R24，这样电流将全部流过电阻R23、R24，而如果此时启动电路已经关闭，则整个带隙基准电压电路20将维持这个状态，从而带隙电压基准电路20无法正常工作。因此，在带隙电压基准电路中的具有正负温度系数的器件所在的支路并联有电阻器时，需要一种电路结构来解决该器件无法启动的问题。

发明内容

本发明的目的在于提供一种带隙电压基准电路，从而当在带隙电压基准电路中的具有正负温度系数的器件所在的支路并联有电阻器时，能够在对带隙电压基准电路上电时使该器件正常启动。

本发明的一方面提供一种具有启动电路的带隙电压基准电路，所述带隙电压基准电路包括：分别包括具有正负温度系数的器件的第一支路和第二支路、作为第一支路和第二支路的电流源的第一PMOS管(M31)和第二PMOS管(M32)以及通过控制共栅的第一PMOS管(M31)和第二PMOS管(M32)的栅极电压对第一支路和第二支路的电压进行负反馈的运算放大器(OP31)，第一支路与第一电阻器(R34)并联，第二支路与第二电阻器(R33)并联，第一电阻器(R34)和第二电阻器(R33)具有相同的电阻值，其特征在于所述启动电路包括：比较器(COMP31)、第一NMOS管(N32)、第二NMOS管(N31)、第三PMOS管(M35)、第四PMOS管(M34)和第三电阻器(R35)，其中，第三PMOS管(M35)和第四PMOS管(M34)的栅极和第一NMOMS管(N32)的漏极连接到第一PMOS管(M31)和第二PMOS管(M32)的栅极，第一PMOS管(M31)、第二PMOS管(M32)、第三PMOS管(M35)和第四PMOS管(M34)的源极连接到电压源，第三PMOS管(M35)的漏极通过第三电阻器(R35)接地，第四PMOS管(M34)的漏极连接到其栅极以及第一NMOS管(N32)的漏极，第一NMOMS管(N32)的栅极连接到运算放大器(OP31)的输出端和第二NMOS管(N31)的源极，第一NMOS管(N32)的源极接地，第二NMOS管(N31)的漏极连接到电压源，第二NMOS管(N31)的栅极连接到比较器(COMP31)的输出端，比较器(COMP31)的两个输入端分别连接到第一电阻器(R34)和第三电阻器(R35)的高电势端，以对第一电阻器(R34)和第三电阻器(R35)上的电压降进行比较，其中，当确定电压降相同时，比较器(COMP31)输出高电平；当确定电压降不同时，比较器(COMP31)输出低电平，其中，第一电阻器(R34)和第三电阻器(R35)具有相同的电阻值，其中，运算放大器(OP31)的输出端连接到第一PMOS管(M31)的栅极或连接到第一NMOS管(N32)的栅极，以进行负反馈。

第一电阻器(R34)和第二电阻器(R33)可具有相同的电阻值。

所述带隙电压基准电路还可包括：与第一电阻器(R34)串联并与第一支路并联的第四电阻器(R34’)，与第二电阻器(R33)串联并与第二支路并联的第五电阻器(R33’)，串联在第三PMOS管(M35)的漏极和第三电阻器(R35)之间的第六电阻器(R35’)，其中，第四电阻器(R34’)、第五电阻器(R33’)和第六电阻器(R35’)具有相同的电阻值，比较器(COMP31)的两个输入端中的第一输入端连接在第一电阻器(R34)与第四电阻器(R34’)之间，比较器(COMP31)的两个输入端中的第二输入端连接在第三电阻器(R35)与第六电阻器(R35’)之间。

所述带隙电压基准电路还可包括第五PMOS管(M33)，第五PMOS管(M33)的栅极连接到第一PMOS管(M31)的栅极，第五PMOS管(M33)的源极连接到电压源，第五PMOS管(M33)的漏极通过作为输出电阻的第七电阻器(R32)接地。

所述具有正温度系数和负温度系数特性的器件可为二极管或双极晶体管。

所述第一支路可包括第一双极晶体管(Q31)，所述第二支路可包括第二双极晶体管(Q32)和第七电阻器(R31)，其中，第一双极晶体管(Q31)的发射极连接到第一PMOS管(M31)的漏极，第一双极晶体管(Q31)的基极和集电极接地，第二双极晶体管(Q32)的发射极通过第七电阻器(R31)连接到第二PMOS管(M32)的漏极，第二双极晶体管(Q32)的基极和集电极接地。

在运算放大器(OP31)的输出端通过连接到第一NMOS管(N32)的栅极进行负反馈的情况下，所述启动电路还可包括与第一PMOS管(M31)共栅的第四PMOS管(M34)，其中，第四PMOS管(M34)的漏极连接到其栅极，源极连接到电压源。

本发明的另一方面提供一种具有启动电路的带隙电压基准电路，所述带隙电压基准电路包括：分别包括具有正负温度系数的器件的第一支路和第二支路、作为第一支路和第二支路的电流源的第一PMOS管(M31)和第二PMOS管(M32)以及通过控制共栅的第一PMOS管(M31)和第二PMOS管(M32)的栅极电压对第一支路和第二支路的电压进行负反馈的运算放大器(OP31)，第一支路与第一电阻器(R34)并联，第二支路与第二电阻器(R33)并联，其特征在于所述启动电路包括：比较器(COMP31)、第一NMOS管(N32)、第三PMOS管(M35)、和第三电阻器(R35)，其中，第三PMOS管(M35)的栅极和第一NMOMS管(N32)的漏极连接到第一PMOS管(M31)和第二PMOS管(M32)的栅极，第一PMOS管(M31)、第二PMOS管(M32)、第三PMOS管(M35)的源极连接到电压源，第三PMOS管(M35)的漏极通过第三电阻器(R35)接地，第一NMOMS管(N32)的栅极连接到比较器(COMP31)的输出端，第一NMOS管(N32)的源极接地，比较器(COMP31)的两个输入端分别连接到第一电阻器(R34)和第三电阻器(R35)的高电势端，以对第一电阻器(R34)和第三电阻器(R35)上的电压降进行比较，其中，当确定电压降相同时，比较器(COMP31)输出高电平；当确定电压降不同时，比较器(COMP31)输出低电平，运算放大器(OP31)的输出端连接到第一PMOS管(M31)的栅极。

本发明的另一方面提供一种具有启动电路的带隙电压基准电路，该带隙电压基准电路包括与具有正负温度系数的器件的第一支路并联的第一电阻器，所述启动电路包括比较器器和与第一支路并联的第二支路，第二支路包括电阻值与第一电阻器相同的第二电阻器，并且第二支路的电流源是第一支路的电流源的镜像电流源，该比较器对第一电阻器和第二电阻器上的电压降进行比较，从而当确定电压降相同时，控制流过第一支路的电流源的电流增大，以解除该器件不能开启的问题。

根据本发明的具有启动电路的带隙电压基准电路以及启动电路，除了在对带隙电压基准电路上电时，可以使整个电路脱离零状态，并且同时解决了由于晶体管等具有正负温度系数的器件并联有电阻器而不能正常开启的问题。并且在使带隙电压基准电路进入正常工作状态后，启动电路可以关闭，不会影响带隙电压基准电路的正常工作。

附图说明

通过下面结合附图进行的详细描述，本发明的上述和其它目的、特点和优点将会变得更加清楚，其中：

图1示出一种现有技术的带隙电压基准电路；

图2示出另一种现有技术的带隙电压基准电路；

图3示出根据本发明的实施例的带隙电压基准电路；

图4示出根据本发明的另一实施例的带隙电压基准电路；

图5示出根据本发明的又一实施例的带隙电压基准电路；

图6示出根据本发明的又一实施例的带隙电压基准电路。

具体实施方式

下面结合附图详细描述本发明的实施例。图3示出根据本发明的实施例的带隙电压基准电路30。带隙电压基准电路30包括：双极晶体管Q31和Q32；电阻器R31、R32、R33、R34、R33’和R34’；PMOS晶体管M31、M32和M33、运算放大器OP31以及启动电路31。

两个双极晶体管Q31和Q32(分别对应于图2中的Q21和Q22)的基极和集电极接地。双极晶体管Q31的发射极连接到节点A，双极晶体管Q32的发射极通过电阻器R31连接到节点B。运算放大器OP31的正负输入端分别连接到R34与R34’之间和电阻器R33与R33’之间。运算放大器OP31的输出端连接到启动电路31。PMOS晶体管M31、M32和M33的源极连接到电压源VDD，PMOS晶体管M31、M32和M33的栅极连接在一起，PMOS管M31的漏极连接到节点A，PMOS管M32的漏极连接到节点B，PMOS管M33的漏极通过作为输出电阻器的电阻器R32接地。

启动电路31包括：NMOS管N31、N32；比较器COMP31；PMOS管M34、M35；以及电阻器R35、R35’。

PMOS管M34、M45的源极连接到电压源VDD，PMOS管M34、M35的栅极连接到PMOS管M31的栅极。PMOS管M35的漏极通过电阻器R35、R35’接地。PMOS管M34的漏极连接到其栅极，并且PMOS管M34的漏极连接到NMOS管N32的漏极。NMOS管N31的源极接地。NMOS管N31的栅极连接到运算放大器OP31的输出端和NMOS管N31的源极。NMOS管N31的漏极连接到电压源VDD，NMOS管N31的栅极连接到比较器COMP31的输出端。比较器COMP31的第一输入端连接到电阻器R34与R34’之间，比较器COMP31的第二输入端连接到电阻器R35与R35’之间。电阻器R33、R34和R35具有相同的电阻值、电阻器R33’、R34’和R35’具有相同的电阻值。

与图2所示的带隙电压基准电路20相比，图3的基准电路30增加了电阻器R33’和R34’，其目的是为了降低电压源VDD的大小，减少对电压裕度的浪费。

在运算放大器OP31的差分输入对管为PMOS晶体管的情况下，保证运算放大器正常工作的情况所需的最小工作电压为运算放大器OP31的尾电流源PMOS管的|V_DS(sat)|、输入对管的|V_GS|及运放的共模输入电平V_in.CM三项之和，即，

VDD＝|V_DS(sat)|+|V_GS|+V_in.CM                       (11)

而在图2的带隙电压基准电路20中，由于运算放大器OP21的差分输入端连接在A、B点，这样

VDD＝|V_DS(sat)|+|V_GS|+V_EB1                         (12)

如果带隙电压基准电路正常工作时V_EB1＞V_in.CM的最小值，则将浪费VDD的电压裕度，不利于电路在更低的电源电压下工作。

在图3所示的带隙电压基准电路30中，运算放大器OP31的输入端连接到电阻器R34与R34’之间以及电阻器R35与R35’之间，从而

$\mathrm{VDD}=\left|V_{\mathrm{DS}\left(\mathrm{sat}\right)}\right|+\left|V_{\mathrm{GS}}\right|+\frac{R_{34}}{R_{34}+R_{34}^{\′}}{V}_{\mathrm{EB}1}---\left(13\right)$

从公式(13)可以看出，通过调节电阻器R34和R34’的电阻值的大小，可以使运放OP31的输入端电压达到正常工作时的最小共模输入电平，而不是在图2中固定的V_EB1，这样整个基准产生电路能够在更低的电源电压下工作。

在图3中，运放OP31的输出端连接到NMOS管N32的栅极，而NMOS管N32的漏极连接到作为电流源的PMOS管的栅极上，从而在带隙电压基准电路30正常工作时，利用运放OP31的输出来控制NMOS管N32以最终控制作为电流源的PMOS管M31和M32的栅极电压从而控制PMOS管M31和M32输出的电流而进行反馈，使得M31和M32输出的电流相同(即，如图3所示，I₁＝I₂)，并且运放OP31的两个输入端的电压相同。

这时可以得到带隙电压基准电路30的输出电压：

$V_{\mathrm{out}}=R_2(\frac{V_{\mathrm{EB}1}}{R_3+R_3^{\′}}+\frac{V_{\mathrm{EB}1}-V_{\mathrm{EB}2}}{R_1})=\frac{R_2}{R_3+R_3^{\′}}[V_{\mathrm{EB}1}+\frac{R_3+R_3^{\′}}{R_1}(V_{\mathrm{EB}1}-V_{\mathrm{EB}2})]---\left(14\right)$

其中，V_EB1为晶体管Q31的基极-发射极电压，V_EB2为晶体管Q32的基极-发射极电压。

在图3中，比较器COMP31的两个输入端分别连接到电阻器R34与R34’之间和电阻器R35与R35’之间，以对电阻器R35上的电压降与电阻器R34的电压降进行比较。当比较器COMP31的两个输入端的电压相等时，比较器的输出端输出高电平；两个输入端的电压差不同时，比较器的输出端输出低电平。可以使用任何能够实现上述功能的比较器作为COMP31，例如，非对称输入比较器。

在对带隙电压基准电路30上电时，电源电压上电的开始阶段作为电流源的PMOS管M31和M32关断，带隙电压基准电路30处于零状态。而对于比较器COMP31，尽管其输入端电压为零，但随着电源电压VDD的不断上升，其输出电压会跟随电源电压VDD升高。当比较器COMP31的输出电压超过NMOS管N31的开启电压后，NMOS管N31导通从而对NMOS管N32的栅极保持充电，直至N32导通，从而使PMOS管M31和M32的栅极接地，作为电流源的PMOS管M31和M32的栅极电压下降，有电流流过PMOS管M31和M32，从而带隙电压基准电路30脱离零状态。

此时，A、B两个节点的电压开始上升。当这两个节点的电压还不足以使双极晶体管Q31、Q32开启时，PMOS管M31和M32的漏极输出的电流I₁和I₂将全部从具有电阻器R33、R34的通路上流过，如图3所示，I₁＝I₂＝I₃。根据图3，PMOS管M35构成作为电流源的PMOS管M31的镜像电流源，因此，PMOS管M35的漏极输出的电流I₄＝I₁。由于电阻器R33、R34和R35的电阻值相同，并且电阻器R33’、R34’和R35’的电阻值相同，因此流过电阻器R35和R35’的电流也等于MOS管M31的漏极输出的电流I₁，即，如图3所示，I₄＝I₁＝I₁’。此时，比较器COMP31的两个输入端的电压也是相等的，即，V_inn＝V_inp。因此我们可以看到从电源电压VDD开始上电到Q31、Q32开启之前的这段过程中，V_inn＝V_inp是始终成立的。比较器COMP31的输出电压会一直随电源电压升高，NMOS管N31导通，进而使NMOS管N32导通，这样作为电流源的PMOS管M31和M32也导通，使得会有更多的电流流过M31和M32，直至A、B两点电压上升到使双极晶体管Q31、Q32开启。此时由于Q31、Q32的分流，图3中I₄和I₁’将不再相等，比较器COMP31的两个输入端电压随之不等，当V_inn和V_inp的差值超过比较器的阈值电压后，比较器的输出使M1的栅极电压为低电平，NMOS管N31随之截止，从而启动电路31不再工作，而此时整个带隙电压基准电路30能够正常工作。该阈值电压小于等于带隙电压基准电路30正常工作时电阻器R35上的电压降与电阻器R34的电压降之差。

图4示出根据本发明的实施例的带隙电压基准电路40。带隙电压基准电路40与图3所示的带隙电压基准电路30相比，省略了用于降低电压源VDD的电压，从而充分利用其电压裕度的电路部分，即，在带隙电压基准电路40中，去除了电阻器R33’和R34’，并相应的去除了启动电路31中的电阻器R35’。带隙电压基准电路40与图3所示的带隙电压基准电路30相同部分的电路原理相同，因此不再赘述。

需要明确的是，图3和图4示出的带隙电压基准电路的启动电路部分可应用的带隙电压基准电路不限于此。本领域的普通技术人员可以理解，对于应用了并联有电阻器的具有正负温度系数的器件的带隙电压基准电路皆可应用本发明的启动电路，通过本发明的启动电路可以解除由于并联了电阻器导致在上电时所述具有正负温度系数的器件不能正常工作的状态。

此外，图3和图4示出的带隙电压基准电路的启动电路部分都可以使整个电路脱离零状态。然而，也可以使用另外的公知的启动电路使整个电路脱离零状态，利用本发明的启动电路解除上述器件不能正常工作的状态。

图5示出根据本发明的实施例的带隙电压基准电路50。相对于图4示出的带隙电压基准电路40，在带隙电压基准电路50中，运放OP31的输出端连接到PMOS管M31的栅极以直接进行负反馈，而不像带隙电压基准电路40中那样间接通过NMOS管N32进行负反馈。这里，可去除用于为PMOS管M31、M32、M33和运算放大器OP31的尾电流提供偏置的PMOS管M34。在对带隙电压基准电路50上电时，电源电压上电的开始阶段作为电流源的PMOS管M31和M32关断，带隙电压基准电路50处于零状态。随着电源电压VDD的不断上升，比较器COMP31的输出电压会跟随电源电压VDD升高。当比较器COMP31的输出电压超过NMOS管N31的开启电压后，NMOS管N31导通从而对NMOS管N32的栅极保持充电，直至N32导通，从而使PMOS管M31和M32的栅极接地，作为电流源的PMOS管M31和M32的栅极电压下降，并且有电流流过PMOS管M31和M32，从而带隙电压基准电路30脱离零状态。

同样，由于R33、R34和R35的电阻值相同，在双极晶体管Q31不能启动时，I₄＝I₁＝I₁’，从而节点C和D处的电压相同，比较器COMP31输出高电平，NMOS管N31导通，进而使NMOS管N32导通，这样作为电流源的PMOS管M31和M32也导通，使得会有更多的电流流过M31和M32，直至A、B两点电压上升到使双极晶体管Q31、Q32开启。此时由于Q31、Q32的分流，图5中I₄和I₁’将不再相等，比较器COMP31的两个输入端电压随之不等，当V_inn和V_inp的差值超过比较器的阈值电压后，比较器COMP31的输出使M1的栅极电压为低电平，NMOS管N31随之截止，从而启动电路31不再工作，而此时整个带隙电压基准电路30能够正常工作。

图6示出根据本发明的实施例的带隙电压基准电路60。在该实施例中的带隙电压基准电路60与图5示出的带隙电压基准电路50的不同在于，在带隙电压基准电路60中比较器COMP31的输出端连接到NMOS管N32的栅极，从而直接控制NMOS管N32，这样相对于图5中通过NMOS管N31间接控制NMOS管N32，简化了电路，并且消除了在图5的电路中在某些情况下带隙电压基准电路50正常工作后由于比较器COMP31不能直接控制NMOS管N32从而NMOS管N32可能会影响带隙电压基准电路50正常工作的隐患。

上述多个实施例描述了双极晶体管Q31、Q32所在的支路并联有电阻值相同电阻器以产生低于1V的参考电压的情况。然而，可以理解，本发明的启动电路也可应用于Q31、Q32或其所在的支路并联有电阻值不同的电阻器的情况，从而通过启动电路中的比较器对并联的电阻器上的电压降与启动电路中的连接到作为该并联的电阻器的电流源(即，PMOS管)的镜像电流源的电阻器上的电压降进行比较，从而通过比较器的输出控制该并联的电阻器的电流源的电流，以解除由于并联了电阻器导致在上电时双极晶体管不能正常工作的状态。

在本发明的实施例中通过使用两个NMOS管来实现上述通过比较器的输出控制该并联的电阻器的电流源的电流。然而，也可以使用其他方式来实现上述控制过程。

根据本发明的具有启动电路的带隙电压基准电路，解决了对带隙电压基准电路上电时由于并联的电阻器的分流作用，晶体管不能正常开启的问题，并且可以使整个电路脱离零状态，同时在使带隙电压基准电路进入正常工作状态后，启动电路可以关闭，不会影响带隙电压基准电路的正常工作。

Claims (9)

1.一种具有启动电路的带隙电压基准电路，所述带隙电压基准电路包括：分别包括具有正负温度系数的器件的第一支路和第二支路、作为第一支路的电流源的第一PMOS管(M31)、作为第二支路的电流源的第二PMOS管(M32)以及通过控制共栅的第一PMOS管(M31)和第二PMOS管(M32)的栅极电压对第一支路和第二支路的电压进行负反馈的运算放大器(OP31)，第一支路与第一电阻器(R34)并联，第二支路与第二电阻器(R33)并联，其特征在于所述启动电路包括：比较器(COMP31)、第一NMOS管(N32)、第二NMOS管(N31)、第三PMOS管(M35)和第三电阻器(R35)，

其中，第三PMOS管(M35)的栅极和第一NMOMS管(N32)的漏极连接到第一PMOS管(M31)和第二PMOS管(M32)的栅极，第一PMOS管(M31)、第二PMOS管(M32)和第三PMOS管(M35)的源极连接到电压源，第三PMOS管(M35)的漏极通过第三电阻器(R35)接地，第一NMOMS管(N32)的栅极连接到第二NMOS管(N31)的源极，第一NMOS管(N32)的源极接地，第二NMOS管(N31)的漏极连接到电压源，第二NMOS管(N31)的栅极连接到比较器(COMP31)的输出端，比较器(COMP31)的两个输入端分别连接到第一电阻器(R34)和第三电阻器(R35)的高电势端，以对第一电阻器(R34)和第三电阻器(R35)上的电压降进行比较，其中，当确定电压降相同时，比较器(COMP31)输出高电平；当确定电压降不同时，比较器(COMP31)输出低电平，

其中，第一电阻器(R34)或第二电阻器(R33)与第三电阻器(R35)具有相同的电阻值，

其中，运算放大器(OP31)的输出端连接到第一PMOS管(M31)的栅极或连接到第一NMOS管(N32)的栅极，以进行负反馈。

2.根据权利要求1所述的带隙电压基准电路，其特征在于：第一电阻器(R34)和第二电阻器(R33)具有相同的电阻值。

3.根据权利要求2所述的带隙电压基准电路，其特征在于还包括：与第一电阻器(R34)串联并与第一支路并联的第四电阻器(R34’)，与第二电阻器(R33)串联并与第二支路并联的第五电阻器(R33’)，串联在第三PMOS管(M35)的漏极和第三电阻器(R35)之间的第六电阻器(R35’)，其中，第四电阻器(R34’)、第五电阻器(R33’)和第六电阻器(R35’)具有相同的电阻值，比较器(COMP31)的两个输入端中的第一输入端连接在第一电阻器(R34)与第四电阻器(R34’)之间，比较器(COMP31)的两个输入端中的第二输入端连接在第三电阻器(R35)与第六电阻器(R35’)之间。

4.根据权利要求1所述的带隙电压基准电路，其特征在于还包括第五PMOS管(M33)，第五PMOS管(M33)的栅极连接到第一PMOS管(M31)的栅极，第五PMOS管(M33)的源极连接到电压源，第五PMOS管(M33)的漏极通过输出电阻器(R32)接地。

5.根据权利要求1所述的带隙电压基准电路，其特征在于所述具有正温度系数和负温度系数特性的器件为二极管或双极晶体管。

6.根据权利要求5所述的带隙电压基准电路，其特征在于：所述第一支路包括第一双极晶体管(Q31)，所述第二支路包括第二双极晶体管(Q32)和第七电阻器(R31)，其中，第一双极晶体管(Q31)的发射极连接到第一PMOS管(M31)的漏极，第一双极晶体管(Q31)的基极和集电极接地，第二双极晶体管(Q32)的发射极通过第七电阻器(R31)连接到第二PMOS管(M32)的漏极，第二双极晶体管(Q32)的基极和集电极接地。

7.根据权利要求1所述的带隙电压基准电路，其特征在于：在运算放大器(OP31)的输出端通过连接到第一NMOS管(N32)的栅极进行负反馈的情况下，所述启动电路还包括与第一PMOS管(M31)共栅的第四PMOS管(M34)，其中，第四PMOS管(M34)的漏极连接到其栅极，源极连接到电压源。

8.一种具有启动电路的带隙电压基准电路，所述带隙电压基准电路包括：分别包括具有正负温度系数的器件的第一支路和第二支路、作为第一支路的电流源的第一PMOS管(M31)、作为第二支路的电流源的第二PMOS管(M32)以及通过控制共栅的第一PMOS管(M31)和第二PMOS管(M32)的栅极电压对第一支路和第二支路的电压进行负反馈的运算放大器(OP31)，第一支路与第一电阻器(R34)并联，第二支路与第二电阻器(R33)并联，其特征在于所述启动电路包括：比较器(COMP31)、第一NMOS管(N32)、第三PMOS管(M35)和第三电阻器(R35)，

其中，第三PMOS管(M35)的栅极和第一NMOMS管(N32)的漏极连接到第一PMOS管(M31)和第二PMOS管(M32)的栅极，第一PMOS管(M31)、第二PMOS管(M32)、第三PMOS管(M35)的源极连接到电压源，第三PMOS管(M35)的漏极通过第三电阻器(R35)接地，第一NMOMS管(N32)的栅极连接到比较器(COMP31)的输出端，第一NMOS管(N32)的源极接地，比较器(COMP31)的两个输入端分别连接到第一电阻器(R34)和第三电阻器(R35)的高电势端，以对第一电阻器(R34)和第三电阻器(R35)上的电压降进行比较，其中，当确定电压降相同时，比较器(COMP31)输出高电平；当确定电压降不同时，比较器(COMP31)输出低电平，运算放大器(OP31)的输出端连接到第一PMOS管(M31)的栅极，

其中，第一电阻器(R34)或第二电阻器(R33)与第三电阻器(R35)具有相同的电阻值。

9.根据权利要求8所述的带隙电压基准电路，其特征在于：第一电阻器(R34)和第二电阻器(R33)具有相同的电阻值。

Images