CN102393785B - 一种低失调带隙基准电压源 - Google Patents

Abstract

依据本发明的一种低失调带隙基准电压源，包括一基准电压产生电路和失调电压消除电路，所述基准电压产生电路接收电源电压并产生一基准电压，所述失调电压消除电路用以消除基准电压产生电路中运算放大器自身的失调电压对产生的基准电压的影响，保证带隙基准电压源输出的基准电压既不受温度变化影响，也不受失调电压等因素的影响，从而得到一精确度更高、稳定性更好的基准电压。

Description

一种低失调带隙基准电压源

技术领域

本发明涉及电源领域，更具体的说，涉及一种低失调带隙基准电压源。

背景技术

基准电压源广泛应用于模拟和集成电路中，其精度和稳定性对整个系统的性能有着重要影响，其中，带隙基准电压源由于其具有低温度系数和高电源电压抑制比而成为基准电压源最常见的一种实现方式，传统的带隙基准电压源的工作原理是利用正负两个温度系数相抵消来产生一个与温度无关的直流输出电压。参考图1，所示为传统的一种带隙基准电压源的电路图，其主要由一基准电压产生电路来产生一基准电压，所述基准电压产生电路包括两个双极型晶体管Q1和Q2，两个成镜像关系的MOS晶体管M1和M2，输出电压调节电阻R1和R2以及第一运算放大器W1，其中，双极型晶体管Q1的基极和集电极相连接并接地，双极型晶体管Q2的基极和集电极相连接并接地，其中，双极型晶体管Q2的发射极面积为双极型晶体管Q1的n倍；MOS晶体管M1和M2为共栅共源关系，其源极公共端接外部电源电压V_DD，MOS晶体管M1的漏极与双极型晶体管Q1的发射极相连接，MOS晶体管M2的漏极与双极型晶体管Q2的发射极相连接，且所述输出电压调节电阻R2、R1依次串接在MOS晶体管M2的漏极和双极型晶体管Q2的发射极之间；所述第一运算放大器W1的反相输入端接在MOS晶体管M1的漏极和双极型晶体管Q1的发射极连线上的B点，所述第一运算放大器W1的反相输入端接在电阻R2和R1之间的C点，第一运算放大器的输出端与共源共栅MOS晶体管M1和M2的栅极公共端连接于一点D。

根据运算放大器“虚短”原理，第一运算放大器的两输入端电压为相等，因此可得：

V_BE1＝V_BE2+IR₁+V_OS..................(1)

式(1)中，V_BE1为双极型晶体管Q1的基-射极电压，V_BE2为双极型晶体管Q2的基-射极电压，I为流过双极型晶体管Q1和Q2的电流，V_OS为第一运算放大器的失调电压。

通过式(1)可得到流过双极型晶体管Q1和Q2的电流I为：

$I=\frac{V_{\mathrm{BE}1}-V_{\mathrm{BE}2}-V_{\mathrm{OS}}}{R_1}......\left(2\right)$

根据图1所示带隙电压基准电路的工作原理，可得到所述带隙基准电压源输出的基准电压V_ref为：

V_ref＝V_BE2+I(R₁+R₂).....................(3)

将式(2)中的I代入式(3)中可得到基准电压为：

$V_{\mathrm{ref}}=V_{\mathrm{BE}2}+(1+\frac{R_2}{R_1})(V_{\mathrm{BE}1}-V_{\mathrm{BE}2}-V_{\mathrm{OS}})......\left(4\right)$

根据双极型晶体管的工作特性：ΔV_BE＝V_BE1-V_BE2＝V_Tlnⁿ，V_T为热电压，所以可得到基准电压为：

$V_{\mathrm{ref}}=V_{\mathrm{BE}2}+(1+\frac{R_2}{R_1})(V_T{\ln }^n-V_{\mathrm{OS}})......\left(5\right)$

式(5)中第一项中的基-射极电压V_BE2呈负温度系数，而第二项中的热电压V_T具有正温度系数，这样，通过调节n和R2/R1值，例如在图1中可通过激光微调来调节R2的值，图1中所示PF0、PF1、PF2为对电阻R2的微调控制电路，就可以使带隙基准电压源输出的基准电压V_ref为一个零温度系数的值。

然而，在上式(5)中，其第三项中表示的运算放大器的失调电压V_OS却不可避免地给带隙基准电压源的基准电压带来一定的误差，且失调电压V_OS自身也是温度的函数，因而其自身也可能会增大基准源的输出电压的温度系数。因此，运算放大器是带隙基准电压源设计中的关键环节，较大的失调电压V_OS可能导致相当大的基准源输出电压误差，对带隙基准电压源输出的精度和稳定性造成很大影响，使得传统的带隙基准电压源的性能指标的进一步提高受到很大限制。

发明内容

有鉴于此，本发明的目的在于提供一种低失调带隙基准电压源，其设计了一失调电压消除电路，用于消除带隙基准电压产生电路的运算放大器的失调电压，以使带隙基准电压源输出的基准电压既不受温度因数影响，也不受失调电压影响，从而进一步提高了带隙基准电压源的精度和稳定性。

本发明所述的一种低失调带隙基准电压源，其包括一基准电压产生电路，所述基准电压产生电路接收一电源电压，并产生一基准电压，所述带隙基准电压源还包括失调电压消除电路，所述失调电压消除电路由控制电路、第二运算放大器、选择电路和存储电路组成，其中，所述选择电路包括第一选择电路和第二选择电路，所述存储电路包括第一存储电路和第二存储电路，

所述第二运算放大器反相输入端与所述基准电压产生电路中的第一运算放大器的反相输入端相连接，其同相输入端与所述第一选择电路的一端连接；

所述第一选择电路的另一端用以选择连接所述第二运算放大器反相输入端或者所述第一运算放大器的同相输入端；

所述第二选择电路的一端与所述第二运算放大器的输出端连接，所述第二选择电路的另一端用以选择连接所述第一存储电路或者第二存储电路；

所述控制电路分别与所述第一选择电路和第二选择电路连接，其产生一控制信号用以控制第一选择电路和第二选择电路的选择连接位置：

当所述控制信号为第一控制状态时，所述第一选择电路的另一端选择连接所述第二运算放大器的反相输入端，即将第二运算放大器的同相输入端与其反相输入端连接；

所述第二选择电路的另一端选择连接第一存储电路的一端；

所述第二运算放大器的第二失调电压信息存储在所述第二存储电路；

当所述控制信号为第二控制状态时，所述第一选择电路的另一端选择连接所述第一运算放大器的同相输入端，即将第二运算放大器的同相输入端与第一运算放大器的同相输入端连接；

所述第二选择电路的另一端选择连接第二存储电路的一端；

所述第二运算放大器根据存储的第二失调电压信息产生一失调校正电压，并存储在所述第二存储电路中，所述第二存储电路将所述失调校正电压传输给所述第一运算放大器，以消除所述第一运算放大器的第一失调电压。

优选的，所述控制电路为一振荡器，其产生的控制信号为一方波信号。

优选的，所述第一选择电路为第一单刀双掷开关，所述第二选择电路为第二单刀双掷开关，

所述第一单刀双掷开关的中间端点与所述第二运算放大器的同相输入端连接，所述第一单刀双掷开关的第一选择端点连接在所述第二运算放大器反相输入端，其第二选择端点连接在所述第一运算放大器的同相输入端；

所述第二单刀双掷开关的中间端点接所述第二运算放大器的输出端，其第一选择端点与所述第一存储电路串联后接地，其第二选择端点与所述第二存储电路串联后接地。

优选的，所述第一存储电路包括第一电容，所述第一电容一端与所述第一运算放大器的第三输入端连接，另一端接地；所述第二存储电路包括第二电容，所述第二电容一端与所述第二运算放大器的第三输入端连接，另一端接地。

本发明中利用第二运算放大器存储的自身失调电压信息以消除第二运算放大器的输入失调电压，并输出一失调校正电压，所述失调校正电压传输给第一运算放大器以消除第一运算放大器的输入失调电压。

依照以上技术方案实现的一种低失调带隙基准电压源，利用失调电压消除电路消除运算放大器的输入失调电压，从而消除输入失调电压对带隙基准电压源输出电压的影响，使带隙基准电压源输出的基准电压精确度更高，稳定性更好。

附图说明

图1所示为传统的一种带隙基准电压源的电路图；

图2所示为依据本发明的一种低失调带隙基准电压源的一实施例的电路图；

具体实施方式

以下结合附图对本发明的优选实施例进行详细描述，但本发明并不仅仅限于这些实施例。本发明涵盖任何在本发明的精髓和范围上做的替代、修改、等效方法以及方案。为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。

参考图2，所示为依据本发明的一种低失调带隙基准电压源的一实施例的电路图，所述带隙基准电压源由基准电压产生电路21和失调电压消除电路22组成，其中，所述基准电压产生电路包括两个共源共栅的MOS晶体管M1和M2，输出电压调节电阻R1和R2，第一双极型晶体管Q1，第二双极型晶体管Q2，以及第一运算放大器W1，其中双极型晶体管Q2的发射极面积为双极型晶体管Q1的n倍。所述基准电压产生电路接收一外部电源电压V_DD，并产生一基准电压V_ref。根据背景技术的描述可知，利用双极型晶体管Q1和Q2的基-射极电压V_BE具有的负温度系数和它们的差值ΔV_BE具有的正温度系数，适当调节n和R2/R1值，在不考虑输入失调电压的情况下，可以使输出的基准电压V_ref为一个零温度系数的值，在本实施例中，所述n和R2/R1值已设置为满足要求的值，即背景技术中公式(5)的第一项V_BE2与第二项之和为零温度系数的值。下面对消除所述第一运算放大器W1的失调电压的情况进行分析，本发明采用一失调电压消除电路22对第一运算放大器W1的失调电压进行消除，以下对失调电压消除电路22消除失调电压的工作过程和功能进行详细分析。

所述失调电压消除电路22由第二运算放大器W2、控制电路221、选择电路和存储电路组成，其中，所述选择电路包括第一选择电路和第二选择电路，所述存储电路包括第一存储电路和第二存储电路，优选地，在本实施例中，所述控制电路具体为一振荡器，本实施例中的所述第一选择电路具体为第一单刀双掷开关S1，所述第二选择电路具体为第二单刀双掷开关S2，第一存储电路具体为第一电容C1，第二存储电路具体为第二电容C2。

所述第二运算放大器W2反相输入端与所述基准电压产生电路21中的第一运算放大器W1的反相输入端相连接，其同相输入端与所述第一单刀双掷开关S1的中间端点连接；所述第一单刀双掷开关S1的另一端包括第一选择端点和第二选择端点，其第一选择端点1连接在所述第二运算放大器W2反相输入端，其第二选择端点2连接在所述第一运算放大器W1的同相输入端，所述第一单刀双掷开关S1的两个选择端点分别用以选择接通所述第二运算放大器W2反相输入端或者所述第一运算放大器W1的同相输入端。所述第二单刀双掷开关S2的中间端点与所述第二运算放大器W2的输出端连接，所述第二单刀双掷开关S2的另一端同样包括第一选择端点和第二选择端点，第一选择端点1与所述第一电容C1串联后接地，其第二选择端点2与所述第二电容C2串联后接地，所述第二单刀双掷开关S2的两个选择端点用以选择连接所述第一存储电路C1或者第二存储电路C2。为方便描述，在本实施例中，将第一单刀双掷开关S1的第一选择端点1和第二单刀双掷开关S2的第一选择端点1均记为位置1，第一单刀双掷开关S1的第二选择端点2和第二单刀双掷开关S2的第二选择端点2均记为位置2。

所述第一电容C1一端与所述第二运算放大器W2的第三输入端连接，第一电容C1的一端与第二单刀双掷开关S2的第一选择端点1和第二运算放大器的第三输入端的公共连接点记为E点，E点处电压记为V_C1；所述第二电容C2一端与所述第一运算放大器W1的第三输入端连接，第二电容C2的一端与第二单刀双掷开关S2的第二选择端点2和第一运算放大器的第三输入端的公共连接点记为F点，F点电压记为V_C2。

本实施例中，所述第一运算放大器W1的差分输入端的增益参数为A_M，其第三输入端的增益参数为+B_M，其中，A_M、B_M为正整数；所述第二运算放大器W2的差分输入端的增益参数为A_N，其第三输入端的增益参数为-B_N，其中，A_N、B_N为正数。此外，为了更清楚地分析所述失调电压消除电路22的消失调功能，这里先对第一运算放大器W1和失调电压消除电路22的工作过程进行阐述，且假设第一运算放大器的输入端的差分输入信号为V_IN。

所述控制电路分别与所述第一选择电路和第二选择电路连接，即是所述振荡器221分别与所述第一单刀双掷开关S1和第二单刀双掷开关S2连接，其产生一控制信号用以控制第一单刀双掷开关S1和第二单刀双掷开关S2的选择接通位置，所述控制信号为一方波信号，具体工作过程为：

当所述控制信号为第一控制状态时，即当所述方波信号为低时，所述第一单刀双掷开关S1和第二单刀双掷开关S2的中间端点均连接至位置1，此时，所述第二运算放大器W2的同相输入端与其反相输入端连接，即两输入端被短接，所述第二运算放大器的输出端连接至第一电容C1。设第二运算放大器W2的输入失调电压为V_OSN，根据第二运算放大器的差分输入端的增益参数A_N和第三输入端的增益参数B_N可得到E点处的电压为：

V_C1＝A_NV_OSN-B_NV_C1..................(6)

整理上式得： $V_{C1}=V_{\mathrm{OSN}}\left(\frac{A_N}{1+B_N}\right)......\left(7\right)$

此时，第一电容C1被充电，且其充电电压为V_C1，从上述(7)式中可以看出所述第二运算放大器的第二失调电压信息存储于所述第一电容C1中。

当所述控制信号为第二控制状态时，即当所述方波信号为高时，所述第一单刀双掷开关S1和第二单刀双掷开关S2的中间端点均连接至位置2，此时，所述第二运算放大器W2的同相输入端与所述第一运算放大器W1的同相输入端连接，所述第二运算放大器的输出端连接至第二电容C2。由于第一电容的充电电压为V_C1，所以E点处的电压仍保持为V_C1，根据存储的第二运算放大器的失调电压信息可获得第二运算放大器W2的输出电压为：

V_C2＝A_N(V_IN+V_OSN)-B_NV_C1..................(8)

将式(7)中的V_C1代入式(8)中可得，

$V_{C2}=A_N(V_{\mathrm{IN}}+\frac{V_{\mathrm{OSN}}}{1+B_N})......\left(9\right)$

式(8)和式(9)中的V_IN即为所述第一运算放大器的差分输入，从(9)式中可以看出，第二运算放大器的第二失调电压被缩小了B_N倍(BN》1)，B_N值为10000或更大，这样，其自身的失调电压对输出电压V_C2影响被消除或很小可忽略不计，所述第二运算放大器的输出电压V_C2作为失调校正电压存储于第二电容C2中，所述第二电容的一端与第一运算放大器W1的第三输入端连接，用以将所述失调校正电压V_C2传输给第一运算放大器W1以消除所述第一运算放大器的失调电压，其具体过程和公式计算如下：

当所述第二单刀双掷开关S2的中间端点连接至第二选择端点2，所述第二运算放大器的输出端接通第二电容C2，而此时第二运算放大器输出电压为V_C2，因此可得第二电容被充电后的充电电压为V_C2，设第一运算放大器W1的第一失调电压为V_OSM，根据第一运算放大器W1的差分输入端的增益参数A_M和第三输入端的增益参数B_M可得到第一运算放大器W1的输出电压为：

V_out＝A_M(V_IN+V_OSM)+B_MV_C2..................(10)

将式(9)中的V_C2代入式(10)中可得：

$V_{\mathrm{out}}=V_{\mathrm{IN}}(A_M+A_N{B}_N)+V_{\mathrm{OSM}}{A}_M+V_{\mathrm{OSN}}\left(\frac{A_N{B}_M}{1+B_N}\right)......\left(11\right)$

其中，为方便计算，可设A_M＝A_N，B_M＝B_N，且B_N》1，所以，式(11)可简化为：

V_out＝V_INA_NB_N+A_N(V_OSM+V_OSN)............(12)

将式(12)进行变换得到：

$V_{\mathrm{out}}=A_N{B}_N(V_{\mathrm{IN}}+\frac{V_{\mathrm{OSM}}+V_{\mathrm{OSN}}}{B_N})......\left(13\right)$

其中，为第一运算放大器W1和第二运算放大器W2的等效失调电压，由此可见，所述失调电压消除电路22能够将电路中运算放大器的等效失调电压降低B_N倍。

因此，根据上述结论，增加所述失调电压消除电路后，可将带隙基准电压源中的第一运算放大器W1和第二运算放大器W2的等效失调电压

替代到背景技术中的公式(5)中的失调电压V_OS，可得到所述带隙基准电压源输出的基准电压V_ref为：

$V_{\mathrm{ref}}=V_{\mathrm{BE}2}+(1+\frac{R_2}{R_1})(V_T{\ln }^n-\frac{V_{\mathrm{OSM}}+V_{\mathrm{OSN}}}{B_N})......\left(15\right)$

通过以上分析可以看出，基准电压产生电路中的运算放大器的失调电压被降低了B_N倍，而增益参数B_N为10000或更大，这样，即使其失调电压为毫伏时也可降低为微伏级甚至更低，这样，在背景技术中所讨论的带隙基准电压源中运算放大器的失调电压对其输出基准电压的影响就会变得很小，甚至可忽略不计。

综上所述，设置一消除失调电压的电路，利用其存储的失调电压信息得到一失调校正电压，所述失调校正电压可用于消除带隙基准电压源中运算放大器的输入失调电压，本发明的带隙基准电压源输出的基准电压精度更高、稳定性更好，使得带隙基准电压源的性能指标得到进一步提高。

本说明书选取并具体描述的实施例，是为了最好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能最好地利用这个发明。修改的实施例同样也适用于预期的特定应用。本发明的范围为权利要求书全部范围以及其等效物。

Claims (4)

1.一种低失调带隙基准电压源，其包括一基准电压产生电路，所述基准电压产生电路接收一电源电压，并产生一基准电压，其特征在于，所述带隙基准电压源还包括失调电压消除电路，所述失调电压消除电路由控制电路、第二运算放大器、选择电路和存储电路组成，其中，所述选择电路包括第一选择电路和第二选择电路，所述存储电路包括第一存储电路和第二存储电路， 

所述第二运算放大器反相输入端与所述基准电压产生电路中的第一运算放大器的反相输入端相连接，所述第二运算放大器的同相输入端与所述第一选择电路的一端连接； 

所述第一选择电路的另一端用以选择连接所述第二运算放大器反相输入端或者所述第一运算放大器的同相输入端； 

所述第二选择电路的一端与所述第二运算放大器的输出端连接，所述第二选择电路的另一端用以选择连接所述第一存储电路或者第二存储电路； 

所述控制电路分别与所述第一选择电路和第二选择电路连接，其产生一控制信号用以控制第一选择电路和第二选择电路的选择连接位置： 

当所述控制信号为第一控制状态时，所述第一选择电路的另一端选择连接所述第二运算放大器的反相输入端，即将第二运算放大器的同相输入端与其反相输入端连接； 

所述第二选择电路的另一端选择连接第一存储电路的一端； 

所述第二运算放大器的第二失调电压信息存储在所述第一存储电路； 

当所述控制信号为第二控制状态时，所述第一选择电路的另一端选择连接所述第一运算放大器的同相输入端，即将第二运算放大器的同相输入端与第一运算放大器的同相输入端连接； 

所述第二选择电路的另一端选择连接第二存储电路的一端； 

所述第一存储电路的一端与所述第二运算放大器的第三输入端连接，所述第二失调电压信息作为所述第二运算放大器的第三输入端的输入信号，用来消除所述第二运算放大器的第二失调电压对所述第二运算放大器输出电压的影响，所述第二运算放大器的输出电压作为第一运算放大器的失调校正电压；所述失调校正电压被存储在所述第二存储电路中； 

所述第二存储电路的一端与所述第一运算放大器的第三输入端连接，所述 失调校正电压作为所述第一运算放大器的第三输入端的输入信号，用来消除所述第一运算放大器的第一失调电压对所述基准电压的影响。

2.根据权利要求1所述的一种低失调带隙基准电压源，其特征在于，所述控制电路为一振荡器，其产生的控制信号为一方波信号。 

3.根据权利要求1所述的一种低失调带隙基准电压源，其特征在于，所述第一选择电路为第一单刀双掷开关，所述第二选择电路为第二单刀双掷开关， 

所述第一单刀双掷开关的中间端点与所述第二运算放大器的同相输入端连接，所述第一单刀双掷开关的第一选择端点连接在所述第二运算放大器反相输入端，其第二选择端点连接在所述第一运算放大器的同相输入端； 

所述第二单刀双掷开关的中间端点接所述第二运算放大器的输出端，其第一选择端点与所述第一存储电路串联后接地，其第二选择端点与所述第二存储电路串联后接地。 

4.根据权利要求1所述的一种低失调带隙基准电压源，其特征在于，所述第一存储电路包括第一电容，所述第一电容一端与所述第二运算放大器的第三输入端连接，另一端接地；所述第二存储电路包括第二电容，所述第二电容一端与所述第一运算放大器的第三输入端连接，另一端接地。 

Images