CN101685317B

CN101685317B - 带隙基准电压电路

Info

Publication number: CN101685317B
Application number: CN2009101755332A
Authority: CN
Inventors: 吉川清至
Original assignee: Seiko Instruments Inc
Current assignee: Ablic Inc
Priority date: 2008-09-22
Filing date: 2009-09-22
Publication date: 2013-03-20
Anticipated expiration: 2029-09-22
Also published as: US7990130B2; JP5285371B2; TWI464556B; US20100072972A1; JP2010073133A; TW201015266A; KR20100033940A; KR101353199B1; CN101685317A

Abstract

本发明提供一种电源电压变动去除比良好的带隙基准电压电路。通过电压供给电路(51)，电压(V5)不取决于电源电压(Vdd)的变动。在电阻(41)上产生的具有正温度系数的电压(V3-V2)不基于电源电压(Vdd)而是基于电压(V5)，因此不取决于电源电压(Vdd)的变动。由此，带隙基准电压电路的电源电压变动去除比变得良好。

Description

带隙基准电压电路

技术领域

本发明涉及生成基准电压的带隙基准电压电路。

背景技术

针对现有的带隙基准电压电路进行说明。图5是示出现有的带隙基准电压电路的电路图。

当温度升高时，NPN双极晶体管101的基极发射极间电压Vbe1具有负温度系数而降低。此时，NPN双极晶体管102的发射极面积比NPN双极晶体管101大，因此，NPN双极晶体管102的基极发射极间电压Vbe2具有负温度系数而比NPN双极晶体管101更低。

这里，放大器106进行动作使得节点A与节点B成为相同的电压，因此，在电阻105上产生从基极发射极间电压Vbe1减去基极发射极间电压Vbe2而得到的电压(ΔVbe＝Vbe1-Vbe2)。根据上述算式，电压ΔVbe具有正温度系数。由此，流过电阻104和电阻105的电流I2具有正温度系数，在电阻104上产生的电压也具有正温度系数。在该电阻104和电阻105上产生的具有正温度系数的电压的变动与具有负温度系数的基极发射极间电压Vbe2的变动相抵消，因此，基准电压Vref与流过电阻103的电流I1的温度系数无关，不取决于温度(例如参照专利文献1)。

【专利文献1】日本特开2003-258105号公报

但是，当电源电压Vdd变动时，由于放大器106的输入端晶体管(未图示)的栅极源极间或栅极漏极间的寄生电容，该晶体管的栅极电压也产生变动。即，节点A和节点B的电压产生变动。由此，变成电压ΔVbe取决于电源电压Vdd的变动，因此，带隙基准电压电路的电源电压变动去除比变差。

发明内容

本发明正是鉴于上述问题而完成的，提供一种电源电压变动去除比良好的带隙基准电压电路。

在本发明的带隙基准电压电路中，通过电压供给电路来使第二电源电压不取决于第一电源电压的变动。因此，在第一电阻上产生的具有正温度系数的电压不取决于第一电源电压的变动。由此，带隙基准电压电路的电源电压变动去除比变得良好。

附图说明

图1是示出本发明的带隙基准电压电路的第一实施方式的电路图。

图2是示出电压供给电路的一例的电路图。

图3是示出本发明的带隙基准电压电路的第二实施方式的电路图。

图4是示出本发明的带隙基准电压电路的第三实施方式的电路图。

图5是示出现有的带隙基准电压电路的电路图。

标号说明

41～42电阻；

51电压供给电路；

52输出端子；

61～63PNP双极晶体管

具体实施方式

以下，参照附图来说明本发明的实施方式。

<第一实施方式>

图1是示出第一实施方式的带隙基准电压电路的电路图。

带隙基准电压电路具有PMOS晶体管11～21、PMOS晶体管23、NMOS晶体管32～33、NMOS晶体管35、NMOS晶体管37、电阻41～42、电压供给电路51和PNP双极晶体管61～63。

电压供给电路51的电源端子与带隙基准电压电路的电源端子连接，电压供给电路51的接地端子与带隙基准电压电路的接地端子连接，电压供给电路51的输入端子与PMOS晶体管12的漏极和NMOS晶体管32的漏极的连接点连接。PMOS晶体管11的源极与电压供给电路51的输出端子连接，PMOS晶体管11的漏极与PMOS晶体管12的源极连接。NMOS晶体管32的源极与接地端子连接，NMOS晶体管32的漏极与PMOS晶体管12的漏极连接。PMOS晶体管13的栅极与PMOS晶体管11的栅极连接，PMOS晶体管13的源极与电压供给电路51的输出端子连接，PMOS晶体管13的漏极与PMOS晶体管14的源极连接。PMOS晶体管14的栅极与PMOS晶体管12的栅极连接，PMOS晶体管14的漏极与PNP双极晶体管61的发射极以及PMOS晶体管11的栅极连接。PNP双极晶体管61的基极和集电极与接地端子连接。

PMOS晶体管15的栅极与PMOS晶体管17的栅极连接，PMOS晶体管15的源极与电压供给电路51的输出端子连接，PMOS晶体管15的漏极与PMOS晶体管16的源极连接。PMOS晶体管16的栅极与PMOS晶体管18的栅极连接。PMOS晶体管17的源极与电压供给电路51的输出端子连接，PMOS晶体管17的漏极与PMOS晶体管18的源极连接。PMOS晶体管18的漏极与NMOS晶体管33的栅极和漏极连接，并与NMOS晶体管32的栅极连接。PMOS晶体管19的栅极与PMOS晶体管17的栅极连接，并与PMOS晶体管16的漏极和电阻41的连接点连接，PMOS晶体管19的源极与电压供给电路51的输出端子连接，PMOS晶体管19的漏极与PMOS晶体管20的源极连接。PMOS晶体管20的栅极与PMOS晶体管18的栅极连接，与电阻41和PNP双极晶体管62的发射极的连接点连接，并与PMOS晶体管12的栅极连接，PMOS晶体管20的漏极与NMOS晶体管35的栅极和漏极连接，并与NMOS晶体管37的栅极连接。PNP双极晶体管62的基极和集电极与接地端子连接。NMOS晶体管33的源极与接地端子连接。NMOS晶体管35的源极与接地端子连接。

NMOS晶体管37的源极与接地端子连接，NMOS晶体管37的漏极与PMOS晶体管21的栅极和漏极连接，并与PMOS晶体管23的栅极连接。PMOS晶体管21的源极与电源端子连接。PMOS晶体管23的源极与电源端子连接，PMOS晶体管23的漏极与输出端子52连接。电阻42设置在输出端子52与PNP双极晶体管63的发射极之间。PNP双极晶体管63的基极和集电极与接地端子连接。

PNP双极晶体管61基于温度而输出具有负温度系数的电压V1。PNP双极晶体管62基于温度而输出具有负温度系数的电压V2。电阻41基于从电压V1减去电压V2而得到的电压来产生具有正温度系数的电压(V3-V2)。PMOS晶体管11基于电压V5而动作，基于电压V1而流出输出电流。PMOS晶体管17基于电压V5而动作，基于电压V3而流出输出电流。NMOS晶体管32基于电压V5而动作，基于PMOS晶体管17的输出电流而流出输出电流。因此，电压V4是由电压V1和电压V3来决定的。电压供给电路51基于电压V4来输出电压V5。电压V5随着电压V4降低而升高，随着电压V4升高而降低。即，电压供给电路51控制电压V5使得电压V1与电压V3相等。而且，电压V5不取决于电源电压Vdd的变动。

PMOS晶体管23基于电源电压Vdd而动作，基于流过电阻41的电流而流出具有正温度系数的输出电流。电阻42基于PMOS晶体管23的输出电流而产生具有正温度系数的电压(Vref-V7)。PNP双极晶体管63基于PMOS晶体管23的输出电流和温度来输出具有负温度系数的电压V7。

接下来，说明第一实施方式的带隙基准电压电路的动作。

这里，PMOS晶体管11～20具有相同的尺寸。PMOS晶体管21和PMOS晶体管23具有相同的尺寸。NMOS晶体管32和NMOS晶体管33具有相同的尺寸。NMOS晶体管35和NMOS晶体管37具有相同的尺寸。PNP双极晶体管61和PNP双极晶体管62的发射极面积比是1∶N。PNP双极晶体管61和PNP双极晶体管63的发射极面积比是1∶M。

此外，PNP双极晶体管61的发射极电压是电压V1，PNP双极晶体管62的发射极电压是电压V2，PMOS晶体管16的漏极电压是电压V3，电压供给电路51的输入电压是电压V4，电压供给电路51的输出电压是电压V5，PNP双极晶体管63的发射极电压是电压V7。PMOS晶体管11流出电流I11，PMOS晶体管13流出电流I13，PMOS晶体管15流出电流I15，PMOS晶体管17流出电流I17，PMOS晶体管19流出电流I19，PMOS晶体管23流出电流I23，NMOS晶体管32流出电流I32。

在温度升高的情况下，电压V1降低，电流I11由于PMOS晶体管11导通而增加。

此外，电压V2变得比电压V1更低，因此电压V3变得比电压V1更低。然后，电流I17由于PMOS晶体管17导通而增加。此时，电流I17比电流I11大。电流I17通过由NMOS晶体管32～33构成的电流镜电路成为电流I32，电流I32也增加。

这里，电流I32比电流I11大，因此电压V4降低。在后所述，当电压V4降低时电压供给电路51进行动作以使电压V5升高，因此电压V5升高。这样一来，PMOS晶体管15的栅极源极间电压升高，因此PMOS晶体管15导通，电流I15增加。由于电流I15，在电阻41上产生的电压(V3-V2)升高，PMOS晶体管17截止，电流I17减少。当电流I17减少到与电流I11相等时，电流I32也与电流I11相等，因此电压V4和电压V5没有变动而变得稳定。这样一来，由于电流I11与电流I17相等，因此通过由PMOS晶体管11和PMOS晶体管13构成的电流镜电路以及由PMOS晶体管15和PMOS晶体管17构成的电流镜电路，电流I13与电流I15相等，电压V1与电压V3相等。即，电压供给电路51使电压V5变动使得电压V1与电压V3相等。由此，在电阻41上产生与电压(V1-V2)准确相等的电压(V3-V2)。

如前所述，电压V1与电压V3相等，电压V1和电压V2具有负温度系数，电压V2的负温度系数比电压V1的倾斜度大。由此，在电阻41上产生的电压(V3-V2)具有正温度系数。这样一来，流过电阻41的电流I15具有正温度系数。电流I15通过由PMOS晶体管15和PMOS晶体管19构成的电流镜电路成为电流I19。该电流I19通过由NMOS晶体管35和NMOS晶体管37构成的电流镜电路以及由PMOS晶体管21和PMOS晶体管23构成的电流镜电路成为电流I23。电流I23具有正温度系数，因此在电阻42上产生的电压(Vref-V7)也具有正温度系数。电压V7具有负温度系数，因此当在输出端子52上电压(Vref-V7)的正温度系数与电压V7的负温度系数抵消时，基准电压Vref很难具有温度特性。该基准电压Vref通过由NMOS晶体管35和NMOS晶体管37构成的电流镜电路以及由PMOS晶体管21和PMOS晶体管23构成的电流镜电路，不是基于有时产生变动而降低的电源电压Vdd，而是基于电压V5。

另外，PMOS晶体管12、PMOS晶体管14、PMOS晶体管16、PMOS晶体管18和PMOS晶体管20相对于PMOS晶体管11、PMOS晶体管13、PMOS晶体管15、PMOS晶体管17和PMOS晶体管19发挥栅地-阴地放大电路的功能。后者晶体管组与前者晶体管组之间的各栅极电压差成为在电阻41上产生的电压(V3-V2)，因此，后者晶体管组与前者晶体管组之间的各源极电压差也成为在电阻41上产生的电压(V3-V2)。即，后者晶体管组的各源极漏极间电压成为在电阻41上产生的电压(V3-V2)。由此，后者晶体管组的各漏极电压分别不基于针对后者晶体管组的各漏极的连接关系，而是基于在电阻41上产生的电压(V3-V2)。

当温度降低时，如前所述，在电阻41上产生与电压(V1-V2)准确相等的电压(V3-V2)，基准电压Vref很难具有温度特性。

接下来，分别说明在第一实施方式的带隙基准电压电路的各节点成立的数学式。

设玻尔兹曼常数为k，绝对温度为T，元电荷的绝对值为q，则系数A由算式1来算出。

A＝kT/q…(1)

设电流I11、电流I13、电流I15、电流I17、电流I19和电流I23的电流相等均为I，逆向饱和电流为Is，则电压V1和V2分别由算式2和算式3来算出。

V1＝Aln(I/Is)…(2)

V2＝Aln{I/(NIs)}…(3)

根据算式2和算式3，在电阻41上产生的电压(V3-V2)通过算式4来算出。

V3-V2＝V1-V2＝Aln(I/Is)-Aln{I/(NIs)}

＝Aln(N)…(4)

根据算式(4)，设电阻41的电阻为R1，则电流I通过算式5来算出。

I＝(V3-V2)/R1＝Aln(N)/R1…(5)

在PMOS晶体管11～20中，设栅极长度为Lp，栅极宽度为Wp，载流子的迁移率是μp，栅极绝缘膜的电容是Coxp，则驱动能力Dp通过算式6来算出。

Dp＝(Lp/Wp)·1/(μp·Coxp)…(6)

在PMOS晶体管11、PMOS晶体管13、PMOS晶体管15和PMOS晶体管17中，源极漏极间电压Vdsp通过算式7来算出。

Vdsp＝Dp^1/2·(2I)^1/2…(7)

在PMOS晶体管11、PMOS晶体管13、PMOS晶体管15和PMOS晶体管17中，这些晶体管的源极漏极间电压Vdsp成为在电阻41上产生的电压，因此根据算式(4)，

Vdsp＝Aln(N)…(8)

成立，根据算式(7)和算式(8)，

Dp^1/2·(2I)^1/2＝Aln(N)…(9)

成立。这里，为了确保这些晶体管的动作，需要

Dp^1/2·(2I)^1/2＜Aln(N)…(10)

始终成立。即，根据算式(5)，需要

Dp^1/2·(2Aln(N)/R1)^1/2＜Aln(N)

2Dp/R1＜Aln(N)…(11)

始终成立。算式(11)的右边和左边都具有正温度系数，因此算式(11)比较容易成立。

在PMOS晶体管11、PMOS晶体管13、PMOS晶体管15和PMOS晶体管17中，设阈值电压为Vtp，则栅极源极间电压Vgsp通过算式12来算出。

Vgsp＝Vtp+Vdsp…(12)

电压V5通过算式13来算出。

V5＝V1+Vgsp…(13)

电压V7通过算式14来算出。

V7＝Aln{I/(MIs)}…(14)

根据算式(5)，设电阻42的电阻为R2，则电压(Vref-V7)通过算式15来算出。

Vref-V7＝I·R2＝Aln(N)·R2/R1…(15)

根据算式(5)和算式(14)～(15)，电压Vref通过算式16来算出。

Vref＝V7+(Vref-V7)

＝Aln{I/(MIs)}+Aln(N)·R2/R1

＝Aln{Aln(N)/(R1·MIs)}+Aln(N)·R2/R1

＝-Aln{(R1·MIs)/Aln(N)}+Aln(N)·R2/R1

…(16)

这里，在算式(16)的第一项{(R1·MIs)/Aln(N)}中，分母的系数A和分子的逆向饱和电流Is随温度变化。因此，当通过调整分母的N和分子的电阻R1和M来使分母的温度变化与分子的温度变化相等时，上述{(R1·MIs)/Aln(N)}不随温度变化。

接下来说明电压供给电路51。图2是示出电压供给电路的一例的电流图。

电压供给电路51具有耗尽型NMOS晶体管81、电阻82和NMOS晶体管83。电压供给电路51具有电源端子84、接地端子85、输入端子86和输出端子87。

耗尽型NMOS晶体管81的栅极与电阻82和NMOS晶体管83的漏极的连接点连接，耗尽型NMOS晶体管81的源极与输出端子87连接，耗尽型NMOS晶体管81的漏极与电源端子84连接。电阻82设置在输出端子87与NMOS晶体管83的漏极之间。NMOS晶体管83的栅极与输入端子86连接，NMOS晶体管83的源极与接地端子85连接。电源电压Vdd输入到电源端子84，接地电压Vss输入到接地端子85，电压V4输入到输入端子86，电压V5从输出端子87输出。

当电压V4降低时，NMOS晶体管83截止，耗尽型NMOS晶体管81的栅极电压升高。这样一来，耗尽型NMOS晶体管81导通，电压V5升高。此外，当电压V4升高时，如前所述，电压V5降低。另外，当在电阻82上流过电流时，在电阻82上产生电压，相应地，耗尽型NMOS晶体管81的栅极源极间电压降低。这样一来，耗尽型NMOS晶体管81截止，流过耗尽型NMOS晶体管81的电流变少。由此，电压供给电路51的耗费电流变少。此外，当在电阻82上流过电流时，在电阻82上产生电压，因此耗尽型NMOS晶体管81的栅极源极间电压变成负电压。但是，由于耗尽型NMOS晶体管81的阈值电压是更低的负电压，因此耗尽型NMOS晶体管81导通而可以流出电流。

这样，由电压V4和电压V5来决定流过电阻82和NMOS晶体管83的电流，由于该电流，电阻82产生耗尽型NMOS晶体管81的栅极源极间电压，由该栅极源极间电压和电压V4来决定电压V5。由此，即使电源电压Vdd产生变动，只有耗尽型NMOS晶体管81的漏极电压产生变动，而电压V5不变动。即，通过电压供给电路51，电源V5不取决于电源电压Vdd。这样一来，在电阻41上产生的具有正温度系数的电压(V3-V2)不基于电源电压Vdd而是基于电压V5，因此不取决于电源电压Vdd的变动。由此，带隙基准电压电路的电源电压变动去除比变得良好。

此外，不是通过放大器而是通过具有简单电路结构的电压供给电路51，使电压V1与电压V3相等，因此，相应地，带隙基准电压电路的电路规模变小。

此外，不使用放大器，不存在对放大器进行控制的恒流源，在该恒流源中不消耗电压V5，相应地，可以降低电压V5。由此，用于最低动作的电压V5可以较低。

此外，例如假设使用放大器，存在对放大器进行控制的恒流源，各PMOS晶体管由于该恒流源的恒流而动作。这样一来，当温度降低时，阈值电压升高而过驱动电压不产生变化，当温度升高时，阈值电压降低而过驱动电压不产生变化，过驱动电压恒定。但是在本发明中，不使用放大器，不存在对放大器进行控制的恒流源，各PMOS晶体管不会由于该恒流源的恒流而动作。这样一来，当温度降低时，阈值电压升高而过驱动电压降低，当温度升高时，阈值电压降低而过驱动电压升高，过驱动电压不会成为恒定。即，阈值电压和过驱动电压的变化抵消。由此，温度较低时的栅极源极间电压降低，相应地，可以降低电压V5。由此，用于最低动作的电压V5可以较低。

此外，PMOS晶体管12、PMOS晶体管14、PMOS晶体管16、PMOS晶体管18和PMOS晶体管20的各栅极漏极间电压(栅地-阴地放大电路用电压)是已存在的电阻41上产生的电压(V3-V2)，因此不需要重新设置用于生成各栅地-阴地放大电路用电压的电路。相应地，带隙基准电压电路的电路规模变小。

此外，即使温度升高，电压V5也升高，PMOS晶体管11、PMOS晶体管13、PMOS晶体管15、PMOS晶体管17和PMOS晶体管19的栅极源极间电压和源极漏极间电压也升高，因此这些晶体管的驱动能力不会降低。

<第二实施方式>

图3是示出第二实施方式的带隙基准电压电路的电路图。

第二实施方式的带隙基准电压电路与第一实施方式相比，追加了PMOS晶体管22、PMOS晶体管24、电阻43、电阻44、NMOS晶体管34和NMOS晶体管36。

PMOS晶体管19的栅极与PMOS晶体管17的栅极连接，并与PMOS晶体管16的漏极和电阻41的连接点连接，PMOS晶体管19的源极与电压供给电路51的输出端子连接，PMOS晶体管19的漏极与PMOS晶体管20的源极连接。PMOS晶体管20的栅极与PMOS晶体管18的栅极连接，与电阻41和PNP双极晶体管62的发射极的连接点连接，并与PMOS晶体管12的栅极连接，PMOS晶体管20的漏极与NMOS晶体管34的栅极以及NMOS晶体管36的栅极连接。电阻43设置在PMOS晶体管20的漏极与NMOS晶体管34的漏极之间。NMOS晶体管34的源极与NMOS晶体管35的漏极连接。NMOS晶体管35的栅极与NMOS晶体管37的栅极以及NMOS晶体管34的漏极连接，NMOS晶体管35的源极与接地端子连接。PMOS晶体管21的栅极与PMOS晶体管23的栅极以及PMOS晶体管22的漏极连接，PMOS晶体管21的源极与电源端子连接，PMOS晶体管21的漏极与PMOS晶体管22的源极连接。PMOS晶体管22的栅极与PMOS晶体管24的栅极连接，并与电阻44和NMOS晶体管36的漏极的连接点连接。电阻44设置在PMOS晶体管22的漏极与NMOS晶体管36的漏极之间。NMOS晶体管36的源极与NMOS晶体管37的漏极连接。NMOS晶体管37的源极与接地端子连接。PMOS晶体管23的源极与电源端子连接，PMOS晶体管23的漏极与PMOS晶体管24的源极连接。PMOS晶体管24的漏极与输出端子52连接。电阻42设置在输出端子52与PNP双极晶体管63的发射极之间。PNP双极晶体管63的基极和集电极与接地端子连接。

接下来，说明第二实施方式的带隙基准电压电路的动作。

这里，PMOS晶体管21～24具有相同的尺寸。NMOS晶体管34～37具有相同的尺寸。

当温度升高时，如第一实施方式那样，在电阻41上产生与电压(V1-V2)准确相同的电压(V3-V2)，基准电压Vref很难具有温度特性。

另外，NMOS晶体管34和NMOS晶体管36相对于NMOS晶体管35和NMOS晶体管37发挥栅地-阴地放大电路的功能。后者晶体管组与前者晶体组之间的各栅极电压差成为在电阻43上产生的电压，因此，后者晶体管组与前者晶体组之间的各源极电压差也成为在电阻43上产生的电压。即，后者晶体管组的各源极漏极间电压成为在电阻43上产生的电压。由此，后者晶体管组的各漏极电压分别不基于针对后者晶体管组的各漏极的连接关系，而是基于在电阻43上产生的电压。

此外，PMOS晶体管22和PMOS晶体管24相对于PMOS晶体管21和PMOS晶体管23发挥栅地-阴地放大电路的功能。后者晶体管组与前者晶体管组的各栅极电压差成为在电阻44上产生的电压，因此后者晶体管组与前者晶体管组的各源极电压差也成为在电阻44上产生的电压。即，后者晶体管组的各源极漏极间电压成为在电阻44上产生的电压。由此，后者晶体管组的各漏极电压分别不基于针对后者晶体管组的各漏极的连接关系，而是基于在电阻44上产生的电压。

当温度降低时，如第一实施方式那样，在电阻41上产生与电压(V1-V2)准确相等的电压(V3-V2)，基准电压Vref很难具有温度特性。

接下来，分别说明第二实施方式的带隙基准电压电路的各节点上成立的数学式。

根据算式(5)，设电阻43的电阻是R3，则在电阻43上产生的电压Vr3通过算式21来算出。

Vr3＝I·R3＝Aln(N)·R3/R1…(21)

在NMOS晶体管34～37中，设栅极长度为Ln，栅极宽度为Wn，载流子的迁移率是μn，栅极绝缘膜的电容是Coxn，则驱动能力Dn通过算式22来算出。

Dn＝(Ln/Wn)·1/(μn·Coxn)…(22)

在NMOS晶体管35和NMOS晶体管37中，源极漏极间电压Vdsn通过算式23来算出。

Vdsn＝Dn^1/2·(2I)^1/2…(23)

在NMOS晶体管35和NMOS晶体管37中，这些晶体管的源极漏极间电压Vdsn成为在电阻43上产生的电压Vr3，因此根据算式(21)，

Vdsn＝Aln(N)·R3/R1…(24)

成立，根据算式(23)和算式(24)，

Dn^1/2·(2I)^1/2＝Aln(N)·R3/R1…(25)

成立。这里，为了确保这些晶体管的动作，需要

Dn^1/2·(2I)^1/2＜Aln(N)·R3/R1…(26)

始终成立。即，根据算式(5)，需要

Dn^1/2·(2Aln(N)/R1)^1/2＜Aln(N)·R3/R1

2Dn·R1/R3²＜Aln(N)…(27)

始终成立。算式(27)的右边和左边都具有正温度系数，因此算式(27)比较容易成立。

根据算式(5)，设电阻44的电阻为R4，则在电阻44上产生的电压通过算式(28)来算出。

Vr4＝I·R4＝Aln(N)·R4/R1…(28)

在PMOS晶体管11～24中，设栅极长度为Lp，栅极宽度为Wp，载流子的迁移率是μp，栅极绝缘膜的电容是Coxp，则驱动能力Dp通过算式29来算出。

Dp＝(Lp/Wp)·1/(μp·Coxp)…(29)

在PMOS晶体管21和PMOS晶体管23中，源极漏极间电压Vdsp通过算式30来算出。

Vdsp＝Dp^1/2·(2I)^1/2…(30)

在PMOS晶体管21和PMOS晶体管23中，这些晶体管的源极漏极间电压Vdsp成为在电阻44上产生的电压Vr4，因此根据算式(28)，

Vdsp＝Aln(N)·R4/R1…(31)

成立，根据算式(30)和算式(31)，

Dp^1/2·(2I)^1/2＝Aln(N)·R4/R1…(32)

成立。这里，为了确保这些晶体管的动作，需要

Dp^1/2·(2I)^1/2＜Aln(N)·R4/R1…(33)

始终成立。即，根据算式(5)，需要

Dp^1/2·(2Aln(N)/R1)^1/2＜Aln(N)·R4/R1

2Dp·R1/R4²＜Aln(N)…(34)

始终成立。算式(34)的右边和左边都具有正温度系数，因此算式(34)比较容易成立。

这样一来，NMOS晶体管35和NMOS晶体管37的各漏极电压分别不基于针对NMOS晶体管35和NMOS晶体管37的各漏极的连接关系，而是基于在电阻43上产生的电压Vr3。由此，由NMOS晶体管35和NMOS晶体管37构成的电流镜电路的输出电流准确。此外，PMOS晶体管21和PMOS晶体管23的各漏极电压分别不基于针对PMOS晶体管21和PMOS晶体管23的各漏极的连接关系，而是基于在电阻44上产生的电压Vr4。由此，由PMOS晶体管21和PMOS晶体管23构成的电流镜电路的输出电流准确。

<第三实施方式>

图4是示出第三实施方式的带隙基准电压电路的电路图。

第三实施方式的带隙基准电压电路与第一实施方式比较，删除了PMOS晶体管19～21、PMOS晶体管23、NMOS晶体管35、NMOS晶体管37、电阻42以及PNP双极晶体管63，并追加了放大器71、PMOS晶体管72～73、电阻75～76以及PMOS晶体管77～78。

放大器71设置在电源端子与接地端子之间，放大器71的非反转输入端子与PMOS晶体管14的漏极和PNP双极晶体管61的发射极的连接点连接，放大器71的反转输入端子与PMOS晶体管72的漏极和电阻75的连接点连接，放大器71的输出端子与PMOS晶体管72～73的栅极连接。PMOS晶体管72的源极与电源端子连接。电阻75设置在PMOS晶体管72的漏极与接地端子之间。PMOS晶体管73的源极与电源端子连接，PMOS晶体管73的漏极与输出端子52连接。电阻76设置在输出端子52与接地端子之间。PMOS晶体管77的栅极与PMOS晶体管17的栅极连接，并与PMOS晶体管16的漏极和电阻41的连接点连接，PMOS晶体管77的源极与电压供给电路51的输出端子连接，PMOS晶体管77的漏极与PMOS晶体管78的源极连接。PMOS晶体管78的栅极与PMOS晶体管18的栅极连接，与电阻41和PNP双极晶体管62的发射极的连接点连接，并与PMOS晶体管12的栅极连接，PMOS晶体管78的漏极与输出端子52连接。

PMOS晶体管77基于电源电压Vdd而动作，根据流过电阻41的电流而流出具有正温度系数的输出电流。PMOS晶体管72基于电源电压Vdd而动作，根据电压V1和在电阻75上产生的电压而流出具有负温度系数的输出电流。PMOS晶体管73根据电源电压Vdd而动作，根据PMOS晶体管72的输出电流而流出具有负温度系数的输出电流。电阻76通过流过PMOS晶体管77的具有正温度系数的输出电流和PMOS晶体管73的具有负温度系数的输出电流的双方，产生基准电压Vref。

接下来，说明第三实施方式的带隙基准电压电路的动作。

这里，PMOS晶体管11～18以及PMOS晶体管77～78具有相同的尺寸。PMOS晶体管72～73具有相同的尺寸。

此外，放大器71的非反转输入端子的电压是电压V1，放大器71的反转输入端子的电压是电压V8。PMOS晶体管72流出电流I72，PMOS晶体管73流出电流I73，PMOS晶体管77流出电流I77。

当温度升高时，如第一实施方式那样，在电阻41上产生与电压(V1-V2)准确相等的电压(V3-V2)。

如第一实施方式那样，电压V1与电压V3相等，电压V1和电压V2具有负温度系数，电压V2的负温度系数比电压V1的倾斜度大。由此，在电阻41上产生的电压(V3-V2)具有正温度系数。这样一来，在电阻41上流过的电流I15也具有正温度系数。电流I15通过由PMOS晶体管15和PMOS晶体管77构成的电流镜电路而成为电流I77。电流I77也具有正温度系数。

放大器71的非反转输入端子和反转输入端子是虚短路，因此电压V1和电压V8大致相等。电压V1和电压V8具有负温度系数，因此电流I72也具有负温度系数。电流I72通过由PMOS晶体管72和PMOS晶体管73构成的电流镜电路而成为电流I73。电流I73也具有负温度系数。

这里，电流I77和电流I73流入电阻76。电流I77具有正温度系数，电流I73具有负温度系数，在输出端子52上电流I77的正温度系数与电流I73的负温度系数抵消时，流过电阻76的电流很难具有温度特性，在电阻76上产生的电压很难具有温度特性，因此基准电压Vref也很难具有温度特性。

接下来，分别说明在第三实施方式的带隙基准电压电路的各节点成立的数学式。

根据算式(2)，设电流I72和电流I73的电流相等为I2，设电阻75的电阻为R5，则电压V8通过算式51来算出，电流I2通过算式52来算出。

V8＝V1＝Aln(I/Is)＝R5·I2…(51)

I2＝Aln(I/Is)/R5…(52)

根据算式(5)和算式(52)，流过电阻75的电流I3通过算式53来算出。

I3＝Aln(N)/R1+Aln(I/Is)/R5＝Aln(N)/R1+A

ln{Aln(N)/(R1·Is)}/R5…(53)

设电阻76的电阻为R6，则基准电压Vref通过算式54来算出。

Vref＝R6·I3＝Aln(N)·R6/R1+Aln{Aln(N)/(R

1·Is)}·R6/R5＝Aln(N)·R6/R1-Aln{R1·Is/A

ln(N)}·R6/R5…(54)

这里，在算式(54)的第二项{R1·Is/Aln(N)}中，分母的系数A和分子的逆向饱和电流Is随温度变化。因此，通过调整分母的N和分子的电阻R1来使分母的温度变化和分子的温度变化相等时，上述的{R1·Is/Aln(N)}不随温度变化。

这样一来，当调整由PMOS晶体管15和PMOS晶体管77构成的电流镜电路与由PMOS晶体管72～73构成的电流镜电路的电流镜比时，电流I77和电流I73被调整，在电阻76上流过的电流被调整，在电阻76上产生的电压被调整，基准电压Vref也被调整。例如，当电流I77和电流I73减少时，流过电阻76的电流也减少，在电阻76上产生的电压降低，基准电压Vref降低。这样一来，能够容易地输出较低的基准电压Vref。

Claims

1.一种生成基准电压的带隙基准电压电路，其特征在于，在该带隙基准电压电路中具有：

第一感温元件（61），其基于温度而输出具有负温度系数的输出电压；

第二感温元件（62），其基于所述温度而输出具有负温度系数的输出电压；

第一电阻（41），其基于从所述第一感温元件（61）的输出电压减去所述第二感温元件（62）的输出电压而得到的电压，产生具有正温度系数的电压；

第一个第一导电型MOS晶体管（13），其源极被施加第二电源电压而动作，且栅极被施加所述第一感温元件（61）的输出电压；

第十一个第一导电型MOS晶体管（14），其源极与所述第一个第一导电型MOS晶体管（13）的漏极连接，漏极被施加所述第一感温元件（61）的输出电压，栅极被施加所述第二感温元件（62）的输出电压；

第二个第一导电型MOS晶体管（15），其源极被施加所述第二电源电压而动作，且栅极被施加所述第二感温元件（62）的输出电压和在所述第一电阻（41）上产生的电压的合计电压；

第十二个第一导电型MOS晶体管（16），其源极与所述第二个第一导电型MOS晶体管（15）的漏极连接，漏极与所述第二个第一导电型MOS晶体管（15）的栅极所连接的节点连接，栅极被施加所述第二感温元件（62）的输出电压；

第七个第一导电型MOS晶体管（11），其与所述第一个第一导电型MOS晶体管（13）以电流镜方式连接；

第十三个第一导电型MOS晶体管（12），其源极与所述第七个第一导电型MOS晶体管（11）的漏极连接，漏极与第三个第二导电型MOS晶体管（32）的漏极所连接的节点连接，栅极被施加所述第二感温元件（62）的输出电压；

第八个第一导电型MOS晶体管（17），其与所述第二个第一导电型MOS晶体管（15）以电流镜方式连接；

第十四个第一导电型MOS晶体管（18），其源极与所述第八个第一导电型MOS晶体管（17）的漏极连接，漏极与第一个第二导电型MOS晶体管（33）的漏极和栅极所共同连接的节点连接，栅极被施加所述第二感温元件（62）的输出电压；

第九个第一导电型MOS晶体管（19），其与所述第二个第一导电型MOS晶体管（15）以电流镜方式连接；

第十五个第一导电型MOS晶体管（20），其源极与所述第九个第一导电型MOS晶体管（19）的漏极连接，漏极与第四个第二导电型MOS晶体管（35）的漏极和栅极所共同连接的节点连接，栅极被施加所述第二感温元件（62）的输出电压；

第一个第二导电型MOS晶体管（33），其栅极和漏极与所述第十四个第一导电型MOS晶体管（18）的漏极连接；

第三个第二导电型MOS晶体管（32），其与所述第一个第二导电型MOS晶体管（33）以电流镜方式连接，且漏极与所述第十三个第一导电型MOS晶体管（12）的漏极连接；

电压供给电路，其基于第一电源电压而动作，其输入端子与所述第十三个第一导电型MOS晶体管（12）的漏极和所述第三个第二导电型MOS晶体管（32）的漏极的连接点相连，当所述输入端子的输入电压降低时，所述电压供给电路进行动作使得所述第二电源电压以不取决于所述第一电源电压的变动的方式升高，当所述输入电压升高时，所述电压供给电路进行动作使得所述第二电源电压以不取决于所述第一电源电压的变动的方式降低，从而使得所述第一个第一导电型MOS晶体管（13）的栅极电位与所述第二个第一导电型MOS晶体管（15）的栅极电位相等；

第四个第二导电型MOS晶体管（35），其漏极和栅极与所述第十五个第一导电型MOS晶体管（20）的漏极连接；

第五个第二导电型MOS晶体管（37），其与所述第四个第二导电型MOS晶体管（35）以电流镜方式连接；

第六个第一导电型MOS晶体管（21），其源极与所述第一电源电压连接，漏极和栅极与所述第五个第二导电型MOS晶体管（37）的漏极连接；

第十个第一导电型MOS晶体管（23），其与所述第六个第一导电型MOS晶体管（21）以电流镜方式连接；

第二电阻（42），其产生具有正温度系数的电压；以及

第三感温元件（63），其输出具有负温度系数的输出电压，

所述第二电阻（42）产生的电压的正温度系数与所述第三感温元件（63）输出的输出电压的负温度系数相抵消，由此，从所述第二电阻（42）与所述第十个第一导电型MOS晶体管（23）的漏极之间的连接点输出所述基准电压。

2.根据权利要求1所述的带隙基准电压电路，其特征在于，该带隙基准电压电路还具有第二栅地-阴地放大电路（22、24）和第三栅地-阴地放大电路（34、36），或者，具有第二栅地-阴地放大电路（22、24）和第三栅地-阴地放大电路（34、36）中的任意一个，

所述第二栅地-阴地放大电路（22、24）设置在所述第六个第一导电型MOS晶体管以及所述第十个第一导电型MOS晶体管的漏极上，所述第三栅地-阴地放大电路（34、36）设置在所述第四个第二导电型MOS晶体管以及所述第五个第二导电型MOS晶体管的漏极上。

3.根据权利要求1所述的带隙基准电压电路，其特征在于，

所述电压供给电路具有：

第二导电型耗尽型MOS晶体管，其源极与输出端子连接，对其漏极施加所述第一电源电压；

第三电阻，其设置在所述第二导电型耗尽型MOS晶体管的栅极与源极之间；以及

第二个第二导电型MOS晶体管，对其栅极施加所述输入电压，其源极与接地端子连接，其漏极与所述第二导电型耗尽型MOS晶体管的栅极连接。

4.一种生成基准电压的带隙基准电压电路，其特征在于，在该带隙基准电压电路中具有：

第一个第一导电型MOS晶体管（13），其源极与第二电源电压连接而动作，且栅极被施加所述第一感温元件（61）的输出电压；

第二个第一导电型MOS晶体管（15），其源极与所述第二电源电压连接而动作，且栅极被施加所述第二感温元件（62）的输出电压和在所述第一电阻（41）上产生的电压的合计电压；

第三个第一导电型MOS晶体管（77），其与所述第二个第一导电型MOS晶体管（15）以电流镜方式连接，流出第一电流；

第十六个第一导电型MOS晶体管（78），其源极与所述第三个第一导电型MOS晶体管（77）的漏极连接，漏极与第五电阻（76）连接，栅极被施加所述第二感温元件（62）的输出电压；

第四个第一导电型MOS晶体管（72），其源极被施加所述第一电源电压而动作，且漏极与第四电阻（75）连接，基于所述第一感温元件（61）的输出电压和所述第四电阻（75），流出具有负温度系数的第二电流；以及

第五个第一导电型MOS晶体管（73），其源极与所述第一电源电压连接而动作，且漏极与所述第五电阻（76）连接，基于流过所述第四个第一导电型MOS晶体管（72）的所述第二电流，流出具有负温度系数的第三电流，

所述第五电阻（76）流过所述第一电流和所述第三电流，由此产生所述基准电压。

5.根据权利要求4所述的带隙基准电压电路，其特征在于，

所述电压供给电路具有：