CN102999080B - 能隙参考电压电路 - Google Patents

Abstract

本发明提供一种能隙参考电压电路，包含起动子电路、能隙电压子电路及辅助子电路；该能隙电压子电路包含运算放大器；该运算放大器包含输出端、反相输入端及非反相输入端；该辅助子电路包含第一晶体管。当该第一晶体管导通时，该反相输入端的电位与该非反相输入端的电位之间产生微小压差，因此能正确且快速地产生能隙参考电压。

Description

能隙参考电压电路

技术领域

本发明有关一种参考电压电路，特别是一种能隙参考电压电路。

背景技术

参考电压是指电路中一个与电源供给、温度漂移、制程漂移、时间等无关，能保持始终恒定的一个电压；参考电压可以被应用于电源供应系统的稳压器以及许多其它例如测量、控制系统等地方；参考电压的误差大小在不同的应用中有所不同，例如在一般的计算器电源供应系统里，参考电压误差不大于其标准值的百分之一，而实验室的参考电压标准则拥有更高的稳定性和精确度。

以往参考电压可利用电阻分压或晶体管自我偏压的方式产生；但是这样产生出来的参考电压容易受工作电压或温度改变，且受制程变异影响的程度也很大。

后来，发明了能隙参考电压，其原理为在电路中配置具有正温度系数特性与负温度系数特性的组件，并利用其电压产生与温度无关的电压，即称为能隙参考电压。

目前产生能隙参考电压的电路通常包含两个部分：起动电路及能隙电压产生电路；起动电路的功能是在整体电路尚未起动并刚接上电源时，唤醒整个电路；当整个电路被唤醒并产生能隙参考电压之后，起动电路必须被关闭。

然而，目前产生能隙参考电压的电路的缺点是，起动电路与能隙电压产生电路彼此的开启及关闭时间容易出错；例如，起动电路已关闭，但能隙电压产生电路却未能产生出能隙参考电压；或是能隙电压产生电路已经能够产生出能隙参考电压，但是起动电路却尚未关闭；这些情况都会使得在产生能隙参考电压时发生错误；另外，产生能隙参考电压的时间也显得过长而不够快速。

发明内容

有鉴于此，本发明的主要目的在于提供一种能隙参考电压电路，能够正确且快速地产生能隙参考电压。

为达到上述目的，本发明的能隙参考电压电路应用于高电位端及低电位端，该能隙参考电压电路包含：第一电位端；第二电位端；起动子电路，电性连接至该第一电位端及该第二电位端；能隙电压子电路，电性连接至该第一电位端、该第二电位端及该起动子电路，该能隙电压子电路包含运算放大器及能隙参考电压输出端，该运算放大器包含运算放大器输出端、运算放大器反相输入端及运算放大器非反相输入端；及辅助子电路，电性连接至该第一电位端、该第二电位端、该起动子电路及该能隙电压子电路，该辅助子电路包含：储电组件，包含储电组件第一端及储电组件第二端，该储电组件第二端电性连接至该第二电位端；第一晶体管，包含第一晶体管第一端、第一晶体管第二端及第一晶体管第三端，该第一晶体管第一端电性连接至该运算放大器非反相输入端，该第一晶体管第二端电性连接至该储电组件第一端，该第一晶体管第三端电性连接至该第二电位端；及第二晶体管，包含第二晶体管第一端、第二晶体管第二端及第二晶体管第三端，该第二晶体管第一端电性连接至该第一电位端，该第二晶体管第二端电性连接至该运算放大器输出端，该第二晶体管第三端电性连接至该储电组件第一端。其中当该第一电位端电性连接至该高电位端，且该第二电位端电性连接至该低电位端之后，该储电组件通过该第二晶体管被该高电位端充电；当该储电组件被充电以至于该储电组件第一端的电位能导通该第一晶体管时，该运算放大器非反相输入端电性连接至该低电位端，借此该运算放大器反相输入端与该运算放大器非反相输入端的电位之间产生微小压差，经过该运算放大器后从该运算放大器输出端输出电压；借此，该能隙电压子电路自该能隙参考电压输出端输出能隙参考电压。

进一步地，所述辅助子电路还包含第三晶体管，该第三晶体管包含第三晶体管第一端、第三晶体管第二端及第三晶体管第三端，该第三晶体管第一端电性连接至所述储电组件第一端，该第三晶体管第二端电性连接至所述起动子电路，该第三晶体管第三端电性连接至所述第二电位端；其中当所述第一电位端电性连接至所述高电位端，该第二电位端电性连接至所述低电位端之后，且在所述储电组件通过所述第二晶体管被该高电位端充电之前，该起动子电路侦知该第一电位端电性连接至该高电位端且该第二电位端电性连接至该低电位端并控制该第三晶体管导通，使得该储电组件第一端电性连接至该第二电位端。

进一步地，所述辅助子电路还包含第四晶体管，该第四晶体管包含第四晶体管第一端、第四晶体管第二端及第四晶体管第三端，该第四晶体管第一端电性连接至所述储电组件第一端，该第四晶体管第二端电性连接至所述能隙电压子电路，该第四晶体管第三端电性连接至所述第二电位端；其中在该能隙电压子电路产生所述能隙参考电压之后，该能隙电压子电路控制该第四晶体管导通，使得该储电组件第一端电性连接至该第二电位端。

进一步地，所述能隙电压子电路还包含：第五晶体管，包含第五晶体管第一端、第五晶体管第二端及第五晶体管第三端，该第五晶体管第一端电性连接至所述第一电位端，该第五晶体管第二端电性连接至所述运算放大器输出端，该第五晶体管第三端电性连接至所述运算放大器反相输入端；第六晶体管，包含第六晶体管第一端、第六晶体管第二端及第六晶体管第三端，该第六晶体管第一端电性连接至该第一电位端，该第六晶体管第二端电性连接至该运算放大器输出端，该第六晶体管第三端电性连接至所述运算放大器非反相输入端；及第七晶体管，包含第七晶体管第一端、第七晶体管第二端及第七晶体管第三端，该第七晶体管第一端电性连接至该第一电位端，该第七晶体管第二端电性连接至该运算放大器输出端，该第七晶体管第三端电性连接至所述第四晶体管第二端。

进一步地，所述能隙电压子电路还包含：第八晶体管，包含第八晶体管第一端、第八晶体管第二端及第八晶体管第三端，该第八晶体管第一端电性连接至所述运算放大器反相输入端，该第八晶体管第二端电性连接至所述第二电位端，该第八晶体管第三端电性连接至该第二电位端；及第九晶体管，包含第九晶体管第一端、第九晶体管第二端及第九晶体管第三端，该第九晶体管第二端电性连接至该第二电位端，该第九晶体管第三端电性连接至该第二电位端。

进一步地，所述能隙电压子电路还包含：第一电阻，电性连接在所述运算放大器反相输入端及所述第二电位端之间；第二电阻，电性连接在所述运算放大器非反相输入端及所述第九晶体管第一端之间；第三电阻，电性连接在该运算放大器非反相输入端及该第二电位端之间；第四电阻，电性连接在所述第七晶体管第三端及所述能隙参考电压输出端之间；及第五电阻，电性连接在该能隙参考电压输出端及该第二电位端之间。

进一步地，所述起动子电路包含：第六电阻，电性连接在所述第一电位端及所述第三晶体管第二端之间；第十晶体管，包含第十晶体管第一端、第十晶体管第二端及第十晶体管第三端，该第十晶体管第一端电性连接至该第一电位端，该第十晶体管第二端电性连接至所述运算放大器输出端；及第十一晶体管，包含第十一晶体管第一端、第十一晶体管第二端及第十一晶体管第三端，该第十一晶体管第一端电性连接至该运算放大器输出端，该第十一晶体管第二端电性连接至该第三晶体管第二端，该第十一晶体管第三端电性连接至所述第二电位端。

进一步地，所述起动子电路还包含：第十二晶体管，包含第十二晶体管第一端、第十二晶体管第二端及第十二晶体管第三端，该第十二晶体管第一端电性连接至所述第三晶体管第二端，该第十二晶体管第二端电性连接至所述第十晶体管第三端，该第十二晶体管第三端电性连接至所述第二电位端；及第十三晶体管，包含第十三晶体管第一端、第十三晶体管第二端及第十三晶体管第三端，该第十三晶体管第一端电性连接至该第十晶体管第三端，该第十三晶体管第二端电性连接至该第十晶体管第三端，该第十三晶体管第三端电性连接至该第二电位端。

进一步地，所述储电组件为电容，所述第一晶体管为N通道金氧半场效晶体管，所述第二晶体管为P通道金氧半场效晶体管，所述第三晶体管为N通道金氧半场效晶体管，所述第四晶体管为N通道金氧半场效晶体管。

进一步地，所述第五晶体管为P通道金氧半场效晶体管，所述第六晶体管为P通道金氧半场效晶体管，所述第七晶体管为P通道金氧半场效晶体管，所述第八晶体管为PNP型双载子接面晶体管，所述第九晶体管为PNP型双载子接面晶体管，所述第十晶体管为P通道金氧半场效晶体管，所述第十一晶体管为N通道金氧半场效晶体管，所述第十二晶体管为N通道金氧半场效晶体管，所述第十三晶体管为N通道金氧半场效晶体管。

相较于现有技术，本发明的功效在于正确且快速地产生能隙参考电压。

附图说明

图1为本发明的能隙参考电压电路方框图；

图2为本发明的能隙参考电压与现有技术比较的波形图；

图3为本发明的运算放大器电压与现有技术比较的波形图。

附图标记说明

能隙参考电压电路10       高电位端20

低电位端30               起动子电路40

能隙电压子电路50         辅助子电路60

第一电位端102            第二电位端104

第六电阻402              第十晶体管404

第十一晶体管406          第十二晶体管408

第十三晶体管410          能隙参考电压输出端VBG

运算放大器502            第五晶体管504

第六晶体管506            第七晶体管508

第八晶体管510            第九晶体管512

第一电阻514              第二电阻516

第三电阻518              第四电阻520

第五电阻522              储电组件602

第一晶体管604            第二晶体管606

第三晶体管608                 第四晶体管610

第十晶体管第一端4042          第十晶体管第二端4044

第十晶体管第三端4046          第十一晶体管第一端4062

第十一晶体管第二端4064        第十一晶体管第三端4066

第十二晶体管第一端4082        第十二晶体管第二端4084

第十二晶体管第三端4086        第十三晶体管第一端4102

第十三晶体管第二端4104        第十三晶体管第三端4106

运算放大器输出端5022          运算放大器反相输入端5024

运算放大器非反相输入端5026    第五晶体管第一端5042

第五晶体管第二端5044          第五晶体管第三端5046

第六晶体管第一端5062          第六晶体管第二端5064

第六晶体管第三端5066          第七晶体管第一端5082

第七晶体管第二端5084          第七晶体管第三端5086

第八晶体管第一端5102          第八晶体管第二端5104

第八晶体管第三端5106          第九晶体管第一端5122

第九晶体管第二端5124          第九晶体管第三端5126

储电组件第一端6022            储电组件第二端6024

第一晶体管第一端6042          第一晶体管第二端6044

第一晶体管第三端6046          第二晶体管第一端6062

第二晶体管第二端6064          第二晶体管第三端6066

第三晶体管第一端6082          第三晶体管第二端6084

第三晶体管第三端6086          第四晶体管第一端6102

第四晶体管第二端6104          第四晶体管第三端6106

电压曲线A～F

具体实施方式

有关本发明的详细说明及技术内容，将配合附图说明如下，然而所附附图仅作为说明用途，并非用于局限本发明。

请参考图1，为本发明的能隙参考电压电路方框图。本发明的能隙参考电压电路10应用于高电位端20及低电位端30；该能隙参考电压电路10包含第一电位端102、第二电位端104、起动子电路40、能隙电压子电路50及辅助子电路60。

该起动子电路40包含第六电阻402、第十晶体管404、第十一晶体管406、第十二晶体管408及第十三晶体管410。

该能隙电压子电路50包含能隙参考电压输出端VBG、运算放大器502、第五晶体管504、第六晶体管506、第七晶体管508、第八晶体管510、第九晶体管512、第一电阻514、第二电阻516、第三电阻518、第四电阻520及第五电阻522。

该辅助子电路60包含储电组件602、第一晶体管604、第二晶体管606、第三晶体管608及第四晶体管610。

该第十晶体管404包含第十晶体管第一端4042、第十晶体管第二端4044及第十晶体管第三端4046；该第十一晶体管406包含第十一晶体管第一端4062、第十一晶体管第二端4064及第十一晶体管第三端4066；该第十二晶体管408包含第十二晶体管第一端4082、第十二晶体管第二端4084及第十二晶体管第三端4086；该第十三晶体管410包含第十三晶体管第一端4102、第十三晶体管第二端4104及第十三晶体管第三端4106。

该运算放大器502包含运算放大器输出端5022、运算放大器反相输入端5024及运算放大器非反相输入端5026；该第五晶体管504包含第五晶体管第一端5042、第五晶体管第二端5044及第五晶体管第三端5046；该第六晶体管506包含第六晶体管第一端5062、第六晶体管第二端5064及第六晶体管第三端5066。

该第七晶体管508包含第七晶体管第一端5082、第七晶体管第二端5084及第七晶体管第三端5086；该第八晶体管510包含第八晶体管第一端5102、第八晶体管第二端5104及第八晶体管第三端5106；该第九晶体管512包含第九晶体管第一端5122、第九晶体管第二端5124及第九晶体管第三端5126。

该储电组件602包含储电组件第一端6022及储电组件第二端6024；该第一晶体管604包含第一晶体管第一端6042、第一晶体管第二端6044及第一晶体管第三端6046；该第二晶体管606包含第二晶体管第一端6062、第二晶体管第二端6064及第二晶体管第三端6066。

该第三晶体管608包含第三晶体管第一端6082、第三晶体管第二端6084及第三晶体管第三端6086；该第四晶体管610包含第四晶体管第一端6102、第四晶体管第二端6104及第四晶体管第三端6106。

该起动子电路40电性连接至该第一电位端102及该第二电位端104；该能隙电压子电路50电性连接至该第一电位端102、该第二电位端104及该起动子电路40；该辅助子电路60电性连接至该第一电位端102、该第二电位端102、该起动子电路40及该能隙电压子电路50。

该第六电阻402电性连接在该第一电位端102及该第三晶体管第二端6084之间；该第十晶体管第一端4042电性连接至该第一电位端102，该第十晶体管第二端4044电性连接至该运算放大器输出端5022；及该第十一晶体管第一端4062电性连接至该运算放大器输出端5022，该第十一晶体管第二端4064电性连接至该第三晶体管第二端6084，该第十一晶体管第三端4066电性连接至该第二电位端104。

该第十二晶体管第一端4082电性连接至该第三晶体管第二端6084，该第十二晶体管第二端4084电性连接至该第十晶体管第三端4046，该第十二晶体管第三端4086电性连接至该第二电位端104；该第十三晶体管第一端4102电性连接至该第十晶体管第三端4046，该第十三晶体管第二端4104电性连接至该第十晶体管第三端4046，该第十三晶体管第三端4106电性连接至该第二电位端104。

该第五晶体管第一端5042电性连接至该第一电位端102，该第五晶体管第二端5044电性连接至该运算放大器输出端5022，该第五晶体管第三端5046电性连接至该运算放大器反相输入端5024；该第六晶体管第一端5062电性连接至该第一电位端102，该第六晶体管第二端5064电性连接至该运算放大器输出端5022，该第六晶体管第三端5066电性连接至该运算放大器非反相输入端5026。

该第七晶体管第一端5082电性连接至该第一电位端102，该第七晶体管第二端5084电性连接至该运算放大器输出端5022，该第七晶体管第三端5086电性连接至该第四晶体管第二端6104；该第八晶体管第一端5102电性连接至该运算放大器反相输入端5024，该第八晶体管第二端5104电性连接至该第二电位端104，该第八晶体管第三端5106电性连接至该第二电位端104；该第九晶体管第二端5124电性连接至该第二电位端104，该第九晶体管第三端5126电性连接至该第二电位端104。

该第一电阻514电性连接在该运算放大器反相输入端5024及该第二电位端104之间；该第二电阻516电性连接在该运算放大器非反相输入端5026及该第九晶体管第一端5122之间；该第三电阻518电性连接在该运算放大器非反相输入端5026及该第二电位端104之间；该第四电阻520电性连接在该第七晶体管第三端5086及该能隙参考电压输出端VBG之间；该第五电阻522电性连接在该能隙参考电压输出端VBG及该第二电位端104之间。

该储电组件第二端6024电性连接至该第二电位端104；该第一晶体管第一端6042电性连接至该运算放大器非反相输入端5026，该第一晶体管第二端6044电性连接至该储电组件第一端6022，该第一晶体管第三端6046电性连接至该第二电位端104；该第二晶体管第一端6062电性连接至该第一电位端102，该第二晶体管第二端6064电性连接至该运算放大器输出端5022，该第二晶体管第三端6066电性连接至该储电组件第一端6022。

该第三晶体管第一端6082电性连接至该储电组件第一端6022，该第三晶体管第二端6084电性连接至该起动子电路40，该第三晶体管第三端6086电性连接至该第二电位端104；该第四晶体管第一端6102电性连接至该储电组件第一端6022，该第四晶体管第二端6104电性连接至该能隙电压子电路50，该第四晶体管第三端6106电性连接至该第二电位端104。

在一个具体的实施例中，该储电组件602为电容，该第一晶体管604为N通道金氧半场效晶体管，该第二晶体管606为P通道金氧半场效晶体管，该第三晶体管608为N通道金氧半场效晶体管，该第四晶体管610为N通道金氧半场效晶体管。

该第五晶体管504为P通道金氧半场效晶体管，该第六晶体管506为P通道金氧半场效晶体管，该第七晶体管508为P通道金氧半场效晶体管，该第八晶体管510为PNP型双载子接面晶体管，该第九晶体管512为PNP型双载子接面晶体管。

该第十晶体管404为P通道金氧半场效晶体管，该第十一晶体管406为N通道金氧半场效晶体管，该第十二晶体管408为N通道金氧半场效晶体管，该第十三晶体管410为N通道金氧半场效晶体管。

该高电位端20可以为例如7.2伏特电压，该低电位端30可以为例如接地；请参考图2，为本发明的能隙参考电压与现有技术比较的波形图。图中斜线A代表，当该第一电位端102电性连接至该高电位端20，且该第二电位端104电性连接至该低电位端30时(即刚接上电源时)，在600u秒内，该第一电位端102的电压从0伏特上升至7.2伏特；曲线B代表，本发明产生的能隙参考电压在约200u秒即可升至约1.2伏特；曲线C代表，现有技术的能隙参考电压需要到约500u秒才可升至1.2伏特；即，本发明能较快产生能隙参考电压，详述如下。

当该第一电位端102电性连接至该高电位端20，且该第二电位端104电性连接至该低电位端30之后，该起动子电路40开始动作，该第十一晶体管406导通，各个分支(即该第十晶体管404、该第五晶体管504、该第六晶体管506、该第七晶体管508及该第二晶体管606)开始产生电流。此时该运算放大器反相输入端5024与该运算放大器非反相输入端5026的电位相同，且都还不能使该第八晶体管510及该第九晶体管512导通。

该起动子电路40设计成当该能隙电压子电路50的分支开始有初始电流时，该起动子电路40会被关闭，接着通过该辅助子电路60完成后续动作。

当该第一电位端102电性连接至该高电位端20，该第二电位端104电性连接至该低电位端30之后，该起动子电路40侦知该第一电位端102电性连接至该高电位端20且该第二电位端104电性连接至该低电位端30并控制该第三晶体管608导通，使得该储电组件第一端6022电性连接至该第二电位端104(接地)。即，该储电组件第一端6022在一开始起动时会被重置(reset)一次。

接着，该储电组件602通过该第二晶体管606开始被该高电位端20充电；当该储电组件602被充电以至于该储电组件第一端6022的电位能导通该第一晶体管604时，该运算放大器非反相输入端5026电性连接至该低电位端30(接地)，借此该运算放大器反相输入端5024与该运算放大器非反相输入端5026的电位之间产生微小压差，经过该运算放大器502后从该运算放大器输出端5022输出电压；借此，该能隙电压子电路50自该能隙参考电压输出端VBG输出能隙参考电压。

其中，该第一晶体管604为驱动力极弱的晶体管，所以该运算放大器非反相输入端5026的电位只会轻微的被该第一晶体管604下拉；目的是要使该运算放大器反相输入端5024与该运算放大器非反相输入端5026的电位之间产生微小压差，该微小压差将会加速该能隙电压子电路50达到稳定的速度，使该能隙参考电压能够被快速的产生出来。

请参考图3，为本发明的运算放大器电压与现有技术比较的波形图。曲线F代表现有技术的运算放大器非反相输入端与反相输入端的电位曲线，两者因为无电位差，因此同为曲线F，且需至约500u秒才能到达稳定的780m伏特。曲线D代表该运算放大器反相输入端5024的电位曲线，曲线E代表该运算放大器非反相输入端5026的电位曲线，可以看出两者在约110u秒至130u秒，以及130u秒至190u秒之间有些许的电位差；如上所述，电位差将加速该能隙电压子电路50达到稳定的速度，图标约在200u秒即到达稳定的780m伏特。

最后，在该能隙电压子电路50产生该能隙参考电压之后，该能隙电压子电路50控制该第四晶体管610导通，使得该储电组件第一端6022电性连接至该第二电位端104(接地)，使得该辅助子电路60不会影响该能隙电压子电路50之后的正常运作。

本发明的能隙参考电压电路使运算放大器的反相输入端及非反相输入端的电位之间产生微小压差，最终能正确且快速地产生能隙参考电压。

以上所述，仅为本发明的较佳实施例的具体说明，并非用以局限本发明的保护范围，其它任何等效变换均应属于本申请的权利要求范围。

Claims (10)

1.一种能隙参考电压电路，其特征在于，应用于高电位端及低电位端，该能隙参考电压电路包含：

第一电位端；

第二电位端；

起动子电路，电性连接至该第一电位端及该第二电位端；

能隙电压子电路，电性连接至该第一电位端、该第二电位端及该起动子电路，该能隙电压子电路包含运算放大器及能隙参考电压输出端，该运算放大器包含运算放大器输出端、运算放大器反相输入端及运算放大器非反相输入端；及

辅助子电路，电性连接至该第一电位端、该第二电位端、该起动子电路及该能隙电压子电路，该辅助子电路包含：

储电组件，包含储电组件第一端及储电组件第二端，该储电组件第二端电性连接至该第二电位端；

第一晶体管，包含第一晶体管第一端、第一晶体管第二端及第一晶体管第三端，该第一晶体管第一端电性连接至该运算放大器非反相输入端，该第一晶体管第二端电性连接至该储电组件第一端，该第一晶体管第三端电性连接至该第二电位端；及

第二晶体管，包含第二晶体管第一端、第二晶体管第二端及第二晶体管第三端，该第二晶体管第一端电性连接至该第一电位端，该第二晶体管第二端电性连接至该运算放大器输出端，该第二晶体管第三端电性连接至该储电组件第一端，

其中当该第一电位端电性连接至该高电位端，且该第二电位端电性连接至该低电位端之后，该储电组件通过该第二晶体管被该高电位端充电；当该储电组件被充电以至于该储电组件第一端的电位能导通该第一晶体管时，该运算放大器非反相输入端电性连接至该低电位端，借此该运算放大器反相输入端与该运算放大器非反相输入端的电位之间产生微小压差，经过该运算放大器后从该运算放大器输出端输出电压；借此，该能隙电压子电路自该能隙参考电压输出端输出能隙参考电压。

2.如权利要求1所述的能隙参考电压电路，其特征在于，所述辅助子电路还包含第三晶体管，该第三晶体管包含第三晶体管第一端、第三晶体管第二端及第三晶体管第三端，该第三晶体管第一端电性连接至所述储电组件第一端，该第三晶体管第二端电性连接至所述起动子电路，该第三晶体管第三端电性连接至所述第二电位端；其中当所述第一电位端电性连接至所述高电位端，该第二电位端电性连接至所述低电位端之后，且在所述储电组件通过所述第二晶体管被该高电位端充电之前，该起动子电路侦知该第一电位端电性连接至该高电位端且该第二电位端电性连接至该低电位端并控制该第三晶体管导通，使得该储电组件第一端电性连接至该第二电位端。

3.如权利要求2所述的能隙参考电压电路，其特征在于，所述辅助子电路还包含第四晶体管，该第四晶体管包含第四晶体管第一端、第四晶体管第二端及第四晶体管第三端，该第四晶体管第一端电性连接至所述储电组件第一端，该第四晶体管第二端电性连接至所述能隙电压子电路，该第四晶体管第三端电性连接至所述第二电位端；其中在该能隙电压子电路产生所述能隙参考电压之后，该能隙电压子电路控制该第四晶体管导通，使得该储电组件第一端电性连接至该第二电位端。

4.如权利要求3所述的能隙参考电压电路，其特征在于，所述能隙电压子电路还包含：

第五晶体管，包含第五晶体管第一端、第五晶体管第二端及第五晶体管第三端，该第五晶体管第一端电性连接至所述第一电位端，该第五晶体管第二端电性连接至所述运算放大器输出端，该第五晶体管第三端电性连接至所述运算放大器反相输入端；

第六晶体管，包含第六晶体管第一端、第六晶体管第二端及第六晶体管第三端，该第六晶体管第一端电性连接至该第一电位端，该第六晶体管第二端电性连接至该运算放大器输出端，该第六晶体管第三端电性连接至所述运算放大器非反相输入端；及

第七晶体管，包含第七晶体管第一端、第七晶体管第二端及第七晶体管第三端，该第七晶体管第一端电性连接至该第一电位端，该第七晶体管第二端电性连接至该运算放大器输出端，该第七晶体管第三端电性连接至所述第四晶体管第二端。

5.如权利要求4所述的能隙参考电压电路，其特征在于，所述能隙电压子电路还包含：

第八晶体管，包含第八晶体管第一端、第八晶体管第二端及第八晶体管第三端，该第八晶体管第一端电性连接至所述运算放大器反相输入端，该第八晶体管第二端电性连接至所述第二电位端，该第八晶体管第三端电性连接至该第二电位端；

第九晶体管，包含第九晶体管第一端、第九晶体管第二端及第九晶体管第三端，该第九晶体管第二端电性连接至该第二电位端，该第九晶体管第三端电性连接至该第二电位端；及

第二电阻，电性连接在所述运算放大器非反相输入端及所述第九晶体管第一端之间。

6.如权利要求5所述的能隙参考电压电路，其特征在于，所述能隙电压子电路还包含：

第一电阻，电性连接在所述运算放大器反相输入端及所述第二电位端之间；

第三电阻，电性连接在该运算放大器非反相输入端及该第二电位端之间；

第四电阻，电性连接在所述第七晶体管第三端及所述能隙参考电压输出端之间；及

第五电阻，电性连接在该能隙参考电压输出端及该第二电位端之间。

7.如权利要求6所述的能隙参考电压电路，其特征在于，所述起动子电路包含：

第六电阻，电性连接在所述第一电位端及所述第三晶体管第二端之间；

第十晶体管，包含第十晶体管第一端、第十晶体管第二端及第十晶体管第三端，该第十晶体管第一端电性连接至该第一电位端，该第十晶体管第二端电性连接至所述运算放大器输出端；

第十一晶体管，包含第十一晶体管第一端、第十一晶体管第二端及第十一晶体管第三端，该第十一晶体管第一端电性连接至该运算放大器输出端，该第十一晶体管第二端电性连接至该第三晶体管第二端，该第十一晶体管第三端电性连接至所述第二电位端；及

第十二晶体管，包含第十二晶体管第一端、第十二晶体管第二端及第十二晶体管第三端，该第十二晶体管第一端电性连接至所述第三晶体管第二端，该第十二晶体管第二端电性连接至所述第十晶体管第三端，该第十二晶体管第三端电性连接至所述第二电位端。

8.如权利要求7所述的能隙参考电压电路，其特征在于，所述起动子电路还包含：

第十三晶体管，包含第十三晶体管第一端、第十三晶体管第二端及第十三晶体管第三端，该第十三晶体管第一端电性连接至该第十晶体管第三端，该第十三晶体管第二端电性连接至该第十晶体管第三端，该第十三晶体管第三端电性连接至该第二电位端。

9.如权利要求8所述的能隙参考电压电路，其特征在于，所述储电组件为电容，所述第一晶体管为N通道金氧半场效晶体管，所述第二晶体管为P通道金氧半场效晶体管，所述第三晶体管为N通道金氧半场效晶体管，所述第四晶体管为N通道金氧半场效晶体管。

10.如权利要求9所述的能隙参考电压电路，其特征在于，所述第五晶体管为P通道金氧半场效晶体管，所述第六晶体管为P通道金氧半场效晶体管，所述第七晶体管为P通道金氧半场效晶体管，所述第八晶体管为PNP型双载子接面晶体管，所述第九晶体管为PNP型双载子接面晶体管，所述第十晶体管为P通道金氧半场效晶体管，所述第十一晶体管为N通道金氧半场效晶体管，所述第十二晶体管为N通道金氧半场效晶体管，所述第十三晶体管为N通道金氧半场效晶体管。