JP2002318626A - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JP2002318626A JP2002318626A JP2001124386A JP2001124386A JP2002318626A JP 2002318626 A JP2002318626 A JP 2002318626A JP 2001124386 A JP2001124386 A JP 2001124386A JP 2001124386 A JP2001124386 A JP 2001124386A JP 2002318626 A JP2002318626 A JP 2002318626A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- transistor
- resistor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 バンドギャップ電圧以下の電源電圧で、温度
特性を損なうことなくバンドギャップ電圧に比例した定
電圧を発生させる定電圧回路を得る。 【解決手段】 ＰＭＯＳトランジスタＱＰ１及びＱＰ２
で、温度に比例した抵抗Ｒ１の両端電圧を電流Ｉ１に変
換し、ＰＭＯＳトランジスタＱＰ３で該電流Ｉ１に対し
て所定の比αをなす電流Ｉ４を出力すると共に、ダイオ
ードＤ１の順方向電圧ＶＤ１を演算増幅器ＯＰ２とＰＭ
ＯＳトランジスタＱＰ４によって電流Ｉ２に変換し、温
度変化に対して変動しないバンドギャップ電圧に比例し
た、バンドギャップ電圧以下の定電圧を得るために、電
流Ｉ２に対して所定の比βをなす電流Ｉ３をＰＭＯＳト
ランジスタＱＰ５から出力して、抵抗Ｒ３で電流Ｉ４と
Ｉ３とを加えた電流を電圧に変換して出力電圧Ｖｏを生
成するようにした。
特性を損なうことなくバンドギャップ電圧に比例した定
電圧を発生させる定電圧回路を得る。 【解決手段】 ＰＭＯＳトランジスタＱＰ１及びＱＰ２
で、温度に比例した抵抗Ｒ１の両端電圧を電流Ｉ１に変
換し、ＰＭＯＳトランジスタＱＰ３で該電流Ｉ１に対し
て所定の比αをなす電流Ｉ４を出力すると共に、ダイオ
ードＤ１の順方向電圧ＶＤ１を演算増幅器ＯＰ２とＰＭ
ＯＳトランジスタＱＰ４によって電流Ｉ２に変換し、温
度変化に対して変動しないバンドギャップ電圧に比例し
た、バンドギャップ電圧以下の定電圧を得るために、電
流Ｉ２に対して所定の比βをなす電流Ｉ３をＰＭＯＳト
ランジスタＱＰ５から出力して、抵抗Ｒ３で電流Ｉ４と
Ｉ３とを加えた電流を電圧に変換して出力電圧Ｖｏを生
成するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、所定の基準電圧を
生成して出力する基準電圧発生回路等に使用される定電
圧回路に関し、特に低電源電圧でバンドギャップ電圧に
比例した定電圧を生成して出力する定電圧回路に関す
る。
生成して出力する基準電圧発生回路等に使用される定電
圧回路に関し、特に低電源電圧でバンドギャップ電圧に
比例した定電圧を生成して出力する定電圧回路に関す
る。
【０００２】
【従来の技術】従来、所定の定電圧を生成して出力する
定電圧回路において、バンドギャップ電圧を生成して出
力することにより、温度変化に対して出力電圧が変動し
ないようにしていた。図２は、このような従来の定電圧
回路の例を示した回路図である。図２の定電圧回路１０
０において、電源電圧ＶＤＤと接地との間に、Ｐチャネ
ル型ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタ
と呼ぶ）１０１、抵抗１０２，１０３及びダイオード１
０４の直列回路と、ＰＭＯＳトランジスタ１０５、抵抗
１０６及びダイオード１０７の直列回路がそれぞれ並列
に接続されている。演算増幅器１０８において、非反転
入力端には、抵抗１０２と１０３との接続部の電圧が印
加されており、反転入力端には、抵抗１０６とダイオー
ド１０７との接続部の電圧が印加されている。
定電圧回路において、バンドギャップ電圧を生成して出
力することにより、温度変化に対して出力電圧が変動し
ないようにしていた。図２は、このような従来の定電圧
回路の例を示した回路図である。図２の定電圧回路１０
０において、電源電圧ＶＤＤと接地との間に、Ｐチャネ
ル型ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタ
と呼ぶ）１０１、抵抗１０２，１０３及びダイオード１
０４の直列回路と、ＰＭＯＳトランジスタ１０５、抵抗
１０６及びダイオード１０７の直列回路がそれぞれ並列
に接続されている。演算増幅器１０８において、非反転
入力端には、抵抗１０２と１０３との接続部の電圧が印
加されており、反転入力端には、抵抗１０６とダイオー
ド１０７との接続部の電圧が印加されている。
【０００３】演算増幅器１０８は、反転入力端及び非反
転入力端にそれぞれ入力された各電圧を比較し、該比較
結果に応じてＰＭＯＳトランジスタ１０１及び１０５の
動作制御をそれぞれ行う。すなわち、演算増幅器１０８
は、反転入力端及び非反転入力端にそれぞれ入力された
各電圧に対して差動増幅を行う。該差動増幅されて得ら
れた演算増幅器１０８の出力電圧によって、ＰＭＯＳト
ランジスタ１０１及び１０５の動作制御が行われ、ＰＭ
ＯＳトランジスタ１０１と抵抗１０２との接続部から、
所定の定電圧Ｖｏが出力される。
転入力端にそれぞれ入力された各電圧を比較し、該比較
結果に応じてＰＭＯＳトランジスタ１０１及び１０５の
動作制御をそれぞれ行う。すなわち、演算増幅器１０８
は、反転入力端及び非反転入力端にそれぞれ入力された
各電圧に対して差動増幅を行う。該差動増幅されて得ら
れた演算増幅器１０８の出力電圧によって、ＰＭＯＳト
ランジスタ１０１及び１０５の動作制御が行われ、ＰＭ
ＯＳトランジスタ１０１と抵抗１０２との接続部から、
所定の定電圧Ｖｏが出力される。
【０００４】一般に、ダイオードの順方向電圧は負の温
度係数を有するため、温度に比例した電流を抵抗とダイ
オードとの直列回路に流し、抵抗の両端に発生する電圧
が正の温度係数を有するようにして、ダイオードの順方
向電圧が有する負の温度係数を補償することで、温度変
化に対して出力電圧Ｖｏを一定にすることができる。す
なわち、出力電圧Ｖｏがシリコンのバンドギャップ電圧
に等しくなるように抵抗１０２、１０３及び１０６の各
抵抗値の設定を行うことにより、出力電圧Ｖｏの温度特
性をなくすことができる。
度係数を有するため、温度に比例した電流を抵抗とダイ
オードとの直列回路に流し、抵抗の両端に発生する電圧
が正の温度係数を有するようにして、ダイオードの順方
向電圧が有する負の温度係数を補償することで、温度変
化に対して出力電圧Ｖｏを一定にすることができる。す
なわち、出力電圧Ｖｏがシリコンのバンドギャップ電圧
に等しくなるように抵抗１０２、１０３及び１０６の各
抵抗値の設定を行うことにより、出力電圧Ｖｏの温度特
性をなくすことができる。
【０００５】
【発明が解決しようとする課題】このような、バンドギ
ャップ電圧を発生させる回路は、特開２０００−８９８
４４号公報で開示されている。すなわち、特開２０００
−８９８４４号公報では、バイポーラ素子にかかる電圧
を１つの演算増幅器でバッファし、バイポーラ素子にバ
イアスをかけて抵抗にかかる電圧をもう１つの演算増幅
器にて発生させることでバンドギャップ電圧を発生する
回路が開示されている。しかし、このようなバンドギャ
ップ電圧を利用した従来の定電圧回路では、バンドギャ
ップ電圧以下の電源電圧においては、温度変化に対して
一定の電圧を出力することができないという問題があっ
た。
ャップ電圧を発生させる回路は、特開２０００−８９８
４４号公報で開示されている。すなわち、特開２０００
−８９８４４号公報では、バイポーラ素子にかかる電圧
を１つの演算増幅器でバッファし、バイポーラ素子にバ
イアスをかけて抵抗にかかる電圧をもう１つの演算増幅
器にて発生させることでバンドギャップ電圧を発生する
回路が開示されている。しかし、このようなバンドギャ
ップ電圧を利用した従来の定電圧回路では、バンドギャ
ップ電圧以下の電源電圧においては、温度変化に対して
一定の電圧を出力することができないという問題があっ
た。
【０００６】本発明は、上記のような問題を解決するた
めになされたものであり、バンドギャップ電圧以下の電
源電圧で、温度変化に対して変動することがなく、バン
ドギャップ電圧に比例した定電圧を発生させることがで
きる定電圧回路を得ることを目的とする。
めになされたものであり、バンドギャップ電圧以下の電
源電圧で、温度変化に対して変動することがなく、バン
ドギャップ電圧に比例した定電圧を発生させることがで
きる定電圧回路を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る定電圧回
路は、所定の飽和電流特性を有する第１のダイオード
と、該第１のダイオードに電流供給を行う第１のトラン
ジスタと、飽和電流が上記第１のダイオードの所定倍で
ある第２のダイオードと、該第２のダイオードのアノー
ドに直列に接続された第１の抵抗と、該第１の抵抗及び
第２のダイオードの直列回路に電流供給を行う第２のト
ランジスタと、第１のダイオードに発生する順方向電圧
と、第１の抵抗及び第２のダイオードの直列回路に発生
する電圧とを比較し、該比較結果に応じて第１及び第２
の各トランジスタの動作制御をそれぞれ行う第１の演算
増幅器と、該第１の演算増幅器によって動作制御される
第３のトランジスタと、所定の抵抗値を有する第２の抵
抗と、該第２の抵抗に電流供給を行う第４のトランジス
タと、第１の抵抗と第２のダイオードの直列回路に発生
する電圧と第２の抵抗に発生する電圧とを比較し、該比
較結果に応じて該第４のトランジスタの動作制御を行う
第２の演算増幅器と、該第２の演算増幅器によって動作
制御される、第４のトランジスタに対して所定の比の電
流供給能力を有する第５のトランジスタと、第３及び第
５の各トランジスタから供給されるそれぞれの電流を電
圧に変換する第３の抵抗とで構成されるものである。
路は、所定の飽和電流特性を有する第１のダイオード
と、該第１のダイオードに電流供給を行う第１のトラン
ジスタと、飽和電流が上記第１のダイオードの所定倍で
ある第２のダイオードと、該第２のダイオードのアノー
ドに直列に接続された第１の抵抗と、該第１の抵抗及び
第２のダイオードの直列回路に電流供給を行う第２のト
ランジスタと、第１のダイオードに発生する順方向電圧
と、第１の抵抗及び第２のダイオードの直列回路に発生
する電圧とを比較し、該比較結果に応じて第１及び第２
の各トランジスタの動作制御をそれぞれ行う第１の演算
増幅器と、該第１の演算増幅器によって動作制御される
第３のトランジスタと、所定の抵抗値を有する第２の抵
抗と、該第２の抵抗に電流供給を行う第４のトランジス
タと、第１の抵抗と第２のダイオードの直列回路に発生
する電圧と第２の抵抗に発生する電圧とを比較し、該比
較結果に応じて該第４のトランジスタの動作制御を行う
第２の演算増幅器と、該第２の演算増幅器によって動作
制御される、第４のトランジスタに対して所定の比の電
流供給能力を有する第５のトランジスタと、第３及び第
５の各トランジスタから供給されるそれぞれの電流を電
圧に変換する第３の抵抗とで構成されるものである。
【０００８】また、上記第１及び第２の各トランジスタ
は、第１の抵抗の両端電圧を電流Ｉ１にそれぞれ変換
し、上記第３のトランジスタは、該電流Ｉ１と所定の比
αをなす電流Ｉ４を第３の抵抗に供給すると共に、上記
第４のトランジスタは、第１のダイオードで発生する順
方向電圧を電流Ｉ２に変換し、上記第５のトランジスタ
は、第３の抵抗で変換される電圧がバンドギャップ電圧
に比例した定電圧になるように、電流Ｉ２と所定の比β
をなす電流Ｉ３を第３の抵抗に供給するようにした。
は、第１の抵抗の両端電圧を電流Ｉ１にそれぞれ変換
し、上記第３のトランジスタは、該電流Ｉ１と所定の比
αをなす電流Ｉ４を第３の抵抗に供給すると共に、上記
第４のトランジスタは、第１のダイオードで発生する順
方向電圧を電流Ｉ２に変換し、上記第５のトランジスタ
は、第３の抵抗で変換される電圧がバンドギャップ電圧
に比例した定電圧になるように、電流Ｉ２と所定の比β
をなす電流Ｉ３を第３の抵抗に供給するようにした。
【０００９】具体的には、上記第１及び第２の各トラン
ジスタは同一のトランジスタであり、該第１又は第２の
トランジスタと第３のトランジスタとの各電流供給能力
の比の設定、第２及び第３の抵抗における各抵抗値の設
定、並びに第４及び第５のトランジスタにおける各電流
供給能力の比の設定をそれぞれ行って、バンドギャップ
電圧に比例した定電圧を生成して出力するようにした。
ジスタは同一のトランジスタであり、該第１又は第２の
トランジスタと第３のトランジスタとの各電流供給能力
の比の設定、第２及び第３の抵抗における各抵抗値の設
定、並びに第４及び第５のトランジスタにおける各電流
供給能力の比の設定をそれぞれ行って、バンドギャップ
電圧に比例した定電圧を生成して出力するようにした。
【００１０】
【発明の実施の形態】次に、図面に示す実施の形態に基
づいて、本発明を詳細に説明する。図１は、本発明の実
施の形態における定電圧回路の例を示した回路図であ
る。図１において、定電圧回路１は、演算増幅器ＯＰ
１，ＯＰ２、Ｐチャネル型ＭＯＳトランジスタ（以下、
ＰＭＯＳトランジスタと呼ぶ）ＱＰ１〜ＱＰ５、ダイオ
ードＤ１，Ｄ２及び抵抗Ｒ１〜Ｒ３で構成されている。
なお、演算増幅器ＯＰ１が第１の演算増幅器を、演算増
幅器ＯＰ２が第２の演算増幅器をそれぞれなし、ダイオ
ードＤ１が第１のダイオードを、ダイオードＤ２が第２
のダイオードをそれぞれなす。また、ＰＭＯＳトランジ
スタＱＰ１〜ＱＰ５が対応して第１〜第５の各トランジ
スタをなし、抵抗Ｒ１〜Ｒ３が対応して第１〜第３の各
抵抗をなす。
づいて、本発明を詳細に説明する。図１は、本発明の実
施の形態における定電圧回路の例を示した回路図であ
る。図１において、定電圧回路１は、演算増幅器ＯＰ
１，ＯＰ２、Ｐチャネル型ＭＯＳトランジスタ（以下、
ＰＭＯＳトランジスタと呼ぶ）ＱＰ１〜ＱＰ５、ダイオ
ードＤ１，Ｄ２及び抵抗Ｒ１〜Ｒ３で構成されている。
なお、演算増幅器ＯＰ１が第１の演算増幅器を、演算増
幅器ＯＰ２が第２の演算増幅器をそれぞれなし、ダイオ
ードＤ１が第１のダイオードを、ダイオードＤ２が第２
のダイオードをそれぞれなす。また、ＰＭＯＳトランジ
スタＱＰ１〜ＱＰ５が対応して第１〜第５の各トランジ
スタをなし、抵抗Ｒ１〜Ｒ３が対応して第１〜第３の各
抵抗をなす。
【００１１】電源電圧ＶＤＤと接地との間には、ＰＭＯ
ＳトランジスタＱＰ１とダイオードＤ１との直列回路、
及びＰＭＯＳトランジスタＱＰ２と抵抗Ｒ１とダイオー
ドＤ２との直列回路が並列に接続されている。ＰＭＯＳ
トランジスタＱＰ１とダイオードＤ１との接続部は、演
算増幅器ＯＰ１の反転入力端に接続され、ＰＭＯＳトラ
ンジスタＱＰ２と抵抗Ｒ１との接続部は、演算増幅器Ｏ
Ｐ１の非反転入力端に接続されている。また、演算増幅
器ＯＰ１の出力端は、ＰＭＯＳトランジスタＱＰ１〜Ｑ
Ｐ３の各ゲートにそれぞれ接続されている。また、電源
電圧ＶＤＤと接地との間にＰＭＯＳトランジスタＱＰ３
と抵抗Ｒ３が直列に接続され、ＰＭＯＳトランジスタＱ
Ｐ３と抵抗Ｒ３との接続部は、出力電圧Ｖｏを出力する
出力端をなしている。
ＳトランジスタＱＰ１とダイオードＤ１との直列回路、
及びＰＭＯＳトランジスタＱＰ２と抵抗Ｒ１とダイオー
ドＤ２との直列回路が並列に接続されている。ＰＭＯＳ
トランジスタＱＰ１とダイオードＤ１との接続部は、演
算増幅器ＯＰ１の反転入力端に接続され、ＰＭＯＳトラ
ンジスタＱＰ２と抵抗Ｒ１との接続部は、演算増幅器Ｏ
Ｐ１の非反転入力端に接続されている。また、演算増幅
器ＯＰ１の出力端は、ＰＭＯＳトランジスタＱＰ１〜Ｑ
Ｐ３の各ゲートにそれぞれ接続されている。また、電源
電圧ＶＤＤと接地との間にＰＭＯＳトランジスタＱＰ３
と抵抗Ｒ３が直列に接続され、ＰＭＯＳトランジスタＱ
Ｐ３と抵抗Ｒ３との接続部は、出力電圧Ｖｏを出力する
出力端をなしている。
【００１２】一方、ＰＭＯＳトランジスタＱＰ２と抵抗
Ｒ１との接続部は、演算増幅器ＯＰ２の非反転入力端に
接続され、演算増幅器ＯＰ２の出力端には、ＰＭＯＳト
ランジスタＱＰ４とＱＰ５の各ゲートがそれぞれ接続さ
れている。また、電源電圧ＶＤＤと接地との間にＰＭＯ
ＳトランジスタＱＰ４と抵抗Ｒ２が直列に接続され、Ｐ
ＭＯＳトランジスタＱＰ４と抵抗Ｒ２との接続部は、演
算増幅器ＯＰ２の反転入力端に接続されている。更に、
ＰＭＯＳトランジスタＱＰ５は、ＰＭＯＳトランジスタ
ＱＰ３に並列に接続されている。
Ｒ１との接続部は、演算増幅器ＯＰ２の非反転入力端に
接続され、演算増幅器ＯＰ２の出力端には、ＰＭＯＳト
ランジスタＱＰ４とＱＰ５の各ゲートがそれぞれ接続さ
れている。また、電源電圧ＶＤＤと接地との間にＰＭＯ
ＳトランジスタＱＰ４と抵抗Ｒ２が直列に接続され、Ｐ
ＭＯＳトランジスタＱＰ４と抵抗Ｒ２との接続部は、演
算増幅器ＯＰ２の反転入力端に接続されている。更に、
ＰＭＯＳトランジスタＱＰ５は、ＰＭＯＳトランジスタ
ＱＰ３に並列に接続されている。
【００１３】このような構成において、ＰＭＯＳトラン
ジスタＱＰ１及びＱＰ２は同一のトランジスタであり、
ダイオードＤ２には、飽和電流がダイオードＤ１のＮ倍
であるものを使用する。このため、抵抗Ｒ１の両端電圧
は、(ｋＴ／ｑ)ｌｎ(Ｎ)となる。なお、ｋＴ／ｑはサー
マルボルテージを示しており、ｋはボルツマン定数、ｑ
は電子の電荷量、Ｔは温度を示している。
ジスタＱＰ１及びＱＰ２は同一のトランジスタであり、
ダイオードＤ２には、飽和電流がダイオードＤ１のＮ倍
であるものを使用する。このため、抵抗Ｒ１の両端電圧
は、(ｋＴ／ｑ)ｌｎ(Ｎ)となる。なお、ｋＴ／ｑはサー
マルボルテージを示しており、ｋはボルツマン定数、ｑ
は電子の電荷量、Ｔは温度を示している。
【００１４】演算増幅器ＯＰ１及びＯＰ２はそれぞれ差
動増幅器をなしており、演算増幅器ＯＰ１は、ダイオー
ドＤ１の順方向電圧ＶＤ１と、ダイオードＤ２及び抵抗
Ｒ１の直列回路で発生する電圧ＶＤ２とを比較し、該比
較結果に応じた電流Ｉ１が流れるように各ＰＭＯＳトラ
ンジスタＱＰ１及びＱＰ２を、該電流Ｉ１と所定の比α
をなす電流Ｉ４を流すＰＭＯＳトランジスタＱＰ３をそ
れぞれ動作制御する。このことから、電圧ＶＤ１とＶＤ
２は同じ電圧となり、演算増幅器ＯＰ２の非反転入力端
にはダイオードＤ１の順方向電圧ＶＤ１が印加される。
すなわち、ダイオードＤ２の順方向電圧は、{ＶＤ１−
(ｋＴ／ｑ)ｌｎ(Ｎ)}となる。また、ＰＭＯＳトランジ
スタＱＰ３は、ＰＭＯＳトランジスタＱＰ１又はＱＰ２
に対して所定の比の電流供給能力を有し、温度に比例し
た抵抗Ｒ１の両端電圧が変換された電流Ｉ１と所定の比
をなす電流Ｉ４を生成して出力する。
動増幅器をなしており、演算増幅器ＯＰ１は、ダイオー
ドＤ１の順方向電圧ＶＤ１と、ダイオードＤ２及び抵抗
Ｒ１の直列回路で発生する電圧ＶＤ２とを比較し、該比
較結果に応じた電流Ｉ１が流れるように各ＰＭＯＳトラ
ンジスタＱＰ１及びＱＰ２を、該電流Ｉ１と所定の比α
をなす電流Ｉ４を流すＰＭＯＳトランジスタＱＰ３をそ
れぞれ動作制御する。このことから、電圧ＶＤ１とＶＤ
２は同じ電圧となり、演算増幅器ＯＰ２の非反転入力端
にはダイオードＤ１の順方向電圧ＶＤ１が印加される。
すなわち、ダイオードＤ２の順方向電圧は、{ＶＤ１−
(ｋＴ／ｑ)ｌｎ(Ｎ)}となる。また、ＰＭＯＳトランジ
スタＱＰ３は、ＰＭＯＳトランジスタＱＰ１又はＱＰ２
に対して所定の比の電流供給能力を有し、温度に比例し
た抵抗Ｒ１の両端電圧が変換された電流Ｉ１と所定の比
をなす電流Ｉ４を生成して出力する。
【００１５】演算増幅器ＯＰ２は、非反転入力端に入力
された順方向電圧ＶＤ１と反転入力端に入力された抵抗
Ｒ２で発生する電圧との比較を行い、該比較結果に応じ
た電流Ｉ２及びＩ３が流れるようにＰＭＯＳトランジス
タＱＰ４及びＱＰ５の動作制御を行う。ここで、例えば
抵抗Ｒ２と抵抗Ｒ３は同じものであるとすると、ＰＭＯ
ＳトランジスタＱＰ４とＱＰ５とのゲートサイズの比に
応じて電流Ｉ２に対する電流Ｉ３が生成される。例え
ば、ＰＭＯＳトランジスタＱＰ５のゲート幅をＰＭＯＳ
トランジスタＱＰ４の半分にすることにより、電流Ｉ３
を電流Ｉ２の１／２にすることができる。電流Ｉ４と電
流Ｉ３は加算され、抵抗Ｒ３は、該加算された電流に応
じた出力電圧Ｖｏを発生させる。
された順方向電圧ＶＤ１と反転入力端に入力された抵抗
Ｒ２で発生する電圧との比較を行い、該比較結果に応じ
た電流Ｉ２及びＩ３が流れるようにＰＭＯＳトランジス
タＱＰ４及びＱＰ５の動作制御を行う。ここで、例えば
抵抗Ｒ２と抵抗Ｒ３は同じものであるとすると、ＰＭＯ
ＳトランジスタＱＰ４とＱＰ５とのゲートサイズの比に
応じて電流Ｉ２に対する電流Ｉ３が生成される。例え
ば、ＰＭＯＳトランジスタＱＰ５のゲート幅をＰＭＯＳ
トランジスタＱＰ４の半分にすることにより、電流Ｉ３
を電流Ｉ２の１／２にすることができる。電流Ｉ４と電
流Ｉ３は加算され、抵抗Ｒ３は、該加算された電流に応
じた出力電圧Ｖｏを発生させる。
【００１６】通常、ダイオードで発生される電圧は負の
温度特性を有し、温度に比例した電圧を抵抗の両端に発
生させることで抵抗成分は正の温度特性を有する。この
ことから、ダイオードで発生される電圧と抵抗の両端に
発生する電圧の２つを加算してバンドギャップ電圧に比
例させることで、温度変化に対して変動しない定電圧を
得ることができる。すなわち、温度に比例した抵抗Ｒ１
で発生する電圧を電流Ｉ１に変換し、更に該電流Ｉ１に
対して所定の比αをなす電流Ｉ４を生成すると共に、ダ
イオードＤ１で発生する順方向電圧ＶＤ１を電流Ｉ２に
変換し該変換した電流Ｉ２に対して所定の比βをなす電
流Ｉ３を生成して、該電流Ｉ４とＩ３との和を抵抗Ｒ３
で電圧に変換する。
温度特性を有し、温度に比例した電圧を抵抗の両端に発
生させることで抵抗成分は正の温度特性を有する。この
ことから、ダイオードで発生される電圧と抵抗の両端に
発生する電圧の２つを加算してバンドギャップ電圧に比
例させることで、温度変化に対して変動しない定電圧を
得ることができる。すなわち、温度に比例した抵抗Ｒ１
で発生する電圧を電流Ｉ１に変換し、更に該電流Ｉ１に
対して所定の比αをなす電流Ｉ４を生成すると共に、ダ
イオードＤ１で発生する順方向電圧ＶＤ１を電流Ｉ２に
変換し該変換した電流Ｉ２に対して所定の比βをなす電
流Ｉ３を生成して、該電流Ｉ４とＩ３との和を抵抗Ｒ３
で電圧に変換する。
【００１７】この際、抵抗Ｒ３で変換された電圧がバン
ドギャップ電圧に比例した電圧になるようにダイオード
Ｄ１の順方向電圧ＶＤ１及び抵抗Ｒ１とＲ２の各抵抗値
をそれぞれ決定する。例えば、電流Ｉ４を電流Ｉ１の１
／ｍ（ｍ＞０）、電流Ｉ３を電流Ｉ２の１／ｎ（ｎ＞
０）にした場合、下記（１）式を満たすように各回路定
数を決定する。なお、この場合、１／ｍはαを、１／ｎ
はβをそれぞれ示している。また、上記ｍとｎは、互い
に比例するものである。 ＶＢＧ／γ＝(ＶＤＩ／γ)＋(Ｒ２／Ｒ１)×(ｋＴ／ｑ)………………（１） なお、上記（１）式において、ＶＢＧはバンドギャップ
電圧を、γはｎ／ｍを、Ｒ１は抵抗Ｒ１の抵抗値を、Ｒ
２は抵抗Ｒ２の抵抗値をそれぞれ示している。
ドギャップ電圧に比例した電圧になるようにダイオード
Ｄ１の順方向電圧ＶＤ１及び抵抗Ｒ１とＲ２の各抵抗値
をそれぞれ決定する。例えば、電流Ｉ４を電流Ｉ１の１
／ｍ（ｍ＞０）、電流Ｉ３を電流Ｉ２の１／ｎ（ｎ＞
０）にした場合、下記（１）式を満たすように各回路定
数を決定する。なお、この場合、１／ｍはαを、１／ｎ
はβをそれぞれ示している。また、上記ｍとｎは、互い
に比例するものである。 ＶＢＧ／γ＝(ＶＤＩ／γ)＋(Ｒ２／Ｒ１)×(ｋＴ／ｑ)………………（１） なお、上記（１）式において、ＶＢＧはバンドギャップ
電圧を、γはｎ／ｍを、Ｒ１は抵抗Ｒ１の抵抗値を、Ｒ
２は抵抗Ｒ２の抵抗値をそれぞれ示している。
【００１８】また、このときの出力電圧Ｖｏは、下記
（２）式のように設定することができる。 Ｖｏ＝(Ｒ３／Ｒ２)×ＶＢＧ／ｎ………………（２） なお、上記（２）式において、Ｒ３は抵抗Ｒ３の抵抗値
を示している。
（２）式のように設定することができる。 Ｖｏ＝(Ｒ３／Ｒ２)×ＶＢＧ／ｎ………………（２） なお、上記（２）式において、Ｒ３は抵抗Ｒ３の抵抗値
を示している。
【００１９】このように、上記（１）及び（２）式を満
たすように回路定数を決定する。すなわち、ＰＭＯＳト
ランジスタＱＰ１又はＱＰ２とＰＭＯＳトランジスタＱ
Ｐ３との各電流供給能力の比、抵抗Ｒ２及びＲ３の各抵
抗値並びにＰＭＯＳトランジスタＱＰ４及びＱＰ５の各
電流供給能力の比を、出力電圧Ｖｏがバンドギャップ電
圧に比例した電圧になるように設定する。このようにす
ることにより、温度変化に対して変動の少ないバンドギ
ャップ電圧以下の定電圧を得ることができる。
たすように回路定数を決定する。すなわち、ＰＭＯＳト
ランジスタＱＰ１又はＱＰ２とＰＭＯＳトランジスタＱ
Ｐ３との各電流供給能力の比、抵抗Ｒ２及びＲ３の各抵
抗値並びにＰＭＯＳトランジスタＱＰ４及びＱＰ５の各
電流供給能力の比を、出力電圧Ｖｏがバンドギャップ電
圧に比例した電圧になるように設定する。このようにす
ることにより、温度変化に対して変動の少ないバンドギ
ャップ電圧以下の定電圧を得ることができる。
【００２０】上記のように、本実施の形態における定電
圧回路は、演算増幅器ＯＰ１によってＰＭＯＳトランジ
スタＱＰ１，ＱＰ２から同じ電流が供給されるため、抵
抗Ｒ１の両端に温度に比例した電圧を得ると共に、ＰＭ
ＯＳトランジスタＱＰ１及びＱＰ２で、温度に比例した
抵抗Ｒ１の両端電圧を電流Ｉ１に変換し、ＰＭＯＳトラ
ンジスタＱＰ３で該電流Ｉ１に対して所定の比αをなす
電流Ｉ４を出力すると共に、ダイオードＤ１の順方向電
圧ＶＤ１を演算増幅器ＯＰ２とＰＭＯＳトランジスタＱ
Ｐ４によって電流Ｉ２に変換し、温度変化に対して変動
しないバンドギャップ電圧に比例した、バンドギャップ
電圧以下の定電圧を得るために、電流Ｉ２に対して所定
の比βをなす電流Ｉ３をＰＭＯＳトランジスタＱＰ５か
ら出力して、抵抗Ｒ３で電流Ｉ４とＩ３とを加えた電流
を電圧に変換して出力電圧Ｖｏを生成するようにした。
圧回路は、演算増幅器ＯＰ１によってＰＭＯＳトランジ
スタＱＰ１，ＱＰ２から同じ電流が供給されるため、抵
抗Ｒ１の両端に温度に比例した電圧を得ると共に、ＰＭ
ＯＳトランジスタＱＰ１及びＱＰ２で、温度に比例した
抵抗Ｒ１の両端電圧を電流Ｉ１に変換し、ＰＭＯＳトラ
ンジスタＱＰ３で該電流Ｉ１に対して所定の比αをなす
電流Ｉ４を出力すると共に、ダイオードＤ１の順方向電
圧ＶＤ１を演算増幅器ＯＰ２とＰＭＯＳトランジスタＱ
Ｐ４によって電流Ｉ２に変換し、温度変化に対して変動
しないバンドギャップ電圧に比例した、バンドギャップ
電圧以下の定電圧を得るために、電流Ｉ２に対して所定
の比βをなす電流Ｉ３をＰＭＯＳトランジスタＱＰ５か
ら出力して、抵抗Ｒ３で電流Ｉ４とＩ３とを加えた電流
を電圧に変換して出力電圧Ｖｏを生成するようにした。
【００２１】このことから、ＰＭＯＳトランジスタＱＰ
１又はＰＭＯＳトランジスタＱＰ２と、ＰＭＯＳトラン
ジスタＱＰ３との各電流供給能力の比の設定、抵抗Ｒ２
及びＲ３における各抵抗値の設定、並びにＰＭＯＳトラ
ンジスタＱＰ４及びＱＰ５における各電流供給能力の比
の設定をそれぞれ行うことによって、バンドギャップ電
圧に比例した定電圧を生成して出力することができ、電
源電圧ＶＤＤがバンドギャップ電圧以下であっても、温
度変化に影響されない定電圧を生成して出力することが
できる。
１又はＰＭＯＳトランジスタＱＰ２と、ＰＭＯＳトラン
ジスタＱＰ３との各電流供給能力の比の設定、抵抗Ｒ２
及びＲ３における各抵抗値の設定、並びにＰＭＯＳトラ
ンジスタＱＰ４及びＱＰ５における各電流供給能力の比
の設定をそれぞれ行うことによって、バンドギャップ電
圧に比例した定電圧を生成して出力することができ、電
源電圧ＶＤＤがバンドギャップ電圧以下であっても、温
度変化に影響されない定電圧を生成して出力することが
できる。
【００２２】
【発明の効果】上記の説明から明らかなように、本発明
の定電圧回路によれば、第１及び第２の各トランジスタ
で温度に比例した第１の抵抗の両端電圧を電流に変換
し、第３のトランジスタで第１又は第２のトランジスタ
から供給される電流に応じた電流を出力し、第１のダイ
オードの順方向電圧を第２の演算増幅器と第４のトラン
ジスタによって電流に変換し、該電流に対して所定の比
をなす電流を第５のトランジスタから出力して、第３の
抵抗で第３及び第５の各トランジスタからのそれぞれの
電流を加えた電流を電圧に変換して出力するようにし
た。このことから、バンドギャップ電圧に比例した定電
圧を生成して出力するように各回路定数を設定すること
ができ、電源電圧を小さくしても、温度変化に影響され
ない定電圧を生成して出力することができる。
の定電圧回路によれば、第１及び第２の各トランジスタ
で温度に比例した第１の抵抗の両端電圧を電流に変換
し、第３のトランジスタで第１又は第２のトランジスタ
から供給される電流に応じた電流を出力し、第１のダイ
オードの順方向電圧を第２の演算増幅器と第４のトラン
ジスタによって電流に変換し、該電流に対して所定の比
をなす電流を第５のトランジスタから出力して、第３の
抵抗で第３及び第５の各トランジスタからのそれぞれの
電流を加えた電流を電圧に変換して出力するようにし
た。このことから、バンドギャップ電圧に比例した定電
圧を生成して出力するように各回路定数を設定すること
ができ、電源電圧を小さくしても、温度変化に影響され
ない定電圧を生成して出力することができる。
【００２３】また、第１の抵抗の両端電圧を電流Ｉ１に
変換し、該電流Ｉ１と所定の比αをなす電流Ｉ４を上記
第３の抵抗に供給すると共に、第１のダイオードで発生
する順方向電圧を電流Ｉ２に変換し、第３の抵抗で変換
される電圧がバンドギャップ電圧に比例した定電圧にな
るように、電流Ｉ２と所定の比βをなす電流Ｉ３を第３
の抵抗に供給するようにした。このことから、電源電圧
がバンドギャップ電圧以下であっても、温度変化に影響
されない定電圧を生成して出力することができる。
変換し、該電流Ｉ１と所定の比αをなす電流Ｉ４を上記
第３の抵抗に供給すると共に、第１のダイオードで発生
する順方向電圧を電流Ｉ２に変換し、第３の抵抗で変換
される電圧がバンドギャップ電圧に比例した定電圧にな
るように、電流Ｉ２と所定の比βをなす電流Ｉ３を第３
の抵抗に供給するようにした。このことから、電源電圧
がバンドギャップ電圧以下であっても、温度変化に影響
されない定電圧を生成して出力することができる。
【００２４】具体的には、第１及び第２の各トランジス
タを同一のトランジスタにし、第１又は第２のトランジ
スタと第３のトランジスタとの各電流供給能力の比の設
定、上記第２及び第３の抵抗における各抵抗値の設定、
並びに上記第４及び第５のトランジスタにおける各電流
供給能力の比の設定をそれぞれ行うことによって、バン
ドギャップ電圧に比例した定電圧を生成して出力するよ
うにした。このことから、電源電圧を小さくしても、温
度変化に影響されない定電圧を生成して出力することが
できる。
タを同一のトランジスタにし、第１又は第２のトランジ
スタと第３のトランジスタとの各電流供給能力の比の設
定、上記第２及び第３の抵抗における各抵抗値の設定、
並びに上記第４及び第５のトランジスタにおける各電流
供給能力の比の設定をそれぞれ行うことによって、バン
ドギャップ電圧に比例した定電圧を生成して出力するよ
うにした。このことから、電源電圧を小さくしても、温
度変化に影響されない定電圧を生成して出力することが
できる。
【図１】 本発明の実施の形態における定電圧回路の例
を示した回路図である。
を示した回路図である。
【図２】 従来の定電圧回路の例を示した回路図であ
る。
る。
１ 定電圧回路 ＯＰ１，ＯＰ２ 演算増幅器 ＱＰ１〜ＱＰ５ ＰＭＯＳトランジスタ Ｄ１，Ｄ２ ダイオード Ｒ１〜Ｒ３ 抵抗
Claims (3)
- 【請求項１】 所定の飽和電流特性を有する第１のダイ
オードと、 該第１のダイオードに電流供給を行う第１のトランジス
タと、 飽和電流が上記第１のダイオードの所定倍である第２の
ダイオードと、 該第２のダイオードのアノードに直列に接続された第１
の抵抗と、 該第１の抵抗及び上記第２のダイオードの直列回路に電
流供給を行う第２のトランジスタと、 上記第１のダイオードに発生する順方向電圧と、上記第
１の抵抗及び第２のダイオードの直列回路に発生する電
圧とを比較し、該比較結果に応じて上記第１の及び第２
の各トランジスタの動作制御をそれぞれ行う第１の演算
増幅器と、 該第１の演算増幅器によって動作制御される第３のトラ
ンジスタと、 所定の抵抗値を有する第２の抵抗と、 該第２の抵抗に電流供給を行う第４のトランジスタと、 上記第１の抵抗と第２のダイオードの直列回路に発生す
る電圧と上記第２の抵抗に発生する電圧とを比較し、該
比較結果に応じて該第４のトランジスタの動作制御を行
う第２の演算増幅器と、 該第２の演算増幅器によって動作制御される、上記第４
のトランジスタに対して所定の比の電流供給能力を有す
る第５のトランジスタと、 上記第３及び第５の各トランジスタから供給されるそれ
ぞれの電流を電圧に変換する第３の抵抗と、で構成され
ることを特徴とする定電圧回路。 - 【請求項２】 上記第１及び第２の各トランジスタは、
第１の抵抗の両端電圧を電流Ｉ１にそれぞれ変換し、上
記第３のトランジスタは、該電流Ｉ１と所定の比αをな
す電流Ｉ４を上記第３の抵抗に供給すると共に、上記第
４のトランジスタは、第１のダイオードで発生する順方
向電圧を電流Ｉ２に変換し、上記第５のトランジスタ
は、第３の抵抗で変換される電圧がバンドギャップ電圧
に比例した定電圧になるように、上記電流Ｉ２と所定の
比βをなす電流Ｉ３を上記第３の抵抗に供給することを
特徴とする請求項１記載の定電圧回路。 - 【請求項３】 上記第１及び第２の各トランジスタは同
一のトランジスタであり、該第１又は第２のトランジス
タと第３のトランジスタとの各電流供給能力の比の設
定、上記第２及び第３の抵抗における各抵抗値の設定、
並びに上記第４及び第５のトランジスタにおける各電流
供給能力の比の設定をそれぞれ行って、バンドギャップ
電圧に比例した定電圧を生成して出力することを特徴と
する請求項１又は２記載の定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001124386A JP2002318626A (ja) | 2001-04-23 | 2001-04-23 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001124386A JP2002318626A (ja) | 2001-04-23 | 2001-04-23 | 定電圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002318626A true JP2002318626A (ja) | 2002-10-31 |
Family
ID=18973782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001124386A Pending JP2002318626A (ja) | 2001-04-23 | 2001-04-23 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002318626A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007052718A (ja) * | 2005-08-19 | 2007-03-01 | Fujitsu Ltd | バンドギャップ回路 |
| JP2007200234A (ja) * | 2006-01-30 | 2007-08-09 | Nec Electronics Corp | 非線形カレントミラー回路で駆動する基準電圧回路 |
| JP2007249733A (ja) * | 2006-03-17 | 2007-09-27 | Oki Electric Ind Co Ltd | 基準電位発生回路 |
| JP2007323799A (ja) * | 2006-05-31 | 2007-12-13 | Hynix Semiconductor Inc | 温度依存性を有する内部電源発生装置 |
| JP2008269506A (ja) * | 2007-04-25 | 2008-11-06 | Oki Electric Ind Co Ltd | 基準電流回路 |
| JP2009003835A (ja) * | 2007-06-25 | 2009-01-08 | Oki Electric Ind Co Ltd | 基準電流発生装置 |
| JP2009098802A (ja) * | 2007-10-15 | 2009-05-07 | Toshiba Corp | 基準電圧発生回路 |
| JP2010073133A (ja) * | 2008-09-22 | 2010-04-02 | Seiko Instruments Inc | バンドギャップ基準電圧回路 |
| JP2011010343A (ja) * | 2004-03-30 | 2011-01-13 | Qualcomm Inc | 温度安定化された電圧制御発振器 |
| JP2012123485A (ja) * | 2010-12-06 | 2012-06-28 | Lapis Semiconductor Co Ltd | 基準電流出力装置及び基準電流出力方法 |
-
2001
- 2001-04-23 JP JP2001124386A patent/JP2002318626A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011010343A (ja) * | 2004-03-30 | 2011-01-13 | Qualcomm Inc | 温度安定化された電圧制御発振器 |
| JP2007052718A (ja) * | 2005-08-19 | 2007-03-01 | Fujitsu Ltd | バンドギャップ回路 |
| JP4681983B2 (ja) * | 2005-08-19 | 2011-05-11 | 富士通セミコンダクター株式会社 | バンドギャップ回路 |
| JP2007200234A (ja) * | 2006-01-30 | 2007-08-09 | Nec Electronics Corp | 非線形カレントミラー回路で駆動する基準電圧回路 |
| JP2007249733A (ja) * | 2006-03-17 | 2007-09-27 | Oki Electric Ind Co Ltd | 基準電位発生回路 |
| JP4658838B2 (ja) * | 2006-03-17 | 2011-03-23 | Ｏｋｉセミコンダクタ株式会社 | 基準電位発生回路 |
| JP2007323799A (ja) * | 2006-05-31 | 2007-12-13 | Hynix Semiconductor Inc | 温度依存性を有する内部電源発生装置 |
| JP2008269506A (ja) * | 2007-04-25 | 2008-11-06 | Oki Electric Ind Co Ltd | 基準電流回路 |
| JP2009003835A (ja) * | 2007-06-25 | 2009-01-08 | Oki Electric Ind Co Ltd | 基準電流発生装置 |
| JP2009098802A (ja) * | 2007-10-15 | 2009-05-07 | Toshiba Corp | 基準電圧発生回路 |
| JP2010073133A (ja) * | 2008-09-22 | 2010-04-02 | Seiko Instruments Inc | バンドギャップ基準電圧回路 |
| JP2012123485A (ja) * | 2010-12-06 | 2012-06-28 | Lapis Semiconductor Co Ltd | 基準電流出力装置及び基準電流出力方法 |
| US8878512B2 (en) | 2010-12-06 | 2014-11-04 | Lapis Semiconductor Co., Ltd. | Reference current output device with improved temperature characteristics, and a corresponding reference current output method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4817825B2 (ja) | 基準電圧発生回路 | |
| JP4722502B2 (ja) | バンドギャップ回路 | |
| US8154272B2 (en) | Reference voltage generating apparatus and method thereof for removing temperature invariant current components from a reference current | |
| JP4616281B2 (ja) | 低オフセット・バンドギャップ電圧基準 | |
| KR101241378B1 (ko) | 기준 바이어스 발생 회로 | |
| US7609106B2 (en) | Constant current circuit | |
| US20070080740A1 (en) | Reference circuit for providing a temperature independent reference voltage and current | |
| US8476967B2 (en) | Constant current circuit and reference voltage circuit | |
| JP2008108009A (ja) | 基準電圧発生回路 | |
| TW200944989A (en) | Low voltage current and voltage generator | |
| US20120319793A1 (en) | Oscillation circuit | |
| JP5367620B2 (ja) | 電流源回路および半導体装置 | |
| JP7334081B2 (ja) | 基準電圧回路 | |
| US7944272B2 (en) | Constant current circuit | |
| JP2002318626A (ja) | 定電圧回路 | |
| US10503197B2 (en) | Current generation circuit | |
| US7609046B2 (en) | Constant voltage circuit | |
| JP4328391B2 (ja) | 電圧および電流基準回路 | |
| US7638996B2 (en) | Reference current generator circuit | |
| JP5074139B2 (ja) | 基準電圧発生回路 | |
| JP2004015423A (ja) | 定電流発生回路 | |
| JP2007228399A (ja) | 電圧制御電流源および可変利得増幅器 | |
| JP4259941B2 (ja) | 基準電圧発生回路 | |
| JP2550871B2 (ja) | Ｃｍｏｓ定電流源回路 | |
| JPH0934566A (ja) | 電流源回路 |