JP7334081B2 - 基準電圧回路 - Google Patents
基準電圧回路 Download PDFInfo
- Publication number
- JP7334081B2 JP7334081B2 JP2019138412A JP2019138412A JP7334081B2 JP 7334081 B2 JP7334081 B2 JP 7334081B2 JP 2019138412 A JP2019138412 A JP 2019138412A JP 2019138412 A JP2019138412 A JP 2019138412A JP 7334081 B2 JP7334081 B2 JP 7334081B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- diode
- circuit
- transistor
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/18—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using Zener diodes
- G05F3/185—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using Zener diodes and field-effect transistors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/10—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
この基準電圧回路には、簡易な構成で基準電圧が生成できるため、ツェナーダイオード、ダイオード及び抵抗を備えた構成が用いられる(例えば、特許文献1参照)。
これにより、基準電圧回路100は、抵抗107及び106の接続点から、基準電圧となる出力電圧Voutを出力する。
Vout=(R106・Vz+R107・VD)/(R106+R107) …(A1)
上記(A1)式において、Vzはツェナーダイオード104のカソードの電圧、VDはダイオード105のアノードの電圧、R106及びR107は抵抗106、107それぞれの抵抗値である。
I105=(Vz-VD)/(R106+R107) …(A2)
ここで、電圧Vzは正の温度係数を有し、電圧VDは負の温度係数を有する。
抵抗R106及びR107の温度係数が0の場合(温度係数を有さない場合)、電流I105は正の温度係数を有する。
I104=I103-I105 …(A3)
電流I103が温度係数を有さない場合、電流I105が正の温度係数を有するため、電流I104は負の温度係数を有する。
しかしながら、電圧Vzの線形性を保たせるためには、電圧VDの負の温度係数の影響を低減させる程度の大きな電流I103をバイアス電流としてツェナーダイオード104に定常的に流す必要があり、基準電圧回路の低消費電力化を行うことが困難になる。
<第1の実施形態>
図1は、第1の実施形態による基準電圧回路の構成例を示す回路である。
基準電圧回路1は、カレントミラー回路10、電流制御回路20、抵抗31(第1抵抗)、32(第2抵抗)、ツェナーダイオードZD及びダイオードD1を備えている。
カレントミラー回路10は、pチャネル型のトランジスタ11及び12を備えており、トランジスタ11のドレインが出力端子Toに接続され、トランジスタ12のドレインが入力端子Tiに接続されている。
電流制御回路20は、基準電圧回路1における電流源であり、誤差増幅回路OP1、トランジスタ21及びV/I変換素子22を備えている。
抵抗31は、一端がツェナーダイオードZDのカソードに接続され、他端が抵抗32の一端及び出力端子TVoutに接続されている。
抵抗32は、他端がダイオードD1のアノードに接続されている。
ダイオードD1は、カソードが接地点に接続されている。
トランジスタ21は、nチャネル型のトランジスタであり、ドレインがカレントミラー回路10の入力端子Tiに接続され、ゲートが誤差増幅回路OP1の出力端子に接続され、ソースがV/I変換素子22の一端に接続されている。
誤差増幅回路OP1は、非反転入力端子がダイオードD1のアノードに接続され、反転入力端子がV/I変換素子22の一端に接続されている。
図2は、V/I変換素子の一例を示す回路図である。図2において、V/I変換素子22は、ダイオード22A、抵抗22B、抵抗22C及びダイオード22Dを備えている。
V/I変換素子22の一端と他端の間に、ダイオード22Aと、抵抗22Bと、抵抗22C及びダイオード22Dの直列回路とが並列に接続されている。ここで、ダイオード22A及び22Dは、V/I変換素子22の一端から他端において順方向に接続されている。
このとき、ツェナーダイオードZDに電流IZDが流れることで、ツェナーダイオードZDのカソードに逆方向電圧として電圧VZが発生する。また、ダイオードD1に電流ID1が流れることで、ダイオードD1のアノードに順方向電圧として電圧VDが発生する。
出力電圧Voutが、電圧VZと、電圧VDと、抵抗31及び32の分圧比とに対応して決定される。以下の(1)式において、抵抗31及び32の抵抗値をそれぞれR31、R32としている。
Vout=(R32・VZ+R31・VD)/(R31+R32) …(1)
R32・(dVZ/dT)+R31・(dVD/dT)=0 …(2)
上記(2)式において、(dVZ/dT)は単位当たりの温度変化によるカソード電圧VZの変化量を示し、正の温度係数を有している。また、(dVD/dT)は単位当たりの温度変化による電圧VDの変化量を示し、負の温度係数を有している。
すなわち、誤差増幅回路OP1がトランジスタ21に負帰還処理を行わせることにより、V/I変換素子22の電圧降下は、電圧VDと等しくなる。そのため、V/I変換素子22には、電圧VDに対応する制御電流Iconが、カレントミラー回路10の入力端子Tiから流れる。
ここで、ダイオード22Aには、ダイオードD1との面積比(P/N接合の面積比)に対応し、電流ID1に比例する電流I22Aが流れる。ダイオード22Aの電圧降下は負の温度係数を有している。
また、抵抗22Bには、ダイオードD1の電圧VDに比例する電流I22B(=VD/R22B)が流れる。R22Bは、抵抗22Bの抵抗値である。電流I22Bは負の温度係数を有している。
抵抗22C及びダイオード22Dには、ダイオードD1のアノード電圧とダイオード22Dのアノード電圧の差電圧ΔVDに比例する電流I22C(=ΔVD/R23C)が流れる。R23Cは、抵抗23Cの抵抗値である。差電圧ΔVDは正の温度係数を有している。
Icrt=K・(I22A+I22B+I22C) …(3)
例えば、ダイオードD1とダイオード22Aとの面積比が1:1であり、ダイオードD1とダイオードD22Dとの面積比が1:N(>1、例えば2以上)であり、K=1である場合、基準電流Icrtは以下の(4)式により表される。
Icrt=I22A(=ID1)+VD/R22B+ΔVD/R22C …(4)
このため、第二項VD/R22B及び第三項ΔVD/R22Cは、カレントミラー回路10の出力端子ToからツェナーダイオードZDに出力される。
ツェナーダイオードZDに流れる電流IZDは、式(4)から第一項を除いた(5)式で表される。
IZD=VD/R22B+ΔVD/R22C …(5)
また、抵抗22B及びR22Cの温度係数が「0」である場合、電圧VDが負の温度係数であるため、電流VD/R22Bの温度係数が負となり、差電圧ΔVDが正の温度係数であるため、電流ΔVD/R22Cの温度係数が正となる。したがって、抵抗22Bの抵抗値R22Bと、抵抗22Cの抵抗値RR22Cとを調整することにより、ツェナーダイオードZDに流れる電流IZDの温度特性を正、あるいは負へと任意に調整することができる。
これにより、電圧VD及び電圧VZの温度依存性に基づく変動に対応して、この変動を補償する電流ID1をダイオードD1に流し、かつ電流IZDをツェナーダイオードZDに流すことで、電圧VZを任意に制御することが可能である。
また、V/I変換素子22は、ダイオード22A、抵抗22B、抵抗22C及びダイオード22Dを備えている構成で説明したが、ダイオード22Aと、抵抗22Bと、22C及びダイオード22Dの直列回路とのいずれか、あるいはそれらの組合せを備える構成としてもよい。この構成の場合、カソード電圧VZが線形性を保持するように、カレントミラー回路10のミラー比や、ダイオード22A、22Dの面積比、抵抗22B、22Cの抵抗値などを調整して、電流ID1とIZDとが温度変化に対応して適時調整された電流Icrtとなるように、電圧VDから制御電流Iconを生成させる。
基準電圧回路1は、図1に対してダイオードD2が付加されている。ダイオードD2は、アノードがカレントミラー回路10の出力端子Toに接続され、カソードが抵抗31の一端に接続されている。ダイオードD2の電圧降下がVD2である場合、出力電圧Voutは以下の(6)式により表される。
Vout=(R32・(VZ-VD2)+R31・VD)/(R31+R32) …(6)
抵抗31の一端の電圧が正の温度係数であるため、出力電圧Voutの温度依存性を無くすために、(6)式から判るように抵抗31の抵抗値R31を増加させる。これにより、抵抗31の電圧降下が増加し、出力電圧Voutが低下する。
したがって、図1の構成に比較して、より低い出力電圧Voutを必要とする場合、図3に示すように、ダイオードD2を追加することにより、容易に実現できる。
例えば、ツェナーダイオードZDのカソードに定電流源41を付加した場合、ツェナーダイオードZDには、定電流源41から電流IZDが供給される。これにより、カレントミラー回路10は、ダイオードD1に流れる電流ID1として基準電流Icrtを供給する。この場合、ツェナーダイオードZDに流れる電流IZDが電圧VDによる影響を受けず、電流制御回路20は、ダイオードD1に流れる電流ID1のみの補償を温度変化に対応して行う構成となる。
また、カレントミラー回路10の入力端子Tiに定電流源42を付加した場合も、上述した定電流源41を付加した場合と同様に、電流制御回路20は、ダイオードD1に流れる電流ID1のみの補償を行う構成となる。
図4は、第2の実施形態による基準電圧回路の構成例を示す回路図である。
基準電圧回路1Aは、電流源10A、電流制御回路20A、抵抗31、32、ツェナーダイオードZD及びダイオードD1を備えている。
電流源10Aは、pチャネル型のトランジスタ13を備えている。
電流制御回路20Aは、誤差増幅回路OP2、V/I変換素子22及びトランジスタ23を備えている。
トランジスタ23は、pチャネル型のトランジスタであり、ソースに電源電圧VDDが印加され、ドレインがV/I変換素子22の一端及び誤差増幅回路OP2の非反転入力端子に接続されている。
V/I変換素子22は、他端が接地点に接続されている。
抵抗32は、他端がダイオードD1のアノード及び誤差増幅回路OP2の反転入力端子に接続されている。
ツェナーダイオードZDは、アノードが接地点に接続されている。
ダイオードD1は、カソードが接地点に接続されている。
誤差増幅回路OP2及びトランジスタ26がボルテージフォロワを構成しているため、V/I変換素子22の電圧降下はトランジスタ23の負帰還によりダイオードD1の電圧VDと同様となる。
トランジスタ13及び23のゲート電圧が等しいため、トランジスタ13及び23にアスペクト比に応じたドレイン電流が流れる。これにより、トランジスタ13には、V/I変換素子22に流れる制御電流Iconに対応した基準電流Icrtが流れる。
従って、本実施形態の基準電圧回路は、温度変化に対応して電流IZDを、必要最小限の電流量に調整して供給することが出来るので、ツェナーダイオードZDのカソードに印加される電圧VZの温度依存性の線形性を保ちながら、省電力化することが可能である。
図5は、第3の実施形態による基準電圧回路の構成例を示す回路図である。
基準電圧回路1Bは、電流制御回路20Bを備えている以外は、第2の実施形態と同様の構成である。
電流制御回路20Bは、pチャネル型のトランジスタ24及び25と、nチャネル型のトランジスタ26及び27と、V/I変換素子22を備えている。
トランジスタ25は、ソースに電源電圧VDDが印加され、ドレインがトランジスタ27のドレインに接続されている。
トランジスタ26は、ゲートがトランジスタ27のゲートに接続され、ソースがダイオードD1のアノードに接続されている。
トランジスタ27は、ソースがV/I変換素子22を介して接地点に接続されている。
トランジスタ24及び25がカレントミラーを構成しており、トランジスタ24と25とのミラー比に対応した電流がトランジスタ26及び27に流れ、トランジスタ27のソース電圧が決まる。
V/I変換素子22に電圧VDに対応した制御電流Iconがトランジスタ25を介して流れるため、トランジスタ25とカレントミラーを構成するトランジスタ13には、V/I変換素子22に流れる制御電流Iconにミラー比に対応した基準電流Icrtが流れる。
従って、本実施形態の基準電圧回路は、温度変化に対応して電流IZDを、必要最小限の電流量に調整して供給することが出来るので、ツェナーダイオードZDのカソードに印加される電圧VZの温度依存性の線形性を保ちながら、省電力化することが可能である。
図6は、第4の実施形態による基準電圧回路の構成例を示す回路図である。
基準電圧回路1Cは、電流制御回路20C、バイポーラトランジスタBT1、定電流源41を備えている以外は、第1の実施形態と同様の構成である。
電流制御回路20Cは、バイポーラトランジスタBT2を備えている。
バイポーラトランジスタBT1及びBT2は、npn型のバイポーラトランジスタであり、カレントミラーを構成している。
バイポーラトランジスタBT2は、コレクタがカレントミラー回路10の入力端子Tiに接続され、ベースがバイポーラトランジスタBT1のベースに接続され、エミッタが接地点に接続されている。ここで、バイポーラトランジスタBT2のベース/エミッタは第1の実施形態におけるV/I変換素子22のダイオード22Aに対応し、バイポーラトランジスタBT1のベース/エミッタと同様のダイオード特性を有する。
バイポーラトランジスタBT2には、バイポーラトランジスタBT1とのミラー比に基づき、コレクタ電流が流れる。
バイポーラトランジスタBT2のコレクタ電流は、電圧VDに対応して流れる制御電流Iconであり、カレントミラー回路10の入力端子Tiに入力される。
これにより、カレントミラー回路10は、ミラー比に対応した基準電流Icrtを出力端子Toから出力する。
これにより、ツェナーダイオードZDに流れる電流IZDが定電流源41から供給され、電圧VDによる影響を受けないため、電流制御回路20Cは、バイポーラトランジスタBT1で、ダイオードD1に流れる電流ID1のみの補償を行う構成となる。
また、カレントミラー回路10の入力端子Tiに定電流源42を付加した場合も、上述した定電流源41を付加した場合と同様に、電流制御回路20Cは、バイポーラ接続されたバイポーラトランジスタBT1(ダイオードD1に相当)に流れる電流ID1のみの補償を行う構成となる。
従って、本実施形態の基準電圧回路は、温度変化に対応して電流IZDを、必要最小限の電流量に調整して供給することが出来るので、ツェナーダイオードZDのカソードに印加される電圧VZの温度依存性の線形性を保ちながら、省電力化することが可能である。
ことが可能である。
10…カレントミラー回路
10A…電流源
11,12,13,21,23,24,25,26,27…トランジスタ
20,20A,20B,20C…電流制御回路
22…V/I変換素子
22A,22D,D1…ダイオード
22B,22C,31,32…抵抗
41,42…定電流源
BT1,BT2…バイポーラトランジスタ
OP1,OP2…誤差増幅回路
ZD…ツェナーダイオード
Claims (11)
- カソードが第1ノードを介して電流源に接続され、アノードが接地点に接続されたツェナーダイオードと、
一端が前記第1ノードと接続された第1抵抗と、
一端が前記第1抵抗の他端に接続された第2抵抗と、
アノードが第2ノードを介して前記第2抵抗の他端に接続され、カソードが接地点に接続された第1ダイオードと、
前記第2ノードに接続され、前記第1ダイオードのアノード電圧に対応した制御電流を生成し、前記電流源に対して当該制御電流に対応する基準電流を前記第1ダイオードに供給させる電流制御回路と、
を備えることを特徴とする基準電圧回路。 - 前記電流源が、前記制御電流を入力電流とし、前記基準電流を出力電流とする第1カレントミラー回路を備え、
前記電流制御回路が、前記アノード電圧を前記制御電流に変換するV/I変換素子を備える
ことを特徴とする請求項1に記載の基準電圧回路。 - 前記電流制御回路が、
非反転入力端子が前記第2ノードに接続され、反転入力端子が前記V/I変換素子の一端に接続された第1誤差増幅回路と、
ドレインが前記第1カレントミラー回路の入力端子に接続され、ゲートが前記第1誤差増幅回路の出力端子に接続され、ソースが前記V/I変換素子の一端に接続された、nチャネル型の第1トランジスタと、
を備えることを特徴とする請求項2に記載の基準電圧回路。 - 前記電流源が、ソースが電源に接続され、ドレインが前記第1ノードに接続されたpチャネル型の第2トランジスタであり、
前記電流制御回路が、
前記制御電流に対応した前記基準電流を前記第2トランジスタが流すように制御する
ことを特徴とする請求項1に記載の基準電圧回路。 - 前記電流制御回路が、
ソースが前記電源に接続されたpチャネル型の第3トランジスタと、
反転入力端子が前記第2ノードに接続され、非反転入力端子が前記第3トランジスタのドレインに接続され、出力端子が前記第2トランジスタのゲート及び前記第3トランジスタのゲートに接続された第2誤差増幅回路と、
前記非反転入力端子と前記接地点との間に接続された、前記第1ダイオードと同様の特性を有するV/I変換素子と、
を備えることを特徴とする請求項4に記載の基準電圧回路。 - 前記電流制御回路が、
第2カレントミラー回路と、
ドレインが前記第2カレントミラー回路の入力端子に接続されたnチャネル型の第4トランジスタと、
ドレイン及びゲートが前記第2カレントミラー回路の出力端子と前記第4トランジスタのゲートに接続され、ソースが前記第2ノードに接続されたnチャネル型の第5トランジスタと、
前記第4トランジスタのソースと接地点との間に接続された、前記第1ダイオードと同様の特性を有するV/I変換素子と、
を備えることを特徴とする請求項4に記載の基準電圧回路。 - 前記V/I変換素子が、
前記第1ダイオードと同様の特性を有する第2ダイオードを備える
ことを特徴とする請求項2、請求項5または請求項6に記載の基準電圧回路。 - 前記V/I変換素子が、
第2ダイオードと、第3抵抗と、第4抵抗及び第3ダイオードが直列に接続された直列回路と、のいずれか、または組合せが並列に接続されている
ことを特徴とする請求項2、請求項5または請求項6に記載の基準電圧回路。 - 前記第1ノードと前記第1抵抗との間に順方向に接続される第4ダイオードを備える
ことを特徴とする請求項1から請求項8のいずれか一項に記載の基準電圧回路。 - 前記電流源が、前記ツェナーダイオードの電流を流す定電流源と、出力端子が前記第1ノードと接続された第3カレントミラー回路とを備え、
前記第1ダイオードは、コレクタ及びベースがダイオード接続され、エミッタが接地点に接続されたnpn型の第1バイポーラトランジスタで形成され、
前記電流制御回路は、コレクタが前記第3カレントミラー回路の入力端子に接続され、ベースが前記第1バイポーラトランジスタのコレクタ及びベースに接続され、エミッタが接地点に接続されたnpn型の第2バイポーラトランジスタで形成され、
前記第3カレントミラー回路は、前記制御電流を入力電流とし、前記基準電流を出力電流とする
ことを特徴とする請求項1に記載の基準電圧回路。 - 前記第1バイポーラトランジスタのベース-エミッタのダイオード特性が、前記第2バイポーラトランジスタのベース-エミッタのダイオード特性と同様である
ことを特徴とする請求項10に記載の基準電圧回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019138412A JP7334081B2 (ja) | 2019-07-29 | 2019-07-29 | 基準電圧回路 |
TW109123275A TW202129456A (zh) | 2019-07-29 | 2020-07-10 | 參考電壓電路 |
US16/931,005 US11402863B2 (en) | 2019-07-29 | 2020-07-16 | Reference voltage circuit |
KR1020200091825A KR20210014079A (ko) | 2019-07-29 | 2020-07-23 | 기준 전압 회로 |
CN202010743420.4A CN112306131B (zh) | 2019-07-29 | 2020-07-29 | 基准电压电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019138412A JP7334081B2 (ja) | 2019-07-29 | 2019-07-29 | 基準電圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021022177A JP2021022177A (ja) | 2021-02-18 |
JP7334081B2 true JP7334081B2 (ja) | 2023-08-28 |
Family
ID=74259662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019138412A Active JP7334081B2 (ja) | 2019-07-29 | 2019-07-29 | 基準電圧回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11402863B2 (ja) |
JP (1) | JP7334081B2 (ja) |
KR (1) | KR20210014079A (ja) |
CN (1) | CN112306131B (ja) |
TW (1) | TW202129456A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3812873A1 (en) * | 2019-10-24 | 2021-04-28 | NXP USA, Inc. | Voltage reference generation with compensation for temperature variation |
US11703527B2 (en) * | 2020-09-04 | 2023-07-18 | Changxin Memory Technologies, Inc. | Voltage detection circuit and charge pump circuit |
CN114063696A (zh) * | 2021-11-05 | 2022-02-18 | 格威半导体(厦门)有限公司 | 基于齐纳二级管的电压基准源与电子设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006133916A (ja) | 2004-11-02 | 2006-05-25 | Nec Electronics Corp | 基準電圧回路 |
WO2011004457A1 (ja) | 2009-07-07 | 2011-01-13 | 富士通株式会社 | 定電流回路、および半導体集積回路 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2314423C3 (de) * | 1973-03-23 | 1981-08-27 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zur Herstellung einer Referenzgleichspannungsquelle |
JPS60119106A (ja) * | 1983-11-30 | 1985-06-26 | Mitsubishi Electric Corp | 定電圧回路 |
JPH06309051A (ja) * | 1993-04-22 | 1994-11-04 | Fuji Electric Co Ltd | 基準電圧発生回路 |
DE10146849A1 (de) * | 2001-09-24 | 2003-04-10 | Atmel Germany Gmbh | Verfahren zur Erzeugung einer Ausgangsspannung |
DE10146831B4 (de) * | 2001-09-24 | 2006-06-22 | Atmel Germany Gmbh | Verfahren zur Erzeugung eines zeitlich begrenzten Signals |
US6724244B2 (en) * | 2002-08-27 | 2004-04-20 | Winbond Electronics Corp. | Stable current source circuit with compensation circuit |
JP2006260209A (ja) * | 2005-03-17 | 2006-09-28 | Mitsubishi Electric Corp | 電圧制御電圧源 |
US7554311B2 (en) * | 2006-07-31 | 2009-06-30 | Sandisk Corporation | Hybrid charge pump regulation |
CN101226414B (zh) * | 2008-01-30 | 2012-01-11 | 北京中星微电子有限公司 | 一种动态补偿基准电压的方法以及带隙基准电压源 |
JP2009223850A (ja) * | 2008-03-19 | 2009-10-01 | Denso Corp | 定電圧回路 |
US8461912B1 (en) * | 2011-12-20 | 2013-06-11 | Atmel Corporation | Switched-capacitor, curvature-compensated bandgap voltage reference |
JP6061589B2 (ja) * | 2012-03-22 | 2017-01-18 | エスアイアイ・セミコンダクタ株式会社 | 基準電圧回路 |
JP5862434B2 (ja) * | 2012-04-10 | 2016-02-16 | 富士電機株式会社 | パワートランジスタの駆動回路 |
CN204667243U (zh) * | 2015-06-15 | 2015-09-23 | 灿芯半导体(上海)有限公司 | 一种电压调整电路 |
CN108052154B (zh) * | 2018-02-05 | 2023-08-01 | 成都信息工程大学 | 一种无运放高阶低温漂带隙基准电路 |
-
2019
- 2019-07-29 JP JP2019138412A patent/JP7334081B2/ja active Active
-
2020
- 2020-07-10 TW TW109123275A patent/TW202129456A/zh unknown
- 2020-07-16 US US16/931,005 patent/US11402863B2/en active Active
- 2020-07-23 KR KR1020200091825A patent/KR20210014079A/ko unknown
- 2020-07-29 CN CN202010743420.4A patent/CN112306131B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006133916A (ja) | 2004-11-02 | 2006-05-25 | Nec Electronics Corp | 基準電圧回路 |
WO2011004457A1 (ja) | 2009-07-07 | 2011-01-13 | 富士通株式会社 | 定電流回路、および半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
US20210034092A1 (en) | 2021-02-04 |
CN112306131A (zh) | 2021-02-02 |
KR20210014079A (ko) | 2021-02-08 |
TW202129456A (zh) | 2021-08-01 |
US11402863B2 (en) | 2022-08-02 |
CN112306131B (zh) | 2023-07-18 |
JP2021022177A (ja) | 2021-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4809340B2 (ja) | 絶対温度に比例する電圧回路 | |
JP7334081B2 (ja) | 基準電圧回路 | |
JPH0727424B2 (ja) | 定電流源回路 | |
KR20070052691A (ko) | 씨엠오에스 정전압 발전기 | |
JP2011039887A (ja) | バンドギャップレファレンス回路 | |
US10503197B2 (en) | Current generation circuit | |
US6940338B2 (en) | Semiconductor integrated circuit | |
KR101443178B1 (ko) | 전압제어회로 | |
JP4259941B2 (ja) | 基準電圧発生回路 | |
JP2002318626A (ja) | 定電圧回路 | |
US6778008B2 (en) | Process-compensated CMOS current reference | |
CN108345336B (zh) | 能隙参考电路 | |
JP2002074967A (ja) | 降圧電源回路 | |
JP5040397B2 (ja) | 基準電圧回路 | |
JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
JP2729001B2 (ja) | 基準電圧発生回路 | |
KR100599974B1 (ko) | 기준 전압 발생기 | |
KR0150196B1 (ko) | BiCMOS 기준 전압 발생기 | |
JP4249599B2 (ja) | 基準電圧回路 | |
KR0173944B1 (ko) | 히스테리시스를 갖는 비교기 | |
US20240319754A1 (en) | Managing curvature compensation in bandgap reference voltage output in compensation circuit | |
WO2021111994A1 (ja) | 基準電圧生成回路 | |
JP2615005B2 (ja) | 半導体集積回路 | |
CN118692540A (zh) | 补偿电路和用于管理补偿电路中的曲率补偿的方法 | |
JP4946643B2 (ja) | パワーアンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230307 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230816 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7334081 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |