JP7334081B2 - 基準電圧回路 - Google Patents

基準電圧回路 Download PDF

Info

Publication number
JP7334081B2
JP7334081B2 JP2019138412A JP2019138412A JP7334081B2 JP 7334081 B2 JP7334081 B2 JP 7334081B2 JP 2019138412 A JP2019138412 A JP 2019138412A JP 2019138412 A JP2019138412 A JP 2019138412A JP 7334081 B2 JP7334081 B2 JP 7334081B2
Authority
JP
Japan
Prior art keywords
current
diode
circuit
transistor
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019138412A
Other languages
English (en)
Other versions
JP2021022177A (ja
Inventor
勉 冨岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2019138412A priority Critical patent/JP7334081B2/ja
Priority to TW109123275A priority patent/TW202129456A/zh
Priority to US16/931,005 priority patent/US11402863B2/en
Priority to KR1020200091825A priority patent/KR20210014079A/ko
Priority to CN202010743420.4A priority patent/CN112306131B/zh
Publication of JP2021022177A publication Critical patent/JP2021022177A/ja
Application granted granted Critical
Publication of JP7334081B2 publication Critical patent/JP7334081B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/18—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using Zener diodes
    • G05F3/185—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using Zener diodes and field-effect transistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/10—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Description

本発明は、基準電圧回路に関する。
従来から、基準電圧回路は、所定の電圧と閾値電圧とを比較する比較器に対して、この閾値電圧となる基準電圧を生成する回路として、電子回路に幅広く用いられる。
この基準電圧回路には、簡易な構成で基準電圧が生成できるため、ツェナーダイオード、ダイオード及び抵抗を備えた構成が用いられる（例えば、特許文献１参照）。
図７に示す基準電圧回路１００は、定電流回路１０３の出力端子と接地点との間に、ツェナーダイオード１０４と、抵抗１０７、１０６及びダイオード１０５の直列接続とが並列に接続されている。また、ツェナーダイオード１０４が逆方向に、ダイオード１０５が順方向に接続されている。
これにより、基準電圧回路１００は、抵抗１０７及び１０６の接続点から、基準電圧となる出力電圧Ｖｏｕｔを出力する。
特許第１１４１１６０号公報
基準電圧回路１００において、出力電圧Ｖｏｕｔは（Ａ１）式により表される。
Ｖｏｕｔ＝（Ｒ106・Ｖz＋Ｒ107・ＶD）／（Ｒ106＋Ｒ107） …（Ａ１）
上記（Ａ１）式において、Ｖzはツェナーダイオード１０４のカソードの電圧、ＶDはダイオード１０５のアノードの電圧、Ｒ106及びＲ107は抵抗１０６、１０７それぞれの抵抗値である。
また、ダイオード１０５を流れる電流Ｉ105は（Ａ２）式により表される。
Ｉ105＝（Ｖz－ＶD）／（Ｒ106＋Ｒ107） …（Ａ２）
ここで、電圧Ｖzは正の温度係数を有し、電圧ＶDは負の温度係数を有する。
抵抗Ｒ１０６及びＲ１０７の温度係数が０の場合（温度係数を有さない場合）、電流Ｉ105は正の温度係数を有する。
定電流源１０３が供給する電流をＩ103とした場合、ツェナーダイオード１０４に流れる電流Ｉ104は（Ａ３）式により表される。
Ｉ104＝Ｉ103－Ｉ105 …（Ａ３）
電流Ｉ103が温度係数を有さない場合、電流Ｉ105が正の温度係数を有するため、電流Ｉ104は負の温度係数を有する。
すなわち、電流Ｉ103が変化せず、温度の上昇に対応して電流Ｉ105が増加するに従い、電流Ｉ104が相対的に減少する。このため、基準電圧回路１００の場合、温度が上昇するに従って電流Ｉ104が減少するため、電圧Ｖzの温度変化に対する線形性を保つことができなくなる。
一方、温度が上昇して電流Ｉ105が増加した場合においても、電圧ＶDの負の温度係数の影響を低減するために電流Ｉ103を増加させることで、電圧Ｖzの温度変化に対する線形性を保たせ、出力電圧Ｖｏｕｔの温度係数を０とすることができる。
しかしながら、電圧Ｖzの線形性を保たせるためには、電圧ＶDの負の温度係数の影響を低減させる程度の大きな電流Ｉ103をバイアス電流としてツェナーダイオード１０４に定常的に流す必要があり、基準電圧回路の低消費電力化を行うことが困難になる。
本発明は、このような事情に鑑みてなされたもので、定電流源からツェナーダイオードに流す電流を増加させることなく、ツェナーダイオードのカソードに印加される電圧の温度依存性における線形性を維持でき、電力消費を抑制することで省電力化が可能な基準電圧回路を提供することを目的とする。
本発明の基準電圧回路は、カソードが第１ノードを介して電流源に接続され、アノードが接地点に接続されたツェナーダイオードと、一端が前記第１ノードと接続された第１抵抗と、一端が前記第１抵抗の他端に接続された第２抵抗と、アノードが第２ノードを介して前記第２抵抗の他端に接続され、カソードが接地点に接続された第１ダイオードと、前記第１ダイオードのアノード電圧に対応した制御電流を生成し、前記電流源に対して当該制御電流に対応する基準電流を前記第１ダイオードに供給させる電流制御回路とを備えることを特徴とする。
この発明によれば、定電流源からツェナーダイオードに流す電流を増加させることなく、ツェナーダイオードのカソードに印加される電圧の温度依存性における線形性を維持でき、電力消費を抑制することで省電力化が可能な基準電圧回路を提供することができる。
第１の実施形態による基準電圧回路の構成例を示す回路図である。 Ｖ／Ｉ変換素子の一例を示す回路図である。 第１の実施形態による基準電圧回路の変形例を示す回路図である。 第２の実施形態による基準電圧回路の構成例を示す回路図である。 第３の実施形態による基準電圧回路の構成例を示す回路図である。 第４の実施形態による基準電圧回路の構成例を示す回路図である。 従来の基準電圧回路を示す回路図である。
以下、図面を参照して、本実施形態について説明する。
＜第１の実施形態＞
図１は、第１の実施形態による基準電圧回路の構成例を示す回路である。
基準電圧回路１は、カレントミラー回路１０、電流制御回路２０、抵抗３１（第１抵抗）、３２（第２抵抗）、ツェナーダイオードＺＤ及びダイオードＤ１を備えている。
カレントミラー回路１０は、ｐチャネル型のトランジスタ１１及び１２を備えており、トランジスタ１１のドレインが出力端子Ｔｏに接続され、トランジスタ１２のドレインが入力端子Ｔｉに接続されている。
電流制御回路２０は、基準電圧回路１における電流源であり、誤差増幅回路ＯＰ１、トランジスタ２１及びＶ／Ｉ変換素子２２を備えている。
ツェナーダイオードＺＤは、カソードがカレントミラー回路１０の出力端子Ｔｏに接続され、アノードが接地点に接続されている。
抵抗３１は、一端がツェナーダイオードＺＤのカソードに接続され、他端が抵抗３２の一端及び出力端子ＴＶｏｕｔに接続されている。
抵抗３２は、他端がダイオードＤ１のアノードに接続されている。
ダイオードＤ１は、カソードが接地点に接続されている。
トランジスタ２１は、ｎチャネル型のトランジスタであり、ドレインがカレントミラー回路１０の入力端子Ｔｉに接続され、ゲートが誤差増幅回路ＯＰ１の出力端子に接続され、ソースがＶ／Ｉ変換素子２２の一端に接続されている。
誤差増幅回路ＯＰ１は、非反転入力端子がダイオードＤ１のアノードに接続され、反転入力端子がＶ／Ｉ変換素子２２の一端に接続されている。
Ｖ／Ｉ変換素子２２は、他端が接地点に接続されており、ダイオードＤ１の電圧ＶDを制御電流Ｉconに変換する。
図２は、Ｖ／Ｉ変換素子の一例を示す回路図である。図２において、Ｖ／Ｉ変換素子２２は、ダイオード２２Ａ、抵抗２２Ｂ、抵抗２２Ｃ及びダイオード２２Ｄを備えている。
Ｖ／Ｉ変換素子２２の一端と他端の間に、ダイオード２２Ａと、抵抗２２Ｂと、抵抗２２Ｃ及びダイオード２２Ｄの直列回路とが並列に接続されている。ここで、ダイオード２２Ａ及び２２Ｄは、Ｖ／Ｉ変換素子２２の一端から他端において順方向に接続されている。
基準電圧回路１は、トランジスタ１１及び１２のソースに電源電圧ＶＤＤが印加されることにより、出力端子ＴＶｏｕｔから出力電圧Ｖｏｕｔを出力する。
このとき、ツェナーダイオードＺＤに電流ＩZDが流れることで、ツェナーダイオードＺＤのカソードに逆方向電圧として電圧ＶZが発生する。また、ダイオードＤ１に電流ＩD1が流れることで、ダイオードＤ１のアノードに順方向電圧として電圧ＶDが発生する。
出力電圧Ｖｏｕｔが、電圧ＶZと、電圧ＶDと、抵抗３１及び３２の分圧比とに対応して決定される。以下の（１）式において、抵抗３１及び３２の抵抗値をそれぞれＲ31、Ｒ32としている。
Ｖｏｕｔ＝（Ｒ32・ＶZ＋Ｒ31・ＶD）／（Ｒ31＋Ｒ32） …（１）
そして、ツェナーダイオードＺＤの電圧ＶZが正の温度係数を有し、ダイオードＤ１の電圧ＶDの負の温度係数と平衡し、基準電圧回路１の出力電圧Ｖｏｕｔが温度依存性を有さない（温度係数が「０」）ようにする。このため、ツェナーダイオードＺＤにバイアス電流として電流ＩZDを流した際、以下の（２）式を満足するように抵抗３１及び３２の抵抗値Ｒ31、Ｒ32を設定する。
Ｒ32・（ｄＶZ／ｄＴ）＋Ｒ31・（ｄＶD／ｄＴ）＝０ …（２）
上記（２）式において、（ｄＶZ／ｄＴ）は単位当たりの温度変化によるカソード電圧ＶZの変化量を示し、正の温度係数を有している。また、（ｄＶD／ｄＴ）は単位当たりの温度変化による電圧ＶDの変化量を示し、負の温度係数を有している。
電流制御回路２０は、ダイオードＤ１の電圧ＶDを、この電圧ＶDに対応した制御電流Ｉconに変換するＶ／Ｉ変換回路として機能する。
すなわち、誤差増幅回路ＯＰ１がトランジスタ２１に負帰還処理を行わせることにより、Ｖ／Ｉ変換素子２２の電圧降下は、電圧ＶDと等しくなる。そのため、Ｖ／Ｉ変換素子２２には、電圧ＶDに対応する制御電流Ｉconが、カレントミラー回路１０の入力端子Ｔｉから流れる。
この制御電流Ｉconは、ダイオード２２Ａと、抵抗２２Ｂと、抵抗２２Ｃ及びダイオード２２Ｄの直列回路とに流れる電流の合成電流となる。
ここで、ダイオード２２Ａには、ダイオードＤ１との面積比（Ｐ／Ｎ接合の面積比）に対応し、電流ＩD1に比例する電流Ｉ22Aが流れる。ダイオード２２Ａの電圧降下は負の温度係数を有している。
また、抵抗２２Ｂには、ダイオードＤ１の電圧ＶDに比例する電流Ｉ22B（＝ＶD／Ｒ22B）が流れる。Ｒ22Bは、抵抗２２Ｂの抵抗値である。電流Ｉ22Bは負の温度係数を有している。
抵抗２２Ｃ及びダイオード２２Ｄには、ダイオードＤ１のアノード電圧とダイオード２２Ｄのアノード電圧の差電圧ΔＶDに比例する電流Ｉ22C（＝ΔＶD／Ｒ23C）が流れる。Ｒ23Cは、抵抗２３Ｃの抵抗値である。差電圧ΔＶDは正の温度係数を有している。
カレントミラー回路１０は、電流制御回路２０から入力端子Ｔｉに制御電流Ｉconが入力された場合、設定されたミラー比に対応して出力端子Ｔｏから基準電流Ｉcrtを、ツェナーダイオードＺＤ及びダイオードＤ１に出力する。例えば、入力電流に対する出力電流のミラー比がＫの場合、基準電流Ｉcrtは以下の（３）式により表される。
Ｉcrt＝Ｋ・（Ｉ22A＋Ｉ22B＋Ｉ22C） …（３）
例えば、ダイオードＤ１とダイオード２２Ａとの面積比が１：１であり、ダイオードＤ１とダイオードＤ２２Ｄとの面積比が１：Ｎ（＞１、例えば２以上）であり、Ｋ＝１である場合、基準電流Ｉcrtは以下の（４）式により表される。
Ｉcrt＝Ｉ22A（＝ＩD1）＋ＶD／Ｒ22B＋ΔＶD／Ｒ22C …（４）
（４）式において、第一項の電流Ｉ22Aは、ダイオードＤ１と同様の特性を有するダイオード２２Ａに流れる電流であり、ダイオードＤ１に流れる電流ＩD1と同一である。この電流ＩD1は、カレントミラー回路１０の出力端子ＴｏからダイオードＤ１に対し、電圧ＶDに対応したフィードバックとして出力される。
このため、第二項ＶD／Ｒ22B及び第三項ΔＶD／Ｒ22Cは、カレントミラー回路１０の出力端子ＴｏからツェナーダイオードＺＤに出力される。
ツェナーダイオードＺＤに流れる電流ＩZDは、式（４）から第一項を除いた（５）式で表される。
ＩZD＝ＶD／Ｒ22B＋ΔＶD／Ｒ22C …（５）
上記（５）式から判るように、第一項及び第二項は、それぞれ抵抗２２Ｂと、抵抗Ｒ２２Ｃ及びダイオード２２Ｄの直列回路とのそれぞれに流れる電流であり、ダイオードＤ１に流れる電流ＩD1に影響を受けない。
また、抵抗２２Ｂ及びＲ２２Ｃの温度係数が「０」である場合、電圧ＶDが負の温度係数であるため、電流ＶD／Ｒ22Bの温度係数が負となり、差電圧ΔＶDが正の温度係数であるため、電流ΔＶD／Ｒ22Cの温度係数が正となる。したがって、抵抗２２Ｂの抵抗値Ｒ22Bと、抵抗２２Ｃの抵抗値ＲＲ22Cとを調整することにより、ツェナーダイオードＺＤに流れる電流ＩZDの温度特性を正、あるいは負へと任意に調整することができる。
上述したように、本実施形態の基準電圧回路は、電圧ＶDに対応した電流と、ツェナーダイオードＺＤに流れる電流ＩZDに対応する電流とを合成した制御電流Ｉconを生成し、この制御電流Ｉconに対応させて、カレントミラー回路１０から基準電流Ｉcrtを流し、温度変化に対応して電流ＩD1、ＩZDを調整している。
これにより、電圧ＶD及び電圧ＶZの温度依存性に基づく変動に対応して、この変動を補償する電流ＩD1をダイオードＤ１に流し、かつ電流ＩZDをツェナーダイオードＺＤに流すことで、電圧ＶZを任意に制御することが可能である。
従って、本実施形態の基準電圧回路は、温度変化に対応して電流ＩZDを、必要最小限の電流量に調整して供給することが出来るので、ツェナーダイオードＺＤのカソードに印加される電圧ＶZの温度依存性の線形性を保ちながら、省電力化することが可能である。
なお、図１の基準電圧回路１は、図示しないスタートアップ回路により、起動時に所定のパルス電流を抵抗３１に印加するように構成してもよい。
また、Ｖ／Ｉ変換素子２２は、ダイオード２２Ａ、抵抗２２Ｂ、抵抗２２Ｃ及びダイオード２２Ｄを備えている構成で説明したが、ダイオード２２Ａと、抵抗２２Ｂと、２２Ｃ及びダイオード２２Ｄの直列回路とのいずれか、あるいはそれらの組合せを備える構成としてもよい。この構成の場合、カソード電圧ＶZが線形性を保持するように、カレントミラー回路１０のミラー比や、ダイオード２２Ａ、２２Ｄの面積比、抵抗２２Ｂ、２２Ｃの抵抗値などを調整して、電流ＩD1とＩZDとが温度変化に対応して適時調整された電流Ｉcrtとなるように、電圧ＶDから制御電流Ｉconを生成させる。
図３は、第１の実施形態による基準電圧回路の変形例を示す回路図である。以下、図１の基準電圧回路１と異なる構成及び動作を説明する。
基準電圧回路１は、図１に対してダイオードＤ２が付加されている。ダイオードＤ２は、アノードがカレントミラー回路１０の出力端子Ｔｏに接続され、カソードが抵抗３１の一端に接続されている。ダイオードＤ２の電圧降下がＶD2である場合、出力電圧Ｖｏｕｔは以下の（６）式により表される。
Ｖｏｕｔ＝（Ｒ32・（ＶZ－ＶD2）＋Ｒ31・ＶD）／（Ｒ31＋Ｒ32） …（６）
ダイオードＤ２を付加したことにより、ダイオードＤ２のアノード電圧が負の温度係数のため、ダイオードＤ２のカソードに接続された抵抗３１の一端の電圧が正の温度係数となり、この抵抗３１の一端の電圧が温度変化に対応して変化する。
抵抗３１の一端の電圧が正の温度係数であるため、出力電圧Ｖｏｕｔの温度依存性を無くすために、（６）式から判るように抵抗３１の抵抗値Ｒ31を増加させる。これにより、抵抗３１の電圧降下が増加し、出力電圧Ｖｏｕｔが低下する。
したがって、図１の構成に比較して、より低い出力電圧Ｖｏｕｔを必要とする場合、図３に示すように、ダイオードＤ２を追加することにより、容易に実現できる。
また、図３に示すように、定電流源４１あるいは４２のいずれかを付加する構成としてもよい。
例えば、ツェナーダイオードＺＤのカソードに定電流源４１を付加した場合、ツェナーダイオードＺＤには、定電流源４１から電流ＩZDが供給される。これにより、カレントミラー回路１０は、ダイオードＤ１に流れる電流ＩD1として基準電流Ｉcrtを供給する。この場合、ツェナーダイオードＺＤに流れる電流ＩZDが電圧ＶDによる影響を受けず、電流制御回路２０は、ダイオードＤ１に流れる電流ＩD1のみの補償を温度変化に対応して行う構成となる。
このため、Ｖ／Ｉ変換素子２２は、例えば、図２におけるダイオード２２Ａのみを備える構成となり、ダイオードＤ１と同様の電圧降下により、誤差増幅回路ＯＰ１の反転入力端子に電圧ＶDを印加する。
また、カレントミラー回路１０の入力端子Ｔｉに定電流源４２を付加した場合も、上述した定電流源４１を付加した場合と同様に、電流制御回路２０は、ダイオードＤ１に流れる電流ＩD1のみの補償を行う構成となる。
＜第２の実施形態＞
図４は、第２の実施形態による基準電圧回路の構成例を示す回路図である。
基準電圧回路１Ａは、電流源１０Ａ、電流制御回路２０Ａ、抵抗３１、３２、ツェナーダイオードＺＤ及びダイオードＤ１を備えている。
電流源１０Ａは、ｐチャネル型のトランジスタ１３を備えている。
電流制御回路２０Ａは、誤差増幅回路ＯＰ２、Ｖ／Ｉ変換素子２２及びトランジスタ２３を備えている。
トランジスタ１３は、ソースに電源電圧ＶＤＤが印加され、ゲートに誤差増幅回路ＯＰ２の出力端子及びトランジスタ２３のゲートが接続され、ドレインにツェナーダイオードＺＤのカソード及び抵抗３１の一端が接続されている。
トランジスタ２３は、ｐチャネル型のトランジスタであり、ソースに電源電圧ＶＤＤが印加され、ドレインがＶ／Ｉ変換素子２２の一端及び誤差増幅回路ＯＰ２の非反転入力端子に接続されている。
Ｖ／Ｉ変換素子２２は、他端が接地点に接続されている。
抵抗３１は、他端が出力端子ＴＶｏｕｔ及び抵抗３２の一端に接続されている。
抵抗３２は、他端がダイオードＤ１のアノード及び誤差増幅回路ＯＰ２の反転入力端子に接続されている。
ツェナーダイオードＺＤは、アノードが接地点に接続されている。
ダイオードＤ１は、カソードが接地点に接続されている。
電流制御回路２０Ａは、ダイオードＤ１の電圧ＶDを、この電圧ＶDに対応した制御電流Ｉconに変換するＶ／Ｉ変換回路として機能する。
誤差増幅回路ＯＰ２及びトランジスタ２６がボルテージフォロワを構成しているため、Ｖ／Ｉ変換素子２２の電圧降下はトランジスタ２３の負帰還によりダイオードＤ１の電圧ＶDと同様となる。
そのため、Ｖ／Ｉ変換素子２２には、ダイオードＤ１の電圧ＶDに対応する電流として、トランジスタ２３を介して制御電流Ｉconが流れる。
トランジスタ１３及び２３のゲート電圧が等しいため、トランジスタ１３及び２３にアスペクト比に応じたドレイン電流が流れる。これにより、トランジスタ１３には、Ｖ／Ｉ変換素子２２に流れる制御電流Ｉconに対応した基準電流Ｉcrtが流れる。
上述したように、本実施形態の基準電圧回路は、第１の実施形態と同様に、温度変化により変動するアノード電圧Ｖｄから制御電流Ｉconを生成し、この制御電流Ｉconに対応させて、ダイオードＤ１に流れる電流ＩD1と、ツェナーダイオードＺＤに流れる電流ＩZDとの合成電流である基準電流Ｉcrtを、トランジスタ１３から供給している。
従って、本実施形態の基準電圧回路は、温度変化に対応して電流ＩZDを、必要最小限の電流量に調整して供給することが出来るので、ツェナーダイオードＺＤのカソードに印加される電圧ＶZの温度依存性の線形性を保ちながら、省電力化することが可能である。
＜第３の実施形態＞
図５は、第３の実施形態による基準電圧回路の構成例を示す回路図である。
基準電圧回路１Ｂは、電流制御回路２０Ｂを備えている以外は、第２の実施形態と同様の構成である。
電流制御回路２０Ｂは、ｐチャネル型のトランジスタ２４及び２５と、ｎチャネル型のトランジスタ２６及び２７と、Ｖ／Ｉ変換素子２２を備えている。
トランジスタ２４は、ソースに電源電圧ＶＤＤが印加され、ゲートがトランジスタ２５のゲート及びドレインに接続され、ドレインがトランジスタ２６のドレイン及びゲートに接続されている。
トランジスタ２５は、ソースに電源電圧ＶＤＤが印加され、ドレインがトランジスタ２７のドレインに接続されている。
トランジスタ２６は、ゲートがトランジスタ２７のゲートに接続され、ソースがダイオードＤ１のアノードに接続されている。
トランジスタ２７は、ソースがＶ／Ｉ変換素子２２を介して接地点に接続されている。
電流制御回路２０Ｂは、ダイオードＤ１の電圧ＶDを、この電圧ＶDに対応した制御電流Ｉconに変換するＶ／Ｉ変換回路として機能する。
トランジスタ２４及び２５がカレントミラーを構成しており、トランジスタ２４と２５とのミラー比に対応した電流がトランジスタ２６及び２７に流れ、トランジスタ２７のソース電圧が決まる。
例えば、トランジスタ２４及び２５のミラー比が１：１であり、トランジスタ２６及び２７のアスペクト比が同一である場合、トランジスタ２６及び２７に同一のドレイン電流が流れる。これにより、トランジスタ２６のソース電圧（電圧ＶD）とトランジスタ２７のソース電圧が等しくなる、すなわちＶ／Ｉ変換素子２２の電圧降下が電圧ＶDと同様となる。
Ｖ／Ｉ変換素子２２に電圧ＶDに対応した制御電流Ｉconがトランジスタ２５を介して流れるため、トランジスタ２５とカレントミラーを構成するトランジスタ１３には、Ｖ／Ｉ変換素子２２に流れる制御電流Ｉconにミラー比に対応した基準電流Ｉcrtが流れる。
上述したように、本実施形態の基準電圧回路は、温度変化により変動する電圧ＶDに基づいて、制御電流Ｉconを生成し、この制御電流Ｉconに対応させて、ダイオードＤ１に流れる電流ＩD1と、ツェナーダイオードＺＤに流れる電流ＩZDとの合成電流である基準電流Ｉcrtを、トランジスタ１３から供給している。
従って、本実施形態の基準電圧回路は、温度変化に対応して電流ＩZDを、必要最小限の電流量に調整して供給することが出来るので、ツェナーダイオードＺＤのカソードに印加される電圧ＶZの温度依存性の線形性を保ちながら、省電力化することが可能である。
＜第４の実施形態＞
図６は、第４の実施形態による基準電圧回路の構成例を示す回路図である。
基準電圧回路１Ｃは、電流制御回路２０Ｃ、バイポーラトランジスタＢＴ１、定電流源４１を備えている以外は、第１の実施形態と同様の構成である。
電流制御回路２０Ｃは、バイポーラトランジスタＢＴ２を備えている。
バイポーラトランジスタＢＴ１及びＢＴ２は、ｎｐｎ型のバイポーラトランジスタであり、カレントミラーを構成している。
バイポーラトランジスタＢＴ１は、コレクタがベース及び抵抗３２の他端に接続され、エミッタが接地点に接続されている。すなわち、バイポーラトランジスタＢＴ１は、第１の実施形態におけるダイオードＤ１に対応している。
バイポーラトランジスタＢＴ２は、コレクタがカレントミラー回路１０の入力端子Ｔｉに接続され、ベースがバイポーラトランジスタＢＴ１のベースに接続され、エミッタが接地点に接続されている。ここで、バイポーラトランジスタＢＴ２のベース／エミッタは第１の実施形態におけるＶ／Ｉ変換素子２２のダイオード２２Ａに対応し、バイポーラトランジスタＢＴ１のベース／エミッタと同様のダイオード特性を有する。
バイポーラトランジスタＢＴ１は、ベースに電圧ＶDが印加された場合、電圧ＶDによるベース電流が流れ、このベース電流に対応したコレクタ電流（電流ＩD1）が流れる。
バイポーラトランジスタＢＴ２には、バイポーラトランジスタＢＴ１とのミラー比に基づき、コレクタ電流が流れる。
バイポーラトランジスタＢＴ２のコレクタ電流は、電圧ＶDに対応して流れる制御電流Ｉconであり、カレントミラー回路１０の入力端子Ｔｉに入力される。
これにより、カレントミラー回路１０は、ミラー比に対応した基準電流Ｉcrtを出力端子Ｔｏから出力する。
ここで、カレントミラー回路１０のミラー比が１：１であり、バイポーラトランジスタＢＴ１及びＢＴ２のミラー比が１：１である場合、カレントミラー回路１０の出力端子から出力される基準電流Ｉcrtは電流ＩD1と同様となる。
これにより、ツェナーダイオードＺＤに流れる電流ＩZDが定電流源４１から供給され、電圧ＶDによる影響を受けないため、電流制御回路２０Ｃは、バイポーラトランジスタＢＴ１で、ダイオードＤ１に流れる電流ＩD1のみの補償を行う構成となる。
また、カレントミラー回路１０の入力端子Ｔｉに定電流源４２を付加した場合も、上述した定電流源４１を付加した場合と同様に、電流制御回路２０Ｃは、バイポーラ接続されたバイポーラトランジスタＢＴ１（ダイオードＤ１に相当）に流れる電流ＩD1のみの補償を行う構成となる。
上述したように、本実施形態は、バイポーラトランジスタＢＴ１のダイオード接続における電圧ＶDに対応した制御電流Ｉconを生成し、この制御電流Ｉconに対応させて、トランジスタ１３から基準電流ＩCrtを流し、温度変化に対応して電流ＩD1を調整している。
従って、本実施形態の基準電圧回路は、温度変化に対応して電流ＩZDを、必要最小限の電流量に調整して供給することが出来るので、ツェナーダイオードＺＤのカソードに印加される電圧ＶZの温度依存性の線形性を保ちながら、省電力化することが可能である。
ことが可能である。
以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
１，１Ａ，１Ｂ，１Ｃ…基準電圧回路
１０…カレントミラー回路
１０Ａ…電流源
１１，１２，１３，２１，２３，２４，２５，２６，２７…トランジスタ
２０，２０Ａ，２０Ｂ，２０Ｃ…電流制御回路
２２…Ｖ／Ｉ変換素子
２２Ａ，２２Ｄ，Ｄ１…ダイオード
２２Ｂ，２２Ｃ，３１，３２…抵抗
４１，４２…定電流源
ＢＴ１，ＢＴ２…バイポーラトランジスタ
ＯＰ１，ＯＰ２…誤差増幅回路
ＺＤ…ツェナーダイオード

Claims (11)

  1. カソードが第１ノードを介して電流源に接続され、アノードが接地点に接続されたツェナーダイオードと、
    一端が前記第１ノードと接続された第１抵抗と、
    一端が前記第１抵抗の他端に接続された第２抵抗と、
    アノードが第２ノードを介して前記第２抵抗の他端に接続され、カソードが接地点に接続された第１ダイオードと、
    前記第２ノードに接続され、前記第１ダイオードのアノード電圧に対応した制御電流を生成し、前記電流源に対して当該制御電流に対応する基準電流を前記第１ダイオードに供給させる電流制御回路と、
    を備えることを特徴とする基準電圧回路。
  2. 前記電流源が、前記制御電流を入力電流とし、前記基準電流を出力電流とする第１カレントミラー回路を備え、
    前記電流制御回路が、前記アノード電圧を前記制御電流に変換するＶ／Ｉ変換素子を備える
    ことを特徴とする請求項１に記載の基準電圧回路。
  3. 前記電流制御回路が、
    非反転入力端子が前記第２ノードに接続され、反転入力端子が前記Ｖ／Ｉ変換素子の一端に接続された第１誤差増幅回路と、
    ドレインが前記第１カレントミラー回路の入力端子に接続され、ゲートが前記第１誤差増幅回路の出力端子に接続され、ソースが前記Ｖ／Ｉ変換素子の一端に接続された、ｎチャネル型の第１トランジスタと、
    を備えることを特徴とする請求項２に記載の基準電圧回路。
  4. 前記電流源が、ソースが電源に接続され、ドレインが前記第１ノードに接続されたｐチャネル型の第２トランジスタであり、
    前記電流制御回路が、
    前記制御電流に対応した前記基準電流を前記第２トランジスタが流すように制御する
    ことを特徴とする請求項１に記載の基準電圧回路。
  5. 前記電流制御回路が、
    ソースが前記電源に接続されたｐチャネル型の第３トランジスタと、
    反転入力端子が前記第２ノードに接続され、非反転入力端子が前記第３トランジスタのドレインに接続され、出力端子が前記第２トランジスタのゲート及び前記第３トランジスタのゲートに接続された第２誤差増幅回路と、
    前記非反転入力端子と前記接地点との間に接続された、前記第１ダイオードと同様の特性を有するＶ／Ｉ変換素子と、
    を備えることを特徴とする請求項４に記載の基準電圧回路。
  6. 前記電流制御回路が、
    第２カレントミラー回路と、
    ドレインが前記第２カレントミラー回路の入力端子に接続されたｎチャネル型の第４トランジスタと、
    ドレイン及びゲートが前記第２カレントミラー回路の出力端子と前記第４トランジスタのゲートに接続され、ソースが前記第２ノードに接続されたｎチャネル型の第５トランジスタと、
    前記第４トランジスタのソースと接地点との間に接続された、前記第１ダイオードと同様の特性を有するＶ／Ｉ変換素子と、
    を備えることを特徴とする請求項４に記載の基準電圧回路。
  7. 前記Ｖ／Ｉ変換素子が、
    前記第１ダイオードと同様の特性を有する第２ダイオードを備える
    ことを特徴とする請求項２、請求項５または請求項６に記載の基準電圧回路。
  8. 前記Ｖ／Ｉ変換素子が、
    第２ダイオードと、第３抵抗と、第４抵抗及び第３ダイオードが直列に接続された直列回路と、のいずれか、または組合せが並列に接続されている
    ことを特徴とする請求項２、請求項５または請求項６に記載の基準電圧回路。
  9. 前記第１ノードと前記第１抵抗との間に順方向に接続される第４ダイオードを備える
    ことを特徴とする請求項１から請求項８のいずれか一項に記載の基準電圧回路。
  10. 前記電流源が、前記ツェナーダイオードの電流を流す定電流源と、出力端子が前記第１ノードと接続された第３カレントミラー回路とを備え、
    前記第１ダイオードは、コレクタ及びベースがダイオード接続され、エミッタが接地点に接続されたｎｐｎ型の第１バイポーラトランジスタで形成され、
    前記電流制御回路は、コレクタが前記第３カレントミラー回路の入力端子に接続され、ベースが前記第１バイポーラトランジスタのコレクタ及びベースに接続され、エミッタが接地点に接続されたｎｐｎ型の第２バイポーラトランジスタで形成され、
    前記第３カレントミラー回路は、前記制御電流を入力電流とし、前記基準電流を出力電流とする
    ことを特徴とする請求項１に記載の基準電圧回路。
  11. 前記第１バイポーラトランジスタのベース－エミッタのダイオード特性が、前記第２バイポーラトランジスタのベース－エミッタのダイオード特性と同様である
    ことを特徴とする請求項１０に記載の基準電圧回路。
JP2019138412A 2019-07-29 2019-07-29 基準電圧回路 Active JP7334081B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019138412A JP7334081B2 (ja) 2019-07-29 2019-07-29 基準電圧回路
TW109123275A TW202129456A (zh) 2019-07-29 2020-07-10 參考電壓電路
US16/931,005 US11402863B2 (en) 2019-07-29 2020-07-16 Reference voltage circuit
KR1020200091825A KR20210014079A (ko) 2019-07-29 2020-07-23 기준 전압 회로
CN202010743420.4A CN112306131B (zh) 2019-07-29 2020-07-29 基准电压电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019138412A JP7334081B2 (ja) 2019-07-29 2019-07-29 基準電圧回路

Publications (2)

Publication Number Publication Date
JP2021022177A JP2021022177A (ja) 2021-02-18
JP7334081B2 true JP7334081B2 (ja) 2023-08-28

Family

ID=74259662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019138412A Active JP7334081B2 (ja) 2019-07-29 2019-07-29 基準電圧回路

Country Status (5)

Country Link
US (1) US11402863B2 (ja)
JP (1) JP7334081B2 (ja)
KR (1) KR20210014079A (ja)
CN (1) CN112306131B (ja)
TW (1) TW202129456A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3812873A1 (en) * 2019-10-24 2021-04-28 NXP USA, Inc. Voltage reference generation with compensation for temperature variation
US11703527B2 (en) * 2020-09-04 2023-07-18 Changxin Memory Technologies, Inc. Voltage detection circuit and charge pump circuit
CN114063696A (zh) * 2021-11-05 2022-02-18 格威半导体(厦门)有限公司 基于齐纳二级管的电压基准源与电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006133916A (ja) 2004-11-02 2006-05-25 Nec Electronics Corp 基準電圧回路
WO2011004457A1 (ja) 2009-07-07 2011-01-13 富士通株式会社 定電流回路、および半導体集積回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2314423C3 (de) * 1973-03-23 1981-08-27 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur Herstellung einer Referenzgleichspannungsquelle
JPS60119106A (ja) * 1983-11-30 1985-06-26 Mitsubishi Electric Corp 定電圧回路
JPH06309051A (ja) * 1993-04-22 1994-11-04 Fuji Electric Co Ltd 基準電圧発生回路
DE10146849A1 (de) * 2001-09-24 2003-04-10 Atmel Germany Gmbh Verfahren zur Erzeugung einer Ausgangsspannung
DE10146831B4 (de) * 2001-09-24 2006-06-22 Atmel Germany Gmbh Verfahren zur Erzeugung eines zeitlich begrenzten Signals
US6724244B2 (en) * 2002-08-27 2004-04-20 Winbond Electronics Corp. Stable current source circuit with compensation circuit
JP2006260209A (ja) * 2005-03-17 2006-09-28 Mitsubishi Electric Corp 電圧制御電圧源
US7554311B2 (en) * 2006-07-31 2009-06-30 Sandisk Corporation Hybrid charge pump regulation
CN101226414B (zh) * 2008-01-30 2012-01-11 北京中星微电子有限公司 一种动态补偿基准电压的方法以及带隙基准电压源
JP2009223850A (ja) * 2008-03-19 2009-10-01 Denso Corp 定電圧回路
US8461912B1 (en) * 2011-12-20 2013-06-11 Atmel Corporation Switched-capacitor, curvature-compensated bandgap voltage reference
JP6061589B2 (ja) * 2012-03-22 2017-01-18 エスアイアイ・セミコンダクタ株式会社 基準電圧回路
JP5862434B2 (ja) * 2012-04-10 2016-02-16 富士電機株式会社 パワートランジスタの駆動回路
CN204667243U (zh) * 2015-06-15 2015-09-23 灿芯半导体(上海)有限公司 一种电压调整电路
CN108052154B (zh) * 2018-02-05 2023-08-01 成都信息工程大学 一种无运放高阶低温漂带隙基准电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006133916A (ja) 2004-11-02 2006-05-25 Nec Electronics Corp 基準電圧回路
WO2011004457A1 (ja) 2009-07-07 2011-01-13 富士通株式会社 定電流回路、および半導体集積回路

Also Published As

Publication number Publication date
US11402863B2 (en) 2022-08-02
JP2021022177A (ja) 2021-02-18
US20210034092A1 (en) 2021-02-04
CN112306131B (zh) 2023-07-18
TW202129456A (zh) 2021-08-01
KR20210014079A (ko) 2021-02-08
CN112306131A (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
JP4809340B2 (ja) 絶対温度に比例する電圧回路
JP7334081B2 (ja) 基準電圧回路
JP5353548B2 (ja) バンドギャップレファレンス回路
JPH0727424B2 (ja) 定電流源回路
KR20070052691A (ko) 씨엠오에스 정전압 발전기
US10503197B2 (en) Current generation circuit
US6940338B2 (en) Semiconductor integrated circuit
KR101443178B1 (ko) 전압제어회로
JP4259941B2 (ja) 基準電圧発生回路
JP2002318626A (ja) 定電圧回路
US6778008B2 (en) Process-compensated CMOS current reference
CN108345336B (zh) 能隙参考电路
JP2002074967A (ja) 降圧電源回路
JP5040397B2 (ja) 基準電圧回路
JPH11205045A (ja) 電流供給回路およびバイアス電圧回路
JP2729001B2 (ja) 基準電圧発生回路
KR100599974B1 (ko) 기준 전압 발생기
KR0150196B1 (ko) BiCMOS 기준 전압 발생기
JP4249599B2 (ja) 基準電圧回路
KR0173944B1 (ko) 히스테리시스를 갖는 비교기
US20070273443A1 (en) Operational amplifier circuit
WO2021111994A1 (ja) 基準電圧生成回路
JP2018045534A (ja) 半導体回路
JP2615005B2 (ja) 半導体集積回路
JP4946643B2 (ja) パワーアンプ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230816

R150 Certificate of patent or registration of utility model

Ref document number: 7334081

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150