JP6061589B2 - 基準電圧回路 - Google Patents

基準電圧回路 Download PDF

Info

Publication number
JP6061589B2
JP6061589B2 JP2012212944A JP2012212944A JP6061589B2 JP 6061589 B2 JP6061589 B2 JP 6061589B2 JP 2012212944 A JP2012212944 A JP 2012212944A JP 2012212944 A JP2012212944 A JP 2012212944A JP 6061589 B2 JP6061589 B2 JP 6061589B2
Authority
JP
Japan
Prior art keywords
current
transistor
voltage
resistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012212944A
Other languages
English (en)
Other versions
JP2013225282A (ja
Inventor
幸輔 高田
幸輔 高田
杉浦　正一
正一 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2012212944A priority Critical patent/JP6061589B2/ja
Priority to CN201380015584.3A priority patent/CN104204986B/zh
Priority to PCT/JP2013/051707 priority patent/WO2013140852A1/ja
Priority to KR1020147026213A priority patent/KR101995697B1/ko
Priority to TW102104381A priority patent/TWI570537B/zh
Publication of JP2013225282A publication Critical patent/JP2013225282A/ja
Priority to US14/490,399 priority patent/US9910452B2/en
Application granted granted Critical
Publication of JP6061589B2 publication Critical patent/JP6061589B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Description

本発明は、基準電圧を生成するバンドギャップ基準電圧回路に関し、より詳しくは基準電圧の温度特性を調整する技術に関する。
図７に、従来のバンドギャップ基準電圧回路の回路図を示す。従来のバンドギャップ基準電圧回路は、ＰＭＯＳトランジスタ６０２、６０３、６０５、６０６と、ＮＭＯＳトランジスタ６０４、６０９と、バイポーラトランジスタ６１１、６１２、６１３と、抵抗６０７、６０８と、起動回路６０１と、出力端子６１０と、電源端子１０１と、グラウンド端子１００と、サブストレート端子６２０で構成されている。
接続について説明する。ＰＭＯＳトランジスタ６０２は、ゲートは起動回路６０１に接続され、ドレインはＮＭＯＳトランジスタ６０９のゲート及びドレインとＮＭＯＳトランジスタ６０４のゲートに接続され、ソースは電源端子１０１に接続される。ＰＭＯＳトランジスタ６０３は、ドレイン及びゲートはＮＭＯＳトランジスタ６０４のドレインに接続され、ソースは電源端子１０１に接続される。ＰＭＯＳトランジスタ６０５は、ゲートはＰＭＯＳトランジスタ６０３のゲートに接続され、ドレインはＮＭＯＳトランジスタ６０９のドレイン及びゲートに接続され、ソースは電源端子１０１に接続される。ＰＭＯＳトランジスタ６０６は、ドレインは出力端子６１０および抵抗６０８の一方の端子に接続され、ソースは電源端子１０１に接続される。バイポーラトランジスタ６１３は、エミッタは抵抗６０８のもう一方の端子に接続され、ベースはグラウンド端子１００に接続され、コレクタはサブストレート端子６２０に接続されている。ＮＭＯＳトランジスタ６０４は、ゲートはＮＭＯＳトランジスタ６０９のゲートに接続され、ソースは抵抗６０７の一方の端子に接続される。バイポーラトランジスタ６１１は、ベースはグラウンド端子１００に接続され、エミッタは抵抗６０７のもう一方の端子に接続され、コレクタはサブストレート端子６２０に接続される。バイポーラトランジスタ６１２は、ベースはグラウンド端子１００に接続され、エミッタはＮＭＯＳトランジスタ６０９のソースに接続され、コレクタはサブストレート端子６２０に接続される。
特開平６-３０９０６２号公報
しかしながら従来の技術では、出力端子６１０に発生する出力電圧の値を調整するために抵抗６０８を調整すると、出力電圧の温度特性が変化してしまうという課題があった。また、バイポーラトランジスタ６１３のＰＮ接合の順方向電圧以下の電圧を出力することが困難という課題もあった。
本発明は、以上のような課題を解決するために考案されたものであり、任意の出力電圧で任意の温度特性に調整することができる基準電圧回路を提供するものである。
従来の課題を解決するために、本発明の基準電圧回路は以下のような構成とした。
複数のＰＮ接合素子の順方向電圧の差を電流変換し第一の電流を発生する基準電流発生回路と、基準電流発生回路で発生した第一の電流を用いて第二の電流を発生させる電流発生回路と、第一の電流が流れることによって正の温度特性を有する第一の電圧を発生させる第一の抵抗素子と、第一の電流と第二の電流が流れることによって負の温度特性を有する第二の電圧を発生させる第二の抵抗素子を有する電圧発生回路を備え、第一の電圧と第二の電圧を加算した基準電圧を出力する基準電圧回路。
本発明によれば、任意の出力電圧で任意の温度特性に調整することができる。
本発明の基準電圧回路の基本構成を示すブロック図である。 第一の実施形態の基準電圧回路を示す回路図である。 第二の実施形態の基準電圧回路を示す回路図である。 第三の実施形態の基準電圧回路を示す回路図である。 第四の実施形態の基準電圧回路を示す回路図である。 第五の実施形態の基準電圧回路を示す回路図である。 従来の基準電圧回路を示す回路図である。 第一、二、五の実施形態における基準電圧の調整手段を示す回路図である。 第三、四の実施形態における基準電圧の調整手段を示す回路図である。
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の基準電圧回路の基本構成を示すブロック図である。図１において１１は、ＰＮ接合素子における順方向電圧の差を電流変換し、任意の値の第一の電流を発生することができる基準電流発生回路である。１２は基準電流発生回路１１で発生した第一の電流を用いて第二の電流を発生させる電流発生回路である。１３は基準電流発生回路１１で発生した第一の電流と、電流発生回路１２で発生した第二の電流を用い、抵抗に所定の電流を流すことにより、電圧を発生させる電圧発生回路である。そして、その電圧を基準電圧として出力端子１０に出力する。
＜第一の実施形態＞
図２は、第一の実施形態の基準電圧回路を示す回路図である。
第一の実施形態の基準電圧回路は、ＰＭＯＳトランジスタ１１１、１１２、１１３、１１４、１１６、１１８、１２０と、ＮＭＯＳトランジスタ１１５、１１７、１１９と、抵抗１３１、１３２、１０４、１０５と、ＰＮ接合素子１０２、１０３と、グラウンド端子１００と、電源端子１０１と、出力端子１０６と、を備えている。ＰＭＯＳトランジスタ１１１、１１２、１１３、１１４と、ＮＭＯＳトランジスタ１１５と、抵抗１３１で電流発生回路１４０を構成している。ＰＭＯＳトランジスタ１１６、１１８と、ＮＭＯＳトランジスタ１１７、１１９と、抵抗１３２と、ＰＮ接合素子１０２、１０３で基準電流発生回路１４１を構成している。ＰＭＯＳトランジスタ１２０と、抵抗１０４、１０５で電圧発生回路１４２を構成している。
接続に関して説明する。ＰＭＯＳトランジスタ１１１は、ゲートはＰＭＯＳトランジスタ１１２のゲート及びドレインに接続され、ドレインは抵抗１０４の一方の端子と１０５の一方の端子の接続点に接続され、ソースは電源端子１０１に接続される。抵抗１０４のもう一方の端子は出力端子１０６に接続され、抵抗１０５のもう一方の端子はグラウンド端子１００に接続される。ＰＭＯＳトランジスタ１１２は、ドレインはＰＭＯＳトランジスタ１１３のソースに接続され、ソースは電源端子１０１に接続される。ＰＭＯＳトランジスタ１１３は、ゲートはＮＭＯＳトランジスタ１１５のドレインに接続され、ドレインはＮＭＯＳトランジスタ１１５のソースに接続される。ＮＭＯＳトランジスタ１１５は、ドレインはＰＭＯＳトランジスタ１１４のドレインに接続され、ゲートはＮＭＯＳトランジスタ１１９のゲートに接続され、ソースは抵抗１３１の一方の端子に接続される。抵抗１３１のもう一方の端子はグラウンド端子１００に接続される。ＰＭＯＳトランジスタ１１４は、ゲートはＰＭＯＳトランジスタ１１６のゲートに接続され、ソースは電源端子１０１に接続される。ＰＭＯＳトランジスタ１１６は、ゲートはＰＭＯＳトランジスタ１１８のゲートに接続され、ドレインはＮＭＯＳトランジスタ１１７のドレインに接続され、ソースは電源端子１０１に接続される。ＰＭＯＳトランジスタ１１８は、ゲート及びドレインはＮＭＯＳトランジスタ１１９のドレインに接続され、ソースは電源端子１０１に接続される。ＮＭＯＳトランジスタ１１７は、ゲート及びドレインはＮＭＯＳトランジスタ１１９のゲートに接続され、ソースはＰＮ接合素子１０２のアノードに接続される。ＰＮ接合素子１０２のカソードはグラウンド端子１００に接続される。抵抗１３２は、一方の端子はＮＭＯＳトランジスタ１１９のソースに接続され、もう一方の端子はＰＮ接合素子１０３のアノードに接続される。ＰＮ接合素子１０３のカソードはグラウンド端子１００に接続される。ＰＭＯＳトランジスタ１２０は、ゲートはＰＭＯＳトランジスタ１１８のドレインに接続され、ドレインは出力端子１０６に接続され、ソースは電源端子１０１に接続される。
次に、第一の実施形態の基準電圧回路の動作について説明する。便宜上、簡単の為、抵抗１３１、１３２、１０４、１０５は、温度依存性がないと仮定して説明をする。ＰＮ接合素子１０２、１０３は適当な面積比（たとえば１対４等）で構成され、基準電流発生回路１４１は（式１）に示される電流を生成する。抵抗１３２に温度依存性がないと仮定している為、生成する電流は正の温度特性を持つ。
Figure 0006061589
ｍはＰＮ接合素子１０２、１０３の面積比、Ｒ１３２は抵抗１３２の抵抗値、ｋはボルツマン定数、Ｔは温度、ｑは電荷を表す。
ＰＭＯＳトランジスタ１１４はＰＭＯＳトランジスタ１１８とカレントミラーを構成しており、この為、ＰＭＯＳトランジスタ１１８の電流に基づいた電流が流れる。簡単の為、便宜上、同じ大きさの電流Ｉが流れるとして説明する。ＮＭＯＳトランジスタ１１５とＮＭＯＳトランジスタ１１７は同じサイズのトランジスタであり、ゲートがＮＭＯＳトランジスタ１１９のゲートに接続されている。ＮＭＯＳトランジスタ１１７のソースをノードＸ、ＮＭＯＳトランジスタ１１５のソースをノードＺ、抵抗１０４の一方の端子と抵抗１０５の一方の端子の接続点をノードＷとする。
ＮＭＯＳトランジスタ１１５とＰＭＯＳトランジスタ１１３とは、負帰還ループを構成している。このことにより、ＮＭＯＳトランジスタ１１５には、ＰＭＯＳトランジスタ１１４が提供する電流Ｉが安定的に流入し、動作点が適当に決定される。ＮＭＯＳトランジスタ１１５とＮＭＯＳトランジスタ１１７とはゲート電圧を等しく与えられ、またドレイン電流も等しく与えられる為、ノードＸとノードＺは同じ電圧となる。抵抗１３１の抵抗値をＲ１３１、ＰＮ接合素子１０２に発生する電圧をＶ１０２とする。ＰＭＯＳトランジスタ１１３に流れる電流をＩｚとする。抵抗１３１には、電流ＩとＩｚとが流れる為、Ｒ１３１×（Ｉ＋Ｉｚ）なる電圧が発生し、またノードＸとノードＺは同じ電圧であることから、この電圧はノードＸの電圧Ｖ１０２と等しくなる。
ＰＭＯＳトランジスタ１１１はＰＭＯＳトランジスタ１１２とカレントミラーを構成しており、この為、ＰＭＯＳトランジスタ１１２の電流に基づいた電流が流れる。簡単の為、便宜上、同じ大きさの電流Ｉｚが流れるとして説明する。ＰＭＯＳトランジスタ１２０はＰＭＯＳトランジスタ１１８とカレントミラーを構成しており、この為、ＰＭＯＳトランジスタ１１８の電流に基づいた電流が流れる。簡単の為、便宜上、同じ大きさの電流Ｉが流れるとして説明する。抵抗１０５の抵抗値をＲ１０５とすると、抵抗１０５にはこれらを用いることにより、所定の電流Ｉ+Ｉｚが流れる為、Ｒ１０５×（Ｉ＋Ｉｚ）の電圧が発生する。簡単の為、便宜上、Ｒ１０５とＲ１３１を等しく与えれば、すなわち、ノードＺの電圧Ｒ１３１×（Ｉ＋Ｉｚ）とノードＷの電圧Ｒ１０５×（Ｉ＋Ｉｚ）の電圧は等しくなる。
ＰＮ接合素子１０２に発生するノードＸの電圧は負の温度特性を持つ。この為、ノードＺの電圧とノードＷの電圧も同様に負の温度特性を持つ。
基準電流発生回路１４１で生成された電流は、正の温度特性を持つ為、ＰＭＯＳトランジスタ１２０に流れる電流Ｉもまた、正の温度特性を持つ。抵抗１０４の抵抗値をＲ１０４とすると抵抗１０４の両端に発生する電圧は、Ｉ×Ｒ１０４となり、これは正の温度特性を持つ。
負の温度特性を持つノードＷの電圧Ｒ１０５×（Ｉ＋Ｉｚ）と正の温度特性を持つ抵抗１０４の両端に発生する電圧Ｉ×Ｒ１０４の和を適当に与えることにより、出力端子１０６に、任意の出力電圧で任意の温度特性を持つ電圧を出力することができる。例えば、ＰＭＯＳトランジスタ１１８とＰＭＯＳトランジスタ１２０のカレントミラー比、ＰＭＯＳトランジスタ１１８とＰＭＯＳトランジスタ１１４のカレントミラー比、ＰＭＯＳトランジスタ１１２とＰＭＯＳトランジスタ１１１のカレントミラー比、抵抗１０４と抵抗１０５の抵抗値を調節することにより、このことが可能となる。
また、図８に示す電流発生回路１４０ように抵抗１３１を１３１ｒａ、１３１ｒｂ、１３１ｒｃに分けて構成し、それぞれの抵抗の接続点と、ＰＭＯＳトランジスタ１１３のドレインとの間にスイッチ素子１３１ｓａ、１３１ｓｂ、１３１ｓｃを接続してもよい。これらのスイッチ素子を任意に切り替えて電流Ｉｚを調節することで、出力端子１０６の電圧を調節することが可能となる。抵抗１３１の構成は、直列、並列の接続、及び本数は実施形態の構成に限るものでなく、スイッチの素材や個数もトランジスタやヒューズでも良く、実施形態の構成に限るものではない。
なお、ＰＮ接合素子はダイオードやバイポーラトランジスタの飽和結線、弱反転動作するＭＯＳトランジスタを用いることができ特定の形態に限定されない。
なお、上記説明では、各種カレントミラー比が等しいものとして説明をしたが、任意の出力電圧で任意の温度特性を持つ電圧を出力する目的に関する限り、特定のカレントミラー比に限定されない。
なお、ＮＭＯＳトランジスタ１１５とＮＭＯＳトランジスタ１１７は同じサイズのトランジスタであると記載したが、ＰＭＯＳトランジスタ１１４に流れる電流値や抵抗１３１を調節してノードＸとノードＺの電圧値を調節できれば同じサイズに限定されない。
なお、上記説明では、各種抵抗に温度依存性がないものとして説明をしたが、温度依存性があっても良い。電流Ｉも電流Ｉｚも明らかに抵抗に反比例する関係で与えられ、これらに基づいて生成される電流が抵抗に流入することにより生成する出力電圧は、抵抗値には直接的には拠らない。この為、抵抗が同種の温度依存性である条件を満たしさえすれば、温度依存性があっても、上記説明同様の効果が期待できることは明白である。
なお、基準電流発生回路１４１の構成は、電流Ｉを生成する目的に関する限り、第一の実施形態の構成に限るものではない。
なお、電流発生回路１４０の構成は、電流Ｉｚを生成する目的に関する限り、第一の実施形態の構成に限るものではない。
なお、電圧発生回路１４２の構成は、出力電圧を発生させる目的に関する限り、第一の実施形態の構成に限るものではない。
以上に説明したように、第一の実施形態の基準電圧回路によれば、負の温度特性を持つ電圧と正の温度特性を持つ電圧の和を適当に与えることにより、任意の出力電圧で任意の温度特性を得ることができる。
＜第二の実施形態＞
図３は、第二の実施形態の基準電圧回路の回路図である。図２との違いは基準電流発生回路１４１の構成を変更した点である。
第二の実施形態の基準電圧回路においては、ＰＭＯＳトランジスタ１１６、１１８と、ＮＭＯＳトランジスタ２０２と、抵抗１３２と、ＰＮ接合素子１０２、１０３と、アンプ２０１で基準電流発生回路２４１を構成している。他は図２の第一の実施形態の基準電圧回路と同様である。
接続に関して説明する。アンプ２０１は、反転入力端子はＮＭＯＳトランジスタ２０２のソースとＰＮ接合素子１０２のアノードに接続され、非反転入力端子は抵抗１３２の一方の端子とＰＭＯＳトランジスタ１１８のドレインに接続され、出力端子はＰＭＯＳトランジスタ１１４のゲートとＰＭＯＳトランジスタ１１６のゲートと、ＰＭＯＳトランジスタ１１８のゲートとＰＭＯＳトランジスタ１２０のゲートに接続される。ＮＭＯＳトランジスタ２０２のゲートとドレインはＮＭＯＳトランジスタ１１５のゲートとＰＭＯＳトランジスタ１１６のドレインに接続される。他は図２の第一の実施形態の基準電圧回路の接続と同様である。
次に、第二の実施形態の基準電圧回路の動作について説明する。便宜上、簡単の為、抵抗１３１、１３２、１０４、１０５は、温度依存性がないと仮定して説明をする。ＰＮ接合素子１０２、１０３は適当な面積比（たとえば１対４等）で構成され、基準電流発生回路２４１は（式２）に示される電流を生成する。抵抗１３２に温度依存性がないと仮定している為、生成する電流は正の温度特性を持つ。
Figure 0006061589
ｍはＰＮ接合素子１０２、１０３の面積比、Ｒ１３２は抵抗１３２の抵抗値、ｋはボルツマン定数、Ｔは温度、ｑは電荷を表す。
ＰＭＯＳトランジスタ１１４、１１６、１１８、１２０は、カレントミラーを構成しており、この為、サイズに基づいた電流が流れる。簡単の為、便宜上、同じ大きさの電流Ｉが流れるとして説明する。ＮＭＯＳトランジスタ１１５とＮＭＯＳトランジスタ２０２は同じサイズのトランジスタであり、ゲートが共通接続されている。ＮＭＯＳトランジスタ２０２のソースをノードＸ、ＮＭＯＳトランジスタ１１５のソースをノードＺ、抵抗１０４の一方の端子と抵抗１０５の一方の端子の接続点をノードＷとする。
ＮＭＯＳトランジスタ１１５とＰＭＯＳトランジスタ１１３とは、負帰還ループを構成している。このことにより、ＮＭＯＳトランジスタ１１５には、ＰＭＯＳトランジスタ１１４が提供する電流Ｉが安定的に流入し、動作点が適当に決定される。ＮＭＯＳトランジスタ１１５とＮＭＯＳトランジスタ２０２とはゲート電圧を等しく与えられ、またドレイン電流も等しく与えられる為、ノードＸとノードＺは同じ電圧となる。抵抗１３１の抵抗値をＲ１３１、ＰＮ接合素子１０２に発生する電圧をＶ１０２とする。ＰＭＯＳトランジスタ１１３に流れる電流をＩｚとする。抵抗１３１には、電流ＩとＩｚとが流れる為、Ｒ１３１×（Ｉ＋Ｉｚ）なる電圧が発生し、またノードＸとノードＺは同じ電圧であることから、この電圧はＶ１０２と等しくなる。
ＰＭＯＳトランジスタ１１１はＰＭＯＳトランジスタ１１２とカレントミラーを構成しており、この為、ＰＭＯＳトランジスタ１１２の電流に基づいた電流が流れる。簡単の為、便宜上、同じ大きさの電流Ｉｚが流れるとして説明する。ＰＭＯＳトランジスタ１２０はＰＭＯＳトランジスタ１１６とカレントミラーを構成しており、この為、ＰＭＯＳトランジスタ１１６の電流に基づいた電流が流れる。簡単の為、便宜上、同じ大きさの電流Ｉが流れるとして説明する。抵抗１０５の抵抗値をＲ１０５とすると、抵抗１０５にはこれらを用いることにより、所定の電流Ｉ+Ｉｚが流れる為、Ｒ１０５×（Ｉ＋Ｉｚ）の電圧が発生する。簡単の為、便宜上、Ｒ１０５とＲ１３１を等しく与えれば、すなわち、ノードＺの電圧Ｒ１３１×（Ｉ＋Ｉｚ）とノードＷの電圧Ｒ１０５×（Ｉ＋Ｉｚ）の電圧は等しくなる。
ＰＮ接合素子１０２に発生するノードＸの電圧は負の温度特性を持つ。この為、ノードＺの電圧とノードＷの電圧も同様に負の温度特性を持つ。
基準電流発生回路２４１で生成された電流は、正の温度特性を持つ為、ＰＭＯＳトランジスタ１２０に流れる電流Ｉもまた、正の温度特性を持つ。抵抗１０４の抵抗値をＲ１０４とすると抵抗１０４の両端に発生する電圧は、Ｉ×Ｒ１０４となり、これは正の温度特性を持つ。
負の温度特性を持つノードＷの電圧Ｒ１０５×（Ｉ＋Ｉｚ）と正の温度特性を持つ抵抗１０４の両端に発生する電圧Ｉ×Ｒ１０４の和を適当に与えることにより、出力端子１０６に、任意の出力電圧で任意の温度特性を持つ電圧を出力することができる。例えば、ＰＭＯＳトランジスタ１１６とＰＭＯＳトランジスタ１２０のカレントミラー比、ＰＭＯＳトランジスタ１１６とＰＭＯＳトランジスタ１１４のカレントミラー比、ＰＭＯＳトランジスタ１１２とＰＭＯＳトランジスタ１１１のカレントミラー比、抵抗１０４と抵抗１０５の抵抗値を調節することにより、このことが可能となる。
また、図８に示す電流発生回路１４０ように抵抗１３１を１３１ｒａ、１３１ｒｂ、１３１ｒｃに分けて構成し、それぞれの抵抗の接続点と、ＰＭＯＳトランジスタ１１３のドレインとの間にスイッチ素子１３１ｓａ、１３１ｓｂ、１３１ｓｃを接続してもよい。これらのスイッチ素子を任意に切り替えて電流Ｉｚを調節することで、出力端子１０６の電圧を調節することが可能となる。抵抗１３１の構成は、直列、並列の接続、及び本数は実施形態の構成に限るものでなく、スイッチの素材や個数もトランジスタやヒューズでも良く、実施形態の構成に限るものではない。
なお、ＰＮ接合素子はダイオードやバイポーラトランジスタの飽和結線、弱反転動作するＭＯＳトランジスタを用いることができ特定の形態に限定されない。
なお、上記説明では、各種カレントミラー比が等しいものとして説明をしたが、任意の出力電圧で任意の温度特性を持つ電圧を出力する目的に関する限り、特定のカレントミラー比に限定されない。
なお、ＮＭＯＳトランジスタ１１５とＮＭＯＳトランジスタ１１７は同じサイズのトランジスタであると記載したが、ＰＭＯＳトランジスタ１１４に流れる電流値や抵抗１３１を調節してノードＸとノードＺの電圧値を調節できれば同じサイズに限定されない。
なお、上記説明では、各種抵抗に温度依存性がないものとして説明をしたが、温度依存性があっても良い。電流Ｉも電流Ｉｚも明らかに抵抗に反比例する関係で与えられ、これらに基づいて生成される電流が抵抗に流入することにより生成する出力電圧は、抵抗値には直接的には拠らない。この為、抵抗が同種の温度依存性である条件を満たしさえすれば、温度依存性があっても、上記説明同様の効果が期待できることは明白である。
なお、基準電流発生回路２４１の構成は、電流Ｉを生成する目的に関する限り、第二の実施形態の構成に限るものではない。
なお、電流発生回路１４０の構成は、電流Ｉｚを生成する目的に関する限り、第二の実施形態の構成に限るものではない。
なお、電圧発生回路１４２の構成は、出力電圧を発生させる目的に関する限り、第二の実施形態の構成に限るものではない。
以上に説明したように、第二の実施形態の基準電圧回路によれば、負の温度特性を持つ電圧と正の温度特性を持つ電圧の和を適当に与えることにより、任意の出力電圧で任意の温度特性を得ることができる。
＜第三の実施形態＞
図４は、第三の実施形態の基準電圧回路の回路図である。図２との違いは電流発生回路１４０の構成を変更した点である。
第三の実施形態の基準電圧回路においては、ＰＭＯＳトランジスタ３０１、３０２と、ＮＭＯＳトランジスタ３０４と、抵抗１３１と、アンプ３０３で電流発生回路３４０を構成している。他は図２の第一の実施形態の基準電圧回路と同様である。
接続に関して説明する。アンプ３０３は、反転入力端子はＮＭＯＳトランジスタ３０４のソースと抵抗１３１の一方の端子に接続され、非反転入力端子はＮＭＯＳトランジスタ１１７のソースとＰＮ接合素子１０２のアノードに接続され、出力端子はＮＭＯＳトランジスタ３０４のゲートに接続される。抵抗１３１のもう一方の端子はグラウンド端子１００に接続される。ＰＭＯＳトランジスタ３０２は、ゲート及びドレインはＮＭＯＳトランジスタ３０４のドレインに接続され、ソースは電源端子１０１に接続される。ＰＭＯＳトランジスタ３０１は、ゲートはＰＭＯＳトランジスタ３０２のゲートに接続され、ドレインは抵抗１０４の一方の端子と抵抗１０５の一方の端子の接続点に接続され、ソースは電源端子１０１に接続される。他は図２の第一の実施形態の基準電圧回路の接続と同様である。
次に、第三の実施形態の基準電圧回路の動作について説明する。便宜上、簡単の為、抵抗１３１、１３２、１０４、１０５は、温度依存性がないと仮定して説明をする。ＰＮ接合素子１０２、１０３は適当な面積比（たとえば１対４等）で構成され、基準電流発生回路１４１は第一の実施形態と同様な電流を生成する。抵抗１３２に温度依存性がないと仮定している為、生成する電流は正の温度特性を持つ。ＮＭＯＳトランジスタ１１７のソースをノードＸ、ＮＭＯＳトランジスタ３０４のソースをノードＺ、抵抗１０４の一方の端子と抵抗１０５の一方の端子の接続点をノードＷとする。
アンプ３０３とＮＭＯＳトランジスタ３０４とは、負帰還ループを構成している。このことにより、ノードＸとノードＺの電圧は同じ電圧に制御される。
抵抗１３１の抵抗値をＲ１３１、ＰＮ接合素子１０２に発生する電圧をＶ１０２とする。ＰＭＯＳトランジスタ３０２に流れる電流をＩｚとする。抵抗１３１には、電流Ｉｚが流れる為、Ｒ１３１×Ｉｚなる電圧が発生し、またノードＸとノードＺは同じ電圧であることから、この電圧はＶ１０２と等しくなる。
ＰＭＯＳトランジスタ３０１はＰＭＯＳトランジスタ３０２とカレントミラーを構成しており、この為、ＰＭＯＳトランジスタ３０２の電流に基づいた電流が流れる。簡単の為、便宜上、同じ大きさの電流Ｉｚが流れるとして説明する。ＰＭＯＳトランジスタ１２０はＰＭＯＳトランジスタ１１８とカレントミラーを構成しており、この為、ＰＭＯＳトランジスタ１１８の電流に基づいた電流が流れる。簡単の為、便宜上、同じ大きさの電流Ｉが流れるとして説明する。抵抗１０５の抵抗値をＲ１０５とすると、抵抗１０５にはこれらを用いることにより、所定の電流Ｉ+Ｉｚが流れる為、Ｒ１０５×（Ｉ＋Ｉｚ）の電圧が発生する。
ＰＮ接合素子１０２に発生するノードＸの電圧は負の温度特性を持つ。この為、ノードＺの電圧も同様に負の温度特性を持つ。
すなわち、Ｒ１３１×Ｉｚは負の温度特性を持つ為、これを抵抗比倍した値である抵抗１０５に発生する電圧成分Ｒ１０５×Ｉｚもまた、負の温度特性を持つ。
一方、基準電流発生回路１４１で生成された電流は、正の温度特性を持つ為、ＰＭＯＳトランジスタ１２０に流れる電流Ｉもまた、正の温度特性を持つ。抵抗１０４の抵抗値をＲ１０４とすると抵抗１０４の両端に発生する電圧成分Ｒ１０４×Ｉと、抵抗１０５に発生する電圧成分Ｒ１０５×Ｉの和は、正の温度特性を持つことになる。
負の温度特性を持つ電圧成分Ｒ１３１×Ｉｚと、正の温度特性を持つ電圧成分Ｒ１０４×ＩとＲ１０５×Ｉとの和を適当に与えることにより、出力端子１０６に、任意の出力電圧で任意の温度特性を持つ電圧を出力することができる。例えば、ＰＭＯＳトランジスタ１１６とＰＭＯＳトランジスタ１２０のカレントミラー比、ＰＭＯＳトランジスタ３０２とＰＭＯＳトランジスタ３０１のカレントミラー比、抵抗１０４と抵抗１０５の抵抗値を調節することにより、このことが可能となる。
また、図９に示す電流発生回路３４０ように抵抗１３１を１３１ｒａ、１３１ｒｂ、１３１ｒｃに分けて構成し、それぞれの抵抗の接続点と、アンプの反転入力端子との間にスイッチ素子１３１ｓａ、１３１ｓｂ、１３１ｓｃを接続してもよい。これらのスイッチ素子を任意に切り替えて出力端子１０６の電圧を調節することで、出力端子１０６の電圧を調節することが可能となる。抵抗１３１の構成は、直列、並列の接続、及び本数は実施形態の構成に限るものでなく、スイッチの素材や個数もトランジスタやヒューズでも良く、実施形態の構成に限るものではない。
なお、ＰＮ接合素子はダイオードやバイポーラトランジスタの飽和結線、弱反転動作するＭＯＳトランジスタを用いることができ特定の形態に限定されない。
なお、上記説明では、各種カレントミラー比が等しいものとして説明をしたが、任意の出力電圧で任意の温度特性を持つ電圧を出力する目的に関する限り、特定のカレントミラー比に限定されない。
なお、アンプ３０３は、ノードＸとノードＺの電圧値を調節できれば、一形態に限定されない。
なお、上記説明では、各種抵抗に温度依存性がないものとして説明をしたが、温度依存性があっても良い。電流Ｉも電流Ｉｚも明らかに抵抗に反比例する関係で与えられ、これらに基づいて生成される電流が抵抗に流入することにより生成する出力電圧は、抵抗値には直接的には拠らない。この為、抵抗が同種の温度依存性である条件を満たしさえすれば、温度依存性があっても、上記説明同様の効果が期待できることは明白である。
なお、基準電流発生回路１４１の構成は、電流Ｉを生成する目的に関する限り、第三の実施形態の構成に限るものではない。
なお、電流発生回路３４０の構成は、電流Ｉｚを生成する目的に関する限り、第三の実施形態の構成に限るものではない。
なお、電圧発生回路１４２の構成は、出力電圧を発生させる目的に関する限り、第三の実施形態の構成に限るものではない。
以上に説明したように、第三の実施形態の基準電圧回路によれば、負の温度特性を持つ電圧と正の温度特性を持つ電圧の和を適当に与えることにより、任意の出力電圧で任意の温度特性を得ることができる。
＜第四の実施形態＞
図５は、第四の実施形態の基準電圧回路の回路図である。図３との違いは電流発生回路１４０の構成を変更し、ＮＭＯＳトランジスタ２０２を削除した点である。
第四の実施形態の基準電圧回路は、ＰＭＯＳトランジスタ３０１、３０２と、ＮＭＯＳトランジスタ３０４と、抵抗１３１と、アンプ３０３で電流発生回路３４０を構成している。他は図３の第二の実施形態の基準電圧回路と同様である。
接続に関して説明する。アンプ３０３は、反転入力端子はＮＭＯＳトランジスタ３０４のソースと抵抗１３１の一方の端子に接続され、非反転入力端子はＰＮ接合素子１０２のアノードとＰＭＯＳトランジスタ１１６のドレインとアンプ２０１の反転入力端子に接続され、出力端子はＮＭＯＳトランジスタ３０４のゲートに接続される。抵抗１３１のもう一方の端子はグラウンド端子１００に接続される。ＰＭＯＳトランジスタ３０２は、ゲート及びドレインはＮＭＯＳトランジスタ３０４のドレインに接続され、ソースは電源端子１０１に接続される。ＰＭＯＳトランジスタ３０１は、ゲートはＰＭＯＳトランジスタ３０２のゲートに接続され、ドレインは抵抗１０４と抵抗１０５の接続点に接続され、ソースは電源端子１０１に接続される。他は図３の第二の実施形態の基準電圧回路の接続と同様である。
次に、第四の実施形態の基準電圧回路の動作について説明する。便宜上、簡単の為、抵抗１３１、１３２、１０４、１０５は、温度依存性がないと仮定して説明をする。ＰＮ接合素子１０２、１０３は適当な面積比（たとえば１対４等）で構成され、基準電流発生回路４４１は第二の実施形態と同様に抵抗１３２に温度依存性がないとすると正の温度特性を持った電流を生成する。ＰＮ接合素子１０２のアノードをノードＸ、ＮＭＯＳトランジスタ３０４のソースをノードＺ、抵抗１０４と抵抗１０５の接続点をノードＷとする。
アンプ３０３とＮＭＯＳトランジスタ３０４とは、負帰還ループを構成している。このことにより、ノードＸとノードＺの電圧は同じ電圧に制御される。
抵抗１３１の抵抗値をＲ１３１、ＰＮ接合素子１０２に発生する電圧をＶ１０２とする。ＰＭＯＳトランジスタ３０２に流れる電流をＩｚとする。抵抗１３１には、電流Ｉｚが流れる為、Ｒ１３１×Ｉｚなる電圧が発生し、またノードＸとノードＺは同じ電圧であることから、この電圧はＶ１０２と等しくなる。
ＰＭＯＳトランジスタ３０１はＰＭＯＳトランジスタ３０２とカレントミラーを構成しており、この為、ＰＭＯＳトランジスタ３０２の電流に基づいた電流が流れる。簡単の為、便宜上、同じ大きさの電流Ｉｚが流れるとして説明する。ＰＭＯＳトランジスタ１２０はＰＭＯＳトランジスタ１１８とカレントミラーを構成しており、この為、ＰＭＯＳトランジスタ１１８の電流に基づいた電流が流れる。簡単の為、便宜上、同じ大きさの電流Ｉが流れるとして説明する。抵抗１０５の抵抗値をＲ１０５とすると、抵抗１０５にはこれらを用いることにより、所定の電流Ｉ+Ｉｚが流れる為、Ｒ１０５×（Ｉ＋Ｉｚ）の電圧が発生する。
ＰＮ接合素子１０２に発生するノードＸの電圧は負の温度特性を持つ。この為、ノードＺの電圧も同様に負の温度特性を持つ。
すなわち、Ｒ１３１×Ｉｚは負の温度特性を持つ為、これを抵抗比倍した値である抵抗１０５に発生する電圧成分Ｒ１０５×Ｉｚもまた、負の温度特性を持つ。
一方、基準電流発生回路４４１で生成された電流は、正の温度特性を持つ為、ＰＭＯＳトランジスタ１２０に流れる電流Ｉもまた、正の温度特性を持つ。抵抗１０４の抵抗値をＲ１０４とすると抵抗１０４の両端に発生する電圧成分Ｒ１０４×Ｉと、抵抗１０５に発生する電圧成分Ｒ１０５×Ｉの和は、正の温度特性を持つことになる。
負の温度特性を持つ電圧成分Ｒ１３１×Ｉｚと、正の温度特性を持つ電圧成分Ｒ１０４×ＩとＲ１０５×Ｉとの和を適当に与えることにより、出力端子１０６に、任意の出力電圧で任意の温度特性を持つ電圧を出力することができる。例えば、ＰＭＯＳトランジスタ１１６とＰＭＯＳトランジスタ１２０のカレントミラー比、ＰＭＯＳトランジスタ３０２とＰＭＯＳトランジスタ３０１のカレントミラー比、抵抗１０４と抵抗１０５の抵抗値を調節することにより、このことが可能となる。
また、図９に示す電流発生回路３４０ように抵抗１３１を１３１ｒａ、１３１ｒｂ、１３１ｒｃに分けて構成し、それぞれの抵抗の接続点と、アンプの反転入力端子との間にスイッチ素子１３１ｓａ、１３１ｓｂ、１３１ｓｃを接続してもよい。これらのスイッチ素子を任意に切り替えて出力端子１０６の電圧を調節することで、出力端子１０６の電圧を調節することが可能となる。抵抗１３１の構成は、直列、並列の接続、及び本数は実施形態の構成に限るものでなく、スイッチの素材や個数もトランジスタやヒューズでも良く、実施形態の構成に限るものではない。
なお、ＰＮ接合素子はダイオードやバイポーラトランジスタの飽和結線、弱反転動作するＭＯＳトランジスタを用いることができ特定の形態に限定されない。
なお、上記説明では、各種カレントミラー比が等しいものとして説明をしたが、任意の出力電圧で任意の温度特性を持つ電圧を出力する目的に関する限り、特定のカレントミラー比に限定されない。
なお、アンプ３０３は、ノードＸとノードＺの電圧値を調節できれば、一形態に限定されない。
なお、上記説明では、各種抵抗に温度依存性がないものとして説明をしたが、温度依存性があっても良い。電流Ｉも電流Ｉｚも明らかに抵抗に反比例する関係で与えられ、これらに基づいて生成される電流が抵抗に流入することにより生成する出力電圧は、抵抗値には直接的には拠らない。この為、抵抗が同種の温度依存性である条件を満たしさえすれば、温度依存性があっても、上記説明同様の効果が期待できることは明白である。
なお、基準電流発生回路４４１の構成は、電流Ｉを生成する目的に関する限り、第四の実施形態の構成に限るものではない。
なお、電流発生回路３４０の構成は、電流Ｉｚを生成する目的に関する限り、第四の実施形態の構成に限るものではない。
なお、電圧発生回路１４２の構成は、出力電圧を発生させる目的に関する限り、第四の実施形態の構成に限るものではない。
以上に説明したように、第四の実施形態の基準電圧回路によれば、負の温度特性を持つ電圧と正の温度特性を持つ電圧の和を適当に与えることにより、任意の出力電圧で任意の温度特性を得ることができる。
＜第五の実施形態＞
図６は、第五の実施形態の基準電圧回路の回路図である。図２との違いは電流発生回路１４０、電圧発生回路１４２の構成を変更した点である。
第五の実施形態の基準電圧回路は、ＰＭＯＳトランジスタ５１１、５２０と、抵抗５０４、５０５と、出力端子５０６を備えている。ＰＭＯＳトランジスタ１１１、１１２、１１３、１１４、５１１と、ＮＭＯＳトランジスタ１１５と、抵抗１３１で電流発生回路５４０を構成している。ＰＭＯＳトランジスタ１２０、５２０と、抵抗１０４、１０５、５０４、５０５で電圧発生回路５４２を構成している。他は図２の第一の実施形態の基準電圧回路と同様である。
接続に関して説明する。ＰＭＯＳトランジスタ５１１は、ゲートはＰＭＯＳトランジスタ１１１のゲートに接続され、ドレインは抵抗５０４の一方の端子と抵抗５０５の一方の端子の接続点に接続され、ソースは電源端子１０１に接続される。抵抗５０５のもう一方の端子はグラウンド端子１００に接続される。ＰＭＯＳトランジスタ５２０は、ゲートはＰＭＯＳトランジスタ１２０のゲートに接続され、ソースは電源端子１０１に接続され、ドレインは出力端子５０６及び抵抗５０４のもう一方の端子に接続される。他は図２の第一の実施形態の基準電圧回路の接続と同様である。
次に、第五の実施形態の基準電圧回路の動作について説明する。便宜上、簡単の為、抵抗１３１、１３２、１０４、１０５、５０４、５０５は、温度依存性がないと仮定して説明をする。ＰＮ接合素子１０２、１０３は適当な面積比（たとえば１対４等）で構成され、基準電流発生回路１４１は第一の実施形態と同様に抵抗１３２に温度依存性がないとすると正の温度特性を持った電流を生成する。ＰＮ接合素子１０２のアノードをノードＸ、ＮＭＯＳトランジスタ１１５のソースをノードＺ、抵抗１０４と抵抗１０５の接続点をノードＷ、抵抗５０４と抵抗５０５の接続点をノードＹとする。
ＮＭＯＳトランジスタ１１５とＰＭＯＳトランジスタ１１３とは、負帰還ループを構成している。このことにより、ＮＭＯＳトランジスタ１１５には、ＰＭＯＳトランジスタ１１４が提供する電流Ｉが安定的に流入し、動作点が適当に決定される。ＮＭＯＳトランジスタ１１５とＮＭＯＳトランジスタ１１７とはゲート電圧を等しく与えられ、またドレイン電流も等しく与えられる為、ノードＸとノードＺは同じ電圧となる。抵抗１３１の抵抗値をＲ１３１、ＰＮ接合素子１０２に発生する電圧をＶ１０２とする。ＰＭＯＳトランジスタ１１３に流れる電流をＩｚとする。抵抗１３１には、電流ＩとＩｚとが流れる為、Ｒ１３１×（Ｉ＋Ｉｚ）なる電圧が発生し、またノードＸとノードＺは同じ電圧であることから、この電圧はノードＸの電圧Ｖ１０２と等しくなる。
ＰＭＯＳトランジスタ１１１はＰＭＯＳトランジスタ１１２とカレントミラーを構成しており、この為、ＰＭＯＳトランジスタ１１２の電流に基づいた電流が流れる。簡単の為、便宜上、同じ大きさの電流Ｉｚが流れるとして説明する。ＰＭＯＳトランジスタ１２０はＰＭＯＳトランジスタ１１８とカレントミラーを構成しており、この為、ＰＭＯＳトランジスタ１１８の電流に基づいた電流が流れる。簡単の為、便宜上、同じ大きさの電流Ｉが流れるとして説明する。抵抗１０５の抵抗値をＲ１０５とすると、抵抗１０５にはこれらを用いることにより、所定の電流Ｉ+Ｉｚが流れる為、Ｒ１０５×（Ｉ＋Ｉｚ）の電圧が発生する。簡単の為、便宜上、Ｒ１０５とＲ１３１を等しく与えれば、すなわち、ノードＺの電圧Ｒ１３１×（Ｉ＋Ｉｚ）とノードＷの電圧Ｒ１０５×（Ｉ＋Ｉｚ）の電圧は等しくなる。
ＰＭＯＳトランジスタ５１１はＰＭＯＳトランジスタ１１２とカレントミラーを構成しており、この為、ＰＭＯＳトランジスタ１１２の電流に基づいた電流が流れる。簡単の為、便宜上、同じ大きさの電流Ｉｚが流れるとして説明する。ＰＭＯＳトランジスタ５２０はＰＭＯＳトランジスタ１１８とカレントミラーを構成しており、この為、ＰＭＯＳトランジスタ１１８の電流に基づいた電流が流れる。簡単の為、便宜上、同じ大きさの電流Ｉが流れるとして説明する。抵抗５０５の抵抗値をＲ５０５とすると、抵抗５０５にはこれらを用いることにより、所定の電流Ｉ+Ｉｚが流れる為、Ｒ５０５×（Ｉ＋Ｉｚ）の電圧が発生する。簡単の為、便宜上、Ｒ５０５とＲ１３１を等しく与えれば、すなわち、ノードＺの電圧Ｒ１３１×（Ｉ＋Ｉｚ）とノードＹの電圧Ｒ５０５×（Ｉ＋Ｉｚ）の電圧は等しくなる。
ＰＮ接合素子１０２に発生するノードＸの電圧は負の温度特性を持つ。この為、ノードＺの電圧とノードＷ、ノードＹの電圧も同様に負の温度特性を持つ。
基準電流発生回路１４１で生成された電流は、正の温度特性を持つ為、ＰＭＯＳトランジスタ１２０、５２０に流れる電流Ｉもまた、正の温度特性を持つ。抵抗１０４の抵抗値をＲ１０４とすると抵抗１０４の両端に発生する電圧は、Ｉ×Ｒ１０４となり、これは正の温度特性を持つ。抵抗５０４の抵抗値をＲ５０４とすると抵抗５０４の両端に発生する電圧は、Ｉ×Ｒ５０４となり、これは正の温度特性を持つ。
負の温度特性を持つノードＷの電圧Ｒ１０５×（Ｉ＋Ｉｚ）と正の温度特性を持つ抵抗１０４の両端に発生する電圧Ｉ×Ｒ１０４の和を適当に与えることにより、出力端子１０６に、任意の出力電圧で任意の温度特性を持つ電圧を出力することができる。例えば、ＰＭＯＳトランジスタ１１８とＰＭＯＳトランジスタ１２０のカレントミラー比、ＰＭＯＳトランジスタ１１８とＰＭＯＳトランジスタ１１４のカレントミラー比、ＰＭＯＳトランジスタ１１２とＰＭＯＳトランジスタ１１１のカレントミラー比、抵抗１０４と抵抗１０５の抵抗値を調節することにより、このことが可能となる。
負の温度特性を持つノードＹの電圧Ｒ５０５×（Ｉ＋Ｉｚ）と正の温度特性を持つ抵抗５０４の両端に発生する電圧Ｉ×Ｒ５０４の和を適当に与えることにより、出力端子５０６に、任意の出力電圧で任意の温度特性を持つ電圧を出力することができる。例えば、ＰＭＯＳトランジスタ１１８とＰＭＯＳトランジスタ５２０のカレントミラー比、ＰＭＯＳトランジスタ１１８とＰＭＯＳトランジスタ１１４のカレントミラー比、ＰＭＯＳトランジスタ１１２とＰＭＯＳトランジスタ５１１のカレントミラー比、抵抗５０４と抵抗５０５の抵抗値を調節することにより、このことが可能となる。
また、図８に示す電流発生回路１４０ように抵抗１３１を１３１ｒａ、１３１ｒｂ、１３１ｒｃに分けて構成し、それぞれの抵抗の接続点と、ＰＭＯＳトランジスタ１１３のドレインとの間にスイッチ素子１３１ｓａ、１３１ｓｂ、１３１ｓｃを接続してもよい。これらのスイッチ素子を任意に切り替えて電流Ｉｚを調節することで、出力端子１０６、５０６の電圧を調節することが可能となる。抵抗１３１の構成は、直列、並列の接続、及び本数は実施形態の構成に限るものでなく、スイッチの素材や個数もトランジスタやヒューズでも良く、実施形態の構成に限るものではない。
なお、ＰＮ接合素子はダイオードやバイポーラトランジスタの飽和結線、弱反転動作するＭＯＳトランジスタを用いることができ特定の形態に限定されない。
なお、上記説明では、各種カレントミラー比が等しいものとして説明をしたが、任意の出力電圧で任意の温度特性を持つ電圧を出力する目的に関する限り、特定のカレントミラー比に限定されない。
なお、ＮＭＯＳトランジスタ１１５とＮＭＯＳトランジスタ１１７は同じサイズのトランジスタであると記載したが、ＰＭＯＳトランジスタ１１４に流れる電流値や抵抗１３１を調節してノードＸとノードＺの電圧値を調節できれば同じサイズに限定されない。
なお、上記説明では、各種抵抗に温度依存性がないものとして説明をしたが、温度依存性があっても良い。電流Ｉも電流Ｉｚも明らかに抵抗に反比例する関係で与えられ、これらに基づいて生成される電流が抵抗に流入することにより生成する出力電圧は、抵抗値には直接的には拠らない。この為、抵抗が同種の温度依存性である条件を満たしさえすれば、温度依存性があっても、上記説明同様の効果が期待できることは明白である。
なお、基準電流発生回路１４１の構成は、電流Ｉを生成する目的に関する限り、第五の実施形態の構成に限るものではない。
なお、電流発生回路５４０の構成は、電流Ｉｚを生成する目的に関する限り、第五の実施形態の構成に限るものではない。
なお、電圧発生回路５４２の構成は、出力電圧を発生させる目的に関する限り、第五の実施形態の構成に限るものではない。
なお、第五の実施形態では二つの出力電圧を例に説明したが、出力電圧をさらに増やしても同様に電流発生回路５４０の出力の数を増やすことで任意の温度特性で任意の出力電圧値に調節することが可能である。また、電流発生回路５４０の数を増やし出力端子１０６、５０６の電圧を個別に調整してもよい。
以上に説明したように、第五の実施形態の基準電圧回路によれば、負の温度特性を持つ電圧と正の温度特性を持つ電圧の和を適当に与えることにより、任意の出力電圧で任意の温度特性を得ることができる。また、出力電圧や温度特性の異なる第二の電圧を出力することができる。
１１ 基準電流発生回路
１２ 電流発生回路
１３ 電圧発生回路
１０２、１０３ ＰＮ接合素子
２０１ アンプ

Claims (6)

  1. 複数のＰＮ接合素子の順方向電圧の差を電流変換し、第一の電流を発生する基準電流発生回路と、
    前記基準電流発生回路で発生した前記第一の電流を用いて第二の電流を発生させる電流発生回路と、
    前記第一の電流が流れることによって正の温度特性を有する第一の電圧を発生させる第一の抵抗と、前記第一の電流と前記第二の電流が流れることによって負の温度特性を有する第二の電圧を発生させる第二の抵抗と、を有する電圧発生回路と、を備え、
    前記電流発生回路は、前記第一の電流に基づく電流と、前記第二の電流に基づく電流の両方が流れる第三の抵抗を有し、
    前記第一の電圧と、前記第三の抵抗に発生する電圧に基づく前記第二の電圧を加算した基準電圧を出力する基準電圧回路。
  2. 前記電流発生回路は、
    ゲートが前記基準電流発生回路に接続され、前記第一の電流に基づく電流を流す第一のトランジスタと、
    ゲートが前記基準電流発生回路に接続され、ドレインが前記第一のトランジスタのドレインに接続され、前記第一の電流に基づく電流を流す第二のトランジスタと、
    ゲートが前記第一のトランジスタのドレインに接続され、ドレインが前記第二のトランジスタのソースに接続され、前記第二の電流を流す第三のトランジスタと、
    前記第二のトランジスタのソースと前記第三のトランジスタのドレインに接続され、前記第一の電流に基づく電流と前記第二の電流を流す第三の抵抗と、
    ゲート及びドレインが前記第三のトランジスタのソースに接続された第四のトランジスタと、
    ゲートが前記第四のトランジスタのゲートに接続され、ドレインが前記電圧発生回路に接続され、前記第二の抵抗に前記第二の電流を流す第五のトランジスタと、
    を備えたことを特徴とする請求項１に記載の基準電圧回路。
  3. 前記基準電流発生回路は、
    ゲート及びドレインが前記第一のトランジスタのゲートに接続された第六のトランジスタと、
    ゲートが前記第六のトランジスタのゲート及びドレインに接続された第七のトランジスタと、
    ゲート及びドレインが前記第二のトランジスタのゲートと前記第七のトランジスタのドレインに接続された第八のトランジスタと、
    ゲートが前記第八のトランジスタのゲート及びドレインに接続され、ドレインが前記第六のトランジスタのドレインに接続された第九のトランジスタと、
    前記第八のトランジスタのソースに接続された第一のＰＮ接合素子と、
    一端が前記第九のトランジスタのソースに接続された第四の抵抗と、
    前記第四の抵抗の他端に接続された第二のＰＮ接合素子と、
    を備えたことを特徴とする請求項２に記載の基準電圧回路。
  4. 前記基準電流発生回路は、
    ゲートが前記第一のトランジスタのゲートに接続された第六のトランジスタと、
    ゲートが前記第六のトランジスタのゲートに接続された第七のトランジスタと、
    ゲート及びドレインが前記第二のトランジスタのゲートと前記第七のトランジスタのドレインに接続された第八のトランジスタと、
    反転入力端子が前記第八のトランジスタのソースに接続され、非反転入力端子が前記第六のトランジスタのドレインに接続され、出力端子が前記第六及び第七のトランジスタのゲートに接続されたアンプと、
    前記第八のトランジスタのソースに接続された第一のＰＮ接合素子と、
    一端が前記第六のトランジスタのドレインに接続された第四の抵抗と、
    前記第四の抵抗の他端に接続された第二のＰＮ接合素子と、
    を備えたことを特徴とする請求項２に記載の基準電圧回路。
  5. 前記第三の抵抗は、
    前記第三のトランジスタのドレインと前記第二のトランジスタのソースの間に接続された第一のスイッチ素子と、
    前記第二のトランジスタのソースに接続され、直列に複数の抵抗で構成される第五の抵抗と、
    前記直列に複数の抵抗で構成された第五の抵抗の接続点に接続された第二のスイッチ素子と、を備えることを特徴とする請求項２から４のいずれかに記載の基準電圧回路。
  6. 前記電流発生回路は、複数の前記第二の電流を出力し、
    前記電圧発生回路は、前記複数の第二の電流を受けて、複数の基準電圧を発生する
    ことを特徴とする請求項１から５のいずれかに記載の基準電圧回路。
JP2012212944A 2012-03-22 2012-09-26 基準電圧回路 Expired - Fee Related JP6061589B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012212944A JP6061589B2 (ja) 2012-03-22 2012-09-26 基準電圧回路
CN201380015584.3A CN104204986B (zh) 2012-03-22 2013-01-28 基准电压电路
PCT/JP2013/051707 WO2013140852A1 (ja) 2012-03-22 2013-01-28 基準電圧回路
KR1020147026213A KR101995697B1 (ko) 2012-03-22 2013-01-28 기준 전압 회로
TW102104381A TWI570537B (zh) 2012-03-22 2013-02-05 Reference voltage circuit
US14/490,399 US9910452B2 (en) 2012-03-22 2014-09-18 Reference-voltage circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012065976 2012-03-22
JP2012065976 2012-03-22
JP2012212944A JP6061589B2 (ja) 2012-03-22 2012-09-26 基準電圧回路

Publications (2)

Publication Number Publication Date
JP2013225282A JP2013225282A (ja) 2013-10-31
JP6061589B2 true JP6061589B2 (ja) 2017-01-18

Family

ID=49222319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012212944A Expired - Fee Related JP6061589B2 (ja) 2012-03-22 2012-09-26 基準電圧回路

Country Status (6)

Country Link
US (1) US9910452B2 (ja)
JP (1) JP6061589B2 (ja)
KR (1) KR101995697B1 (ja)
CN (1) CN104204986B (ja)
TW (1) TWI570537B (ja)
WO (1) WO2013140852A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140080725A (ko) * 2012-12-14 2014-07-01 에스케이하이닉스 주식회사 음전압 조절 회로 및 이를 포함하는 전압 생성 회로
EP2784934B1 (en) 2013-03-25 2020-09-23 Dialog Semiconductor B.V. Electronic biasing circuit for constant transconductance
CN104977975B (zh) * 2014-04-14 2017-04-12 奇景光电股份有限公司 温度非相关的整合电压源与电流源
US10007289B2 (en) * 2016-11-01 2018-06-26 Dialog Semiconductor (Uk) Limited High precision voltage reference circuit
JP6785705B2 (ja) * 2017-03-31 2020-11-18 エイブリック株式会社 過電流保護回路及びボルテージレギュレータ
CN108536208B (zh) * 2018-05-10 2020-09-25 上海华虹宏力半导体制造有限公司 偏置电流电路
US10739808B2 (en) 2018-05-31 2020-08-11 Richwave Technology Corp. Reference voltage generator and bias voltage generator
JP7334081B2 (ja) * 2019-07-29 2023-08-28 エイブリック株式会社 基準電圧回路
US11287840B2 (en) * 2020-08-14 2022-03-29 Semiconductor Components Industries, Llc Voltage reference with temperature compensation
CN112034922B (zh) * 2020-11-06 2021-01-15 成都铱通科技有限公司 一种带精确阈值的正温度系数偏置电压生成电路
US11762410B2 (en) 2021-06-25 2023-09-19 Semiconductor Components Industries, Llc Voltage reference with temperature-selective second-order temperature compensation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06309062A (ja) 1993-04-21 1994-11-04 Nec Corp 時刻調整機能付き端末装置
JPH06309052A (ja) 1993-04-23 1994-11-04 Nippon Steel Corp バンドギャップレギュレータ
US6384586B1 (en) * 2000-12-08 2002-05-07 Nec Electronics, Inc. Regulated low-voltage generation circuit
JP2003345449A (ja) * 2002-05-23 2003-12-05 Yasu Semiconductor Corp 基準電圧発生回路
JP4093819B2 (ja) * 2002-08-09 2008-06-04 株式会社ルネサステクノロジ 半導体集積回路
JP4517062B2 (ja) * 2004-02-24 2010-08-04 泰博 杉本 定電圧発生回路
US7372316B2 (en) * 2004-11-25 2008-05-13 Stmicroelectronics Pvt. Ltd. Temperature compensated reference current generator
JP2008123480A (ja) * 2006-10-16 2008-05-29 Nec Electronics Corp 基準電圧発生回路
CN101197124A (zh) * 2008-01-09 2008-06-11 友达光电股份有限公司 液晶显示装置及其能带隙参考电压电路
JP5123679B2 (ja) * 2008-01-28 2013-01-23 ルネサスエレクトロニクス株式会社 基準電圧生成回路及びその起動制御方法
JP2009217809A (ja) * 2008-02-12 2009-09-24 Seiko Epson Corp 基準電圧生成回路、集積回路装置および信号処理装置
KR101069713B1 (ko) * 2009-10-30 2011-10-04 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 트리밍 회로 및 방법
US8680840B2 (en) * 2010-02-11 2014-03-25 Semiconductor Components Industries, Llc Circuits and methods of producing a reference current or voltage

Also Published As

Publication number Publication date
KR101995697B1 (ko) 2019-07-03
US9910452B2 (en) 2018-03-06
US20150002131A1 (en) 2015-01-01
TWI570537B (zh) 2017-02-11
WO2013140852A1 (ja) 2013-09-26
CN104204986A (zh) 2014-12-10
CN104204986B (zh) 2016-08-17
JP2013225282A (ja) 2013-10-31
TW201339795A (zh) 2013-10-01
KR20140138184A (ko) 2014-12-03

Similar Documents

Publication Publication Date Title
JP6061589B2 (ja) 基準電圧回路
JP4499696B2 (ja) 基準電流生成装置
CN101231536B (zh) 具有可调节温度系数的偏流发生装置
TWI521326B (zh) 帶隙參考電壓產生電路
CN106200732A (zh) 生成输出电压的电路及低压降稳压器的输出电压的设置方法
KR20120056222A (ko) 정전류 회로 및 기준 전압 회로
JP2006262348A (ja) 半導体回路
CN109857185A (zh) 包括带隙参考电路的电路
JP2017134756A (ja) 電圧電流変換回路及びこれを備えたスイッチングレギュレータ
CN103324232B (zh) 基准电压电路
JP2005063026A (ja) 基準電圧発生回路
JP2006277360A (ja) 定電流回路、および定電流生成方法
US20100264980A1 (en) Temperature-compensated voltage comparator
JP2010086056A (ja) 定電流回路
JP3556482B2 (ja) 定電圧発生回路
JP2019106094A (ja) 電流生成回路
US20130063201A1 (en) Reference voltage circuit
KR100930500B1 (ko) 비교기를 이용한 밴드갭 기준회로
JP5884234B2 (ja) 基準電圧回路
JP5699515B2 (ja) 基準電圧発生回路
JP6045148B2 (ja) 基準電流発生回路および基準電圧発生回路
TWI564692B (zh) 能隙參考電路
JP2016057962A (ja) 基準電圧回路及び電源回路
JP2004310444A (ja) 電圧発生回路
CN101216717A (zh) 参考电压电路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150708

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161213

R150 Certificate of patent or registration of utility model

Ref document number: 6061589

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees