JP4499696B2 - 基準電流生成装置 - Google Patents

基準電流生成装置 Download PDF

Info

Publication number
JP4499696B2
JP4499696B2 JP2006250777A JP2006250777A JP4499696B2 JP 4499696 B2 JP4499696 B2 JP 4499696B2 JP 2006250777 A JP2006250777 A JP 2006250777A JP 2006250777 A JP2006250777 A JP 2006250777A JP 4499696 B2 JP4499696 B2 JP 4499696B2
Authority
JP
Japan
Prior art keywords
current
variable
transistor
output
resistance element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006250777A
Other languages
English (en)
Other versions
JP2008071245A (ja
Inventor
友宏 村瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2006250777A priority Critical patent/JP4499696B2/ja
Priority to US11/898,262 priority patent/US7737675B2/en
Publication of JP2008071245A publication Critical patent/JP2008071245A/ja
Application granted granted Critical
Publication of JP4499696B2 publication Critical patent/JP4499696B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Description

本発明は、半導体集積回路においてPTAT(Proportional To Absolute Temperature)電流などの基準電流を生成する基準電流生成装置に関するものである。
従来、半導体集積回路にて使用される基準電流を生成するPTAT電流源が特許文献１および２に開示されている。PTAT電流源は、絶対温度に比例して増加する絶対温度比例(Proportional To Absolute Temperature: PTAT)の電流、すなわちPTAT電流を生成する電流源である。
このような電流源では、たとえば製造工程に起因して発生する素子バラツキの影響を受けて電流が変化するために、たとえば特許文献３に開示されているように電流源の製造後に電流を調整する調整手段を備える。調整手段では、たとえばヒューズおよび抵抗素子などによって抵抗値の切り替えを行うことにより基準電流を微調整することが行われる。
特開平8-234853号公報 特開2000-89844号公報 特開平11-121694号公報
しかしながら従来の調整方法では、スイッチのオン抵抗が各抵抗に付加されてしまうという問題があった。さらに、調整精度を高めるためには各スイッチの抵抗値が微小に異なる抵抗素子を必要数分要する必要があり、このため回路面積が増大するという問題があった。
本発明はこのような課題に鑑み、回路面積の大幅な増大を防止して絶対温度比例電流を出力する基準電流生成装置を提供することを目的とする。
本発明は上述の課題を解決するために、絶対温度比例電流を生成する基準電流生成装置において、この装置は、絶対温度比例電流を生成するための演算増幅手段と、演算増幅手段の出力により絶対温度比例電流を出力する出力手段と、演算増幅手段の出力に接続され、絶対温度比例電流を可変電流により可変する可変手段とを含むことを特徴とする。
また、本発明は上述の課題を解決するために、絶対温度比例電流を生成する基準電流生成装置において、この装置は、固定の電流を生成する電流源である第１のトランジスタと、トランジスタに接続された抵抗素子と、抵抗素子に接続された第１のダイオードと、可変の電流に制御される電流源である可変電流源と、可変電流源に接続された第２のダイオードと、トランジスタと抵抗素子との第１の接続点に一方の入力を接続し、可変電流源と第２のダイオードとの第２の接続点に他方の入力を接続し、第１および第２の接続点の電圧を演算増幅する演算増幅器と、演算増幅器の演算出力に接続され、出力に応じた電流を出力する第２のトランジスタとを含み、可変電流源は、複数のトランジスタ素子と、複数のトランジスタ素子のうち少なくともいずれかを選択する複数のスイッチとを含み、演算増幅器の演算出力はさらに第１および第２のトランジスタのそれぞれのゲートと可変電流源とに接続され、可変電流源は、複数のトランジスタ素子のゲートに演算出力を入力し、複数のスイッチによって選択される少なくともいずれかのトランジスタ素子の電流出力を該可変電流源の出力として演算増幅器の他方の入力と第２のダイオードとに供給することを特徴とする。
本発明によれば、回路面積の大幅な増大を防止して、可変電流を供給する可変手段により可変電流を調整して、絶対温度比例電流を出力手段から出力させることができる。
次に添付図面を参照して本発明による基準電流生成回路（および基準電流の調整方法）の実施例を詳細に説明する。図１を参照すると、本発明が適用されたPTAT電流生成回路の一実施例が示されている。PTAT電流生成回路10は、絶対温度比例(Proportional To Absolute Temperature: PTAT)の電流、すなわちPTAT電流を生成する半導体集積回路である。
PTAT電流生成回路10は、固定の電流源であるトランジスタ(T1) 14と、可変電流源であるトランジスタ(T2) 16と、トランジスタ(T3) 18とを電源ライン(Vdd) 12に接続している。トランジスタ14は、抵抗素子(Re) 20と、ダイオード(D1) 22とを直列に介して電源ライン(Vss) 24に接続し、トランジスタ16は、ダイオード(D2) 26を介して電源ライン24に接続している。ダイオード22の内部構成はダイオード26をK個並列に接続している。
トランジスタ14と抵抗素子20との接続点(Va) 28は、演算増幅器30の非反転入力端子(+)が接続され、トランジスタ16とダイオード26との接続点(Vb) 32は演算増幅器30の反転入力端子(-)が接続されている。
抵抗20とダイオード22との接続点には端子40が設けられ、電圧V1が出力される。トランジスタ16とダイオード26との接続点には端子42が設けられ、電圧V2が出力される。また、演算増幅器30の非反転入力端子(+)は電圧Vaを印加し、反転入力端子(-)に電圧Vbを印加する。
演算増幅器30の出力44は、トランジスタ14および18のゲートに共通に接続され、トランジスタ18は、ゲート電圧に応じたPTAT電流(Iout)をその出力46に出力する。演算増幅器30の出力44はさらにトランジスタ16に接続されて、トランジスタ16を流れる電流を可変に制御する。
このトランジスタ16の構成例を図２に示すと、それぞれ大きさの異なる電流源のトランジスタ(#1〜#n) 200〜204（ｎは２以上の整数）を接続点(Vb)32に対し並列に配置し、トランジスタ200〜204はさらにそれぞれスイッチ(#1〜#n) 210を介して電源ライン(Vdd) 12に接続される。また、各トランジスタ200〜204のゲートには接続点(Vc) 44が接続される。このように各トランジスタ200〜204は、図１に示したトランジスタ(T1) 14と電流ミラーを形成するように接続されている。
以上の構成で本PTAT電流生成回路10の動作を説明する。まず、トランジスタ(T1) 14に流れる電流を電流I1とし、トランジスタ(T2) 16の電流を電流S*I1とする。トランジスタ14および16をそれぞれ流れる電流および可変電流の電流比Sは、トランジスタ14および16の各ゲート長およびゲート幅に応じて決定される。
演算増幅器30が動作すると、接続点(Va) 28、接続点(Vb) 32および接続点(Vc) 44の電位はほぼ同電位になる。このため抵抗Re*電流I1＋電圧V1が電圧V2と等しくなる。電圧V1および電圧V2は一般的な接合ダイオードの式により求められる。出力46から出力される基準電流Ioutは次式で表すことができる。
Iout＝Vt*LN(K*S)/Re ・・・（1）
ここで、トランジスタ(T1) 14とトランジスタ(T3) 18とは同一のトランジスタとしており、電流Iout＝I1としている。トランジスタ18がW3/L3＝N*W1/L1であった場合は、Iout＝N*I1となる。
式(1)から明らかなように、ダイオード(D2) 26に流れる電流を電流源16内のいずれかのスイッチ210をオンにして調整することにより、ダイオード26とダイオード22との比Kを実質的に調整する効果がある。
式(1)においてS=1のときの出力を電流Iout０とすると、
Iout/Iout０＝１＋Log K S ・・・(2)
となる。
これにより、たとえば抵抗素子(Re) 20の抵抗値を調整する方法と比べて、本実施例では電流Ioutを非常に高精度に調整することができる。この場合、Sは1/Kより大きい必要がある。また、抵抗素子に比べて占有面積の小さいトランジスタを調整に使用するために、回路面積の増大を最小限に抑えることができる。
式(2)をグラフ化して図３に示す。
本実施例では可変電流源に大きさの異なる電流源であるトランジスタを並列に配置し、それぞれに直列にスイッチ210を付加し、スイッチ210のオン／オフ切り替えによって電流を可変する構成を説明した。この場合、可変電流源はこの構成に限らず、たとえば、トランジスタのゲート電圧により電流を可変する構成を採用してもよい。
次に図４を参照してPTAT電流生成回路の他の実施例を説明する。本実施例におけるPTAT電流生成回路400は、図１に示した実施例における構成に加えて、抵抗素子(R0) 402および404を接続点Vaと抵抗素子Reとの間、接続点Vbとダイオード(D2)との間にそれぞれ挿入接続した構成である。そのほかの構成については図１に示した実施例における構成と同様の構成でよいので同一の参照符号を付与してその詳細説明を省略する。可変電流源であるトランジスタ16の内部構成についても図２に示した構成と同様の構成でよい。
以上の構成で本PTAT電流生成回路400の動作を説明する。上記第１の実施例と同様にトランジスタ(T1) 14に流れる電流を電流I1とし、トランジスタ(T2) 16の電流を電流S*I1とする。
上記したようにトランジスタ16内の各トランジスタ200〜204は、トランジスタ(T1) 14と電流ミラーを形成するように接続されて、トランジスタ16とトランジスタ14との電流比Sは、各トランジスタ16および14の各ゲート長およびゲート幅によって決定される。
演算増幅器30の動作によって接続点(Va) 28、接続点(Vb) 32および接続点(Vc) 44の電位はほぼ同電位になって、(Re＋R0)*I1＋V1＝R0*S*I1＋V2となる。電圧V1および電圧V2は一般的な接合ダイオードの式により求められる。出力46から出力される基準電流Ioutは次式で表すことができる。
Iout＝Vt*LN(K*S)/(Re＋R0*(1-S)) ・・・（3）
ここで、トランジスタ(T1) 14とトランジスタ(T3) 18とは同一のトランジスタとしており、電流Iout＝I1としている。トランジスタ18がW3/L3＝N*W1/L1であった場合は、Iout＝N*I1となる。
上式(3)から明らかなように、抵抗素子(R0) 402および404をそれぞれ接続してダイオード26に流れる電流をトランジスタ16とともに調節することにより、抵抗素子(Re) 20の値を調整することと同等の効果が得られ、これに加えて、ダイオード26とダイオード22の比を調整する効果が得られる。
式(3)において、抵抗R0＝m*Reとし、S=1のときをIout０とすると、
Iout/Iout０＝(1＋Log K S)／(1＋m(1-S)) ・・・(4)
となり、電流比Sに対して電流Ioutについて、比較的線形性の優れた調整が可能となる。また、本PTAT電流生成回路400の用途によって調整精度の選択を容易に行うことができる。ただし本実施例の場合、電流比Sの値は、1/K＜S＜1＋1/mである必要がある。また、抵抗素子に比べて占有面積の小さいトランジスタを可変電流源（トランジスタ16）に使用し、追加する抵抗素子(R0)の増加は２つの素子でよいため回路面積の増大が少なくてすむ。上式(4)をグラフ化して図５に示す。
図４に示した第２の実施例では、ダイオード(D1) 22の経路と、ダイオード(D2) 26の経路とにそれぞれ同一抵抗値の抵抗素子(R0) 402および404を接続したが、これに限らず、異なる抵抗値の抵抗素子を使用してもよい。また、これら抵抗素子をトランジスタにて代用することも可能である。また、抵抗素子(R0) 402および404の抵抗値を可変とすることで、調整幅の切り替えを製造後に行うことも可能となる。
次に、さらに他の構成例を図６を参照して説明する。図示するように本実施例におけるPTAT電流生成回路600は、図１に示した構成に加えてさらに演算増幅器602の非反転入力(+)を接続点32に接続し、演算増幅器602の出力604をその反転反転入力(-)に接続するとともに、出力604を抵抗素子(R1) 606および抵抗素子(R2) 608を直列に介して電源ライン(Vss) 24に接続している。
抵抗素子(R1) 606と抵抗素子(R2) 608との接続点610は、トランジスタ18を介して電源ライン(Vdd) 12に接続するとともに、基準電位(Vref)が出力される端子612に接続されている。トランジスタ14、16および18の各ゲートはさらにトランジスタ(T4) 614のゲートに共通に接続され、トランジスタ614は電源ライン(Vdd) 12と出力端子46とに接続されて、出力端子に電流Ioutを出力する。
本構成例により、温度に無依存の基準電位(Vref)を生成することができ、上記第１および第２の実施例と同様の調整方法を実行することにより、電流出力のみならず基準電位の調整も行うことができる。また、以上説明したPTAT電流生成回路10、400および600はPTAT電流を生成する回路構成例であり、各実施例における調整は、他の回路構成についても適用可能である。
なお、図６において追加した構成を、図４に示した実施例の構成に追加してPTAT電流生成回路を構成してもよい。具体的には図７にPTAT電流生成回路700を示す。本構成例においても上記実施例と同様にして電流出力と基準電位との調整を行うことができる。
ここで基準電流生成回路の従来構成例を図８および図９に示す。図８に示す回路構成にてPTAT電流の出力Ioutは、
Iout＝Vt*LN(K)／Re ・・・(5)
で示される。
ここで、
Vt＝k*T/e ・・・(6)
であり、kはボルツマン定数、Tは絶対温度、eは電子の電荷量である。
基準電流は製造工程に起因したバラツキの影響を受けるため、製造後の調整手段を図９に示すように備えていた。つまりダイオードD1のアノード側に抵抗値が可変の可変抵抗Reを接続して、この抵抗値Reを変化させることにより電流Ioutや基準電位の調整を行う構成であった。ここでS=1のときを電流Iout０とすると、
Iout/Iout０＝1/S ・・・(7)
となり、図11に示すように電流比Sに反比例して電流Ioutは増減することとなる。
また、可変抵抗Reの従来構成例としては、スイッチ（SW1〜SWn）のオン／オフによって抵抗素子(Re1〜Ren)を選択して、可変抵抗Reの抵抗値の切り替えを行うものであった。またスイッチによる切り替えに代えてヒューズの溶断によって抵抗素子(Re1〜Ren)を選択する構成もあった。
しかしこのような従来構成では、スイッチのオン抵抗やヒューズ自体の抵抗分が各抵抗素子に加算されてしまうので精度が低下する。精度を高めるために微小に異なる抵抗値の抵抗を数多く備えることができるが、この場合、回路面積が増大することを防止することができないという問題があった。
本発明では、可変電流を供給する電流源を備えて、回路面積の増大を防止しながら電流源トランジスタのゲート電圧を可変にすることができる。
本発明が適用されたPTAT電流生成回路の実施例を示す図である。 トランジスタ(T2)の構成例を示す図である。 PTAT電流生成回路の特性を示すグラフである。 PTAT電流生成回路の他の実施例を示す図である。 図４に示した実施例におけるPTAT電流生成回路の特性を示すグラフである。 PTAT電流生成回路の他の構成例を示す図である。 PTAT電流生成回路の他の構成例を示す図である。 基準電圧生成回路の従来例を示す図である。 基準電圧生成回路の従来例を示す図である。 図９に示す基準電圧生成回路における可変抵抗Reの構成を示す図である。 図９に示す基準電圧生成回路の特性例を示すグラフである。
符号の説明
10 PTAT電流生成回路
14、18 トランジスタT1、T3
16 トランジスタT2（可変電流源）
22、26 ダイオードD1、D2
30 演算増幅器

Claims (3)

  1. 絶対温度比例電流を生成する基準電流生成装置において、該装置は、
    前記絶対温度比例電流を生成するための演算増幅手段と、
    該演算増幅手段の出力により前記絶対温度比例電流を出力する出力手段と、
    前記演算増幅手段の一方の入力に一方の端子が接続された第１の抵抗素子と、
    該第１の抵抗素子の他方の端子に直列に接続された第２の抵抗素子と、
    前記演算増幅手段の他方の入力に接続された第３の抵抗素子と、
    前記演算増幅手段の出力に接続され、前記絶対温度比例電流を可変電流により可変する可変手段とを含み、
    前記可変手段は、複数のトランジスタと、該複数のトランジスタ素子をそれぞれ選択する複数のスイッチ手段とを含み、該複数のスイッチ手段を選択することにより前記可変電流を生成し、
    該装置は、前記可変手段に前記第３の抵抗素子を接続し、該第３の抵抗素子による電圧降下を利用して前記絶対温度比例電流を前記出力手段から出力し、
    前記第２の抵抗素子と第３の抵抗素子とは、抵抗値が同一であることを特徴とする基準電流生成装置。
  2. 請求項１に記載の装置において、該装置は、集積回路にて形成されていることを特徴とする基準電流生成装置。
  3. 絶対温度比例電流を生成する基準電流生成装置において、該装置は、
    固定の電流を生成する電流源である第１のトランジスタと、
    該第１のトランジスタに直列に一方の端子が接続された第１の抵抗素子と、
    可変の電流に制御される電流源である可変電流源と、
    前記第１の抵抗素子の他方の端子に直列に一方の端子が接続され、第１の電流経路を形成する第２の抵抗素子と、
    該第２の抵抗素子の他方の端子に接続された第１のダイオードと、
    前記可変電流源に一方の端子が接続され、第２の電流経路を形成する第３の抵抗素子と、
    前記第３の抵抗素子の他方の端子に接続された第２のダイオードと、
    前記第１のトランジスタと前記第１の抵抗素子との第１の接続点に一方の入力を接続し、前記可変電流源と前記第３の抵抗素子との第２の接続点に他方の入力を接続し、前記第１および第２の接続点の電圧を演算増幅する演算増幅器と、
    該演算増幅器の演算出力に接続され、該出力に応じた電流を出力する第２のトランジスタとを含み、
    前記可変電流源は、複数のトランジスタ素子と、該複数のトランジスタ素子のうち少なくともいずれかを選択する複数のスイッチとを含み、
    前記演算増幅器の演算出力はさらに前記第１および第２のトランジスタのそれぞれのゲートと、前記可変電流源とに接続され、
    該可変電流源は、前記複数のトランジスタ素子のゲートに前記演算出力を入力し、前記複数のスイッチによって選択される前記少なくともいずれかのトランジスタ素子の電流出力を該可変電流源の出力として前記演算増幅器の前記他方の入力と前記第２のダイオードとに供給することを特徴とする基準電流生成装置。
JP2006250777A 2006-09-15 2006-09-15 基準電流生成装置 Active JP4499696B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006250777A JP4499696B2 (ja) 2006-09-15 2006-09-15 基準電流生成装置
US11/898,262 US7737675B2 (en) 2006-09-15 2007-09-11 Reference current generator adjustable by a variable current source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006250777A JP4499696B2 (ja) 2006-09-15 2006-09-15 基準電流生成装置

Publications (2)

Publication Number Publication Date
JP2008071245A JP2008071245A (ja) 2008-03-27
JP4499696B2 true JP4499696B2 (ja) 2010-07-07

Family

ID=39187897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006250777A Active JP4499696B2 (ja) 2006-09-15 2006-09-15 基準電流生成装置

Country Status (2)

Country Link
US (1) US7737675B2 (ja)
JP (1) JP4499696B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101241378B1 (ko) * 2008-12-05 2013-03-07 한국전자통신연구원 기준 바이어스 발생 회로
JP2010165177A (ja) * 2009-01-15 2010-07-29 Renesas Electronics Corp 定電流回路
KR101645449B1 (ko) * 2009-08-19 2016-08-04 삼성전자주식회사 전류 기준 회로
CN101739052B (zh) * 2009-11-26 2012-01-18 四川和芯微电子股份有限公司 一种与电源无关的电流参考源
US20110133719A1 (en) * 2009-12-04 2011-06-09 Advance Micro Devices, Inc. Voltage reference circuit operable with a low voltage supply and method for implementing same
JP2011220777A (ja) * 2010-04-07 2011-11-04 New Japan Radio Co Ltd 電圧発生回路
KR20120043522A (ko) * 2010-10-26 2012-05-04 에스케이하이닉스 주식회사 반도체 메모리 소자의 내부 전압 발생기
US8648648B2 (en) * 2010-12-30 2014-02-11 Stmicroelectronics, Inc. Bandgap voltage reference circuit, system, and method for reduced output curvature
US8947067B1 (en) * 2011-01-19 2015-02-03 Marvell International Ltd. Automatic bandgap voltage calibration
CN102955492B (zh) * 2011-08-18 2014-12-10 祥硕科技股份有限公司 参考电流产生电路
JP5535154B2 (ja) * 2011-09-02 2014-07-02 株式会社東芝 基準信号発生回路
JP6126949B2 (ja) * 2013-09-02 2017-05-10 ルネサスエレクトロニクス株式会社 温度センサ
US9411349B2 (en) * 2013-11-14 2016-08-09 Litelfuse, Inc. Overcurrent detection of load circuits with temperature compensation
EP3021189B1 (en) * 2014-11-14 2020-12-30 ams AG Voltage reference source and method for generating a reference voltage
KR101733157B1 (ko) * 2015-05-15 2017-05-08 포항공과대학교 산학협력단 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로
KR102391518B1 (ko) 2015-09-15 2022-04-27 삼성전자주식회사 기준 전류 발생 회로와 이를 구비하는 반도체 집적 회로
US20180074532A1 (en) * 2016-09-13 2018-03-15 Freescale Semiconductor, Inc. Reference voltage generator
JP7292339B2 (ja) * 2021-09-14 2023-06-16 ウィンボンド エレクトロニクス コーポレーション 温度補償回路およびこれを用いた半導体集積回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1165688A (ja) * 1997-08-21 1999-03-09 Nec Corp 可変電流源回路
JP2003263232A (ja) * 2002-03-12 2003-09-19 Asahi Kasei Microsystems Kk バンドギャップリファレンス回路
JP2005316530A (ja) * 2004-04-27 2005-11-10 Fuji Electric Holdings Co Ltd 定電流源回路
JP2006209212A (ja) * 2005-01-25 2006-08-10 Nec Electronics Corp 基準電圧回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646518A (en) * 1994-11-18 1997-07-08 Lucent Technologies Inc. PTAT current source
JPH09330137A (ja) * 1996-04-10 1997-12-22 Toshiba Corp 基準電圧発生回路及び基準電圧発生方法
US6052020A (en) * 1997-09-10 2000-04-18 Intel Corporation Low supply voltage sub-bandgap reference
JPH11121694A (ja) 1997-10-14 1999-04-30 Toshiba Corp 基準電圧発生回路およびその調整方法
US6031365A (en) * 1998-03-27 2000-02-29 Vantis Corporation Band gap reference using a low voltage power supply
US6150872A (en) * 1998-08-28 2000-11-21 Lucent Technologies Inc. CMOS bandgap voltage reference
US6608472B1 (en) * 2000-10-26 2003-08-19 Cypress Semiconductor Corporation Band-gap reference circuit for providing an accurate reference voltage compensated for process state, process variations and temperature
US6501256B1 (en) * 2001-06-29 2002-12-31 Intel Corporation Trimmable bandgap voltage reference
US7321225B2 (en) * 2004-03-31 2008-01-22 Silicon Laboratories Inc. Voltage reference generator circuit using low-beta effect of a CMOS bipolar transistor
EP1792245B1 (en) * 2004-09-15 2009-12-09 Nxp B.V. Bias circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1165688A (ja) * 1997-08-21 1999-03-09 Nec Corp 可変電流源回路
JP2003263232A (ja) * 2002-03-12 2003-09-19 Asahi Kasei Microsystems Kk バンドギャップリファレンス回路
JP2005316530A (ja) * 2004-04-27 2005-11-10 Fuji Electric Holdings Co Ltd 定電流源回路
JP2006209212A (ja) * 2005-01-25 2006-08-10 Nec Electronics Corp 基準電圧回路

Also Published As

Publication number Publication date
US20080067996A1 (en) 2008-03-20
JP2008071245A (ja) 2008-03-27
US7737675B2 (en) 2010-06-15

Similar Documents

Publication Publication Date Title
JP4499696B2 (ja) 基準電流生成装置
JP4937865B2 (ja) 定電圧回路
JP4544458B2 (ja) 半導体装置
JP6981962B2 (ja) レギュレータ回路
JP2008015925A (ja) 基準電圧発生回路
US7633330B2 (en) Reference voltage generation circuit
WO2013140852A1 (ja) 基準電圧回路
JP4522299B2 (ja) 定電流回路
JP4058334B2 (ja) ヒステリシスコンパレータ回路
CN108055014B (zh) 差动运算放大器以及带隙参考电压产生电路
CN109960309B (zh) 电流生成电路
KR102405435B1 (ko) 정전류 회로 및 반도체장치
EP2360547B1 (en) Band gap reference circuit
JP5884234B2 (ja) 基準電圧回路
KR101783484B1 (ko) 가변 저항 회로를 구비한 반도체 집적 회로
US7633281B2 (en) Reference current circuit for adjusting its output current at a low power-supply voltage
KR101352410B1 (ko) 온도 의존성을 무효화하기 위한 방법 및 그 회로
JP2013054535A (ja) 定電圧発生回路
JP4868868B2 (ja) 基準電圧発生回路
JP2010003115A (ja) 定電流回路
JP2005044051A (ja) 基準電圧発生回路
JP2005130020A (ja) アナログレベルシフタ
KR20120097830A (ko) 온도 보상 회로 및 이를 구비한 장치
JP2008235974A (ja) 定電流制御回路および該回路を備えた半導体集積回路
JPH11312930A (ja) 差動増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081208

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081218

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100415

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4499696

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350