KR101783484B1 - 가변 저항 회로를 구비한 반도체 집적 회로 - Google Patents

가변 저항 회로를 구비한 반도체 집적 회로 Download PDF

Info

Publication number
KR101783484B1
KR101783484B1 KR1020110055692A KR20110055692A KR101783484B1 KR 101783484 B1 KR101783484 B1 KR 101783484B1 KR 1020110055692 A KR1020110055692 A KR 1020110055692A KR 20110055692 A KR20110055692 A KR 20110055692A KR 101783484 B1 KR101783484 B1 KR 101783484B1
Authority
KR
South Korea
Prior art keywords
circuit
resistance
output
resistor
terminal
Prior art date
Application number
KR1020110055692A
Other languages
English (en)
Other versions
KR20110135347A (ko
Inventor
후미야스 우츠노미야
Original Assignee
에스아이아이 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스아이아이 세미컨덕터 가부시키가이샤 filed Critical 에스아이아이 세미컨덕터 가부시키가이샤
Publication of KR20110135347A publication Critical patent/KR20110135347A/ko
Application granted granted Critical
Publication of KR101783484B1 publication Critical patent/KR101783484B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/16—Resistor networks not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C10/00—Adjustable resistors
    • H01C10/50—Adjustable resistors structurally combined with switching arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Networks Using Active Elements (AREA)

Abstract

(과제) 트리밍 (trimming) 용 스위치 소자의 온 저항에 의해 저항값에 오차가 발생하지 않고, 전원 전압 의존성이나 온도 의존성도 없고 레이아웃 면적도 작은 가변 저항 회로를 구비한 반도체 집적 회로를 제공하는 것.
(해결 수단) 복수의 저항을 직렬로 접속한 저항 회로와, 복수의 저항의 직렬로 접속하는 수를 선택하는 복수의 스위치 소자를 갖는 선택 회로와, 스위치 소자의 온 저항값을 제어하는 제어 회로를 구비하고, 제어 회로는 스위치 소자의 온 저항값과 저항 회로의 저항의 저항값이 소정의 비가 되도록 제어하는 구성으로 하였다.

Description

가변 저항 회로를 구비한 반도체 집적 회로{SEMICONDUCTOR INTEGRATED CIRCUIT HAVING VARIABLE RESISTANCE CIRCUIT}
본 발명은 가변 저항 회로를 구비한 반도체 집적 회로에 관한 것이다.
도 3 에 종래의 가변 저항 회로를 구비한 반도체 집적 회로를 나타낸다. 도 3 에서 나타내는 바와 같이, 트리밍 (trimming) 회로 (351) 는 PMOS 트랜지스터 (310, 311, 312) 와, NPN 트랜지스터 (313, 314, 315) 와, 정전류원 (316, 317, 318) 과, 제어 신호 입력용 패드 (321, 322, 323) 와, 배선 (D, E, F) 을 구비하고 있다. PMOS 트랜지스터 (310, 311, 312) 의 소스는 모두 VDD 단자에 접속되고, 게이트는 모두 제어 단자 VG 에 접속된다. NPN 트랜지스터 (313) 는, 베이스가 정전류원 (316) 과 제어 신호 입력용 패드 (321) 에 접속되고, 에미터는 VSS 단자에 접속되고, 컬렉터는 배선 (D) 및 PMOS 트랜지스터 (310) 의 드레인에 접속된다. NPN 트랜지스터 (314) 는, 베이스는 정전류원 (317) 과 제어 신호 입력용 패드 (322) 에 접속되고, 에미터는 VSS 단자에 접속되고, 컬렉터는 배선 (E) 및 PMOS 트랜지스터 (311) 의 드레인에 접속된다. NPN 트랜지스터 (315) 는, 베이스는 정전류원 (318) 과 제어 신호 입력용 패드 (323) 에 접속되고, 에미터는 VSS 단자에 접속되고, 컬렉터는 배선 (F) 및 PMOS 트랜지스터 (312) 의 드레인에 접속된다.
정전압 회로 (341) 는 앰프 (301) 와, 출력 전압 분할 회로를 구성하는 저항 (302∼306) 과, 소스와 드레인이 저항 (303∼305) 의 각각에 병렬로 접속된 NMOS 트랜지스터 (307, 308, 309) 를 구비하고 있다. NMOS 트랜지스터 (307) 는 소스와 드레인이 저항 (303) 의 양단에 접속되고 게이트는 배선 (D) 에 접속된다. NMOS 트랜지스터 (308) 는, 소스와 드레인이 저항 (304) 의 양단에 접속되고 게이트는 배선 (E) 에 접속된다. NMOS 트랜지스터 (309) 는 소스와 드레인이 저항 (305) 의 양단에 접속되고 게이트는 배선 (F) 에 접속된다. 앰프 (301) 는, 비반전 입력 단자가 Vref 단자에 접속된다. 저항 (302) 은, 일방이 앰프 (301) 의 출력 및 VR 단자에 접속되고, 다른 일방은 앰프 (301) 의 반전 입력 단자 및 저항 (303) 에 접속된다. 저항 (302∼306) 은 직렬로 접속된다.
종래의 가변 저항 회로를 구비한 반도체 집적 회로는, 구비하는 가변 저항 회로의 저항값을 트리밍 (trimming) 함으로써 출력 단자 VR 로부터 출력되는 출력 전압을 트리밍할 수 있는 회로이다. 저항 (303∼305) 은 트리밍의 대상이다. 제어 신호 입력용 패드 (321, 322, 323) 가 개방될 때 NPN 트랜지스터 (313, 314, 315) 의 컬렉터 전압은 Lo 레벨이 되고, NMOS 트랜지스터 (307, 308, 309) 는 OFF 상태가 된다. 이 상태에서는 저항 (303∼305) 은 단락되지 않고 전후의 다른 소자와 접속된다. 제어 신호 입력용 패드 (321, 322, 323) 에 0 V 를 인가할 때, NPN 트랜지스터 (313, 314, 315) 가 차단 상태가 되기 때문에 컬렉터 전압이 Hi 레벨이 되고, NMOS 트랜지스터 (307, 308, 309) 는 ON 상태가 된다. 이 상태에서 저항 (303∼305) 이 단락된다. 이와 같이 하여 트리밍을 실시할 수 있다 (예를 들어, 특허문헌 1 참조).
일본 공개특허공보 평10-335593호 (도 1)
상기 구성의 종래의 가변 저항 회로를 구비한 반도체 집적 회로에서는, 스위치 소자인 NMOS 트랜지스터의 온 저항에 의해 트리밍량에 오차를 갖기 때문에, 양호한 정밀도로 저항을 트리밍하기 곤란하였다. 또, 온 저항을 고려하여 트리밍해도, 온 저항이 갖는 전원 전압 의존성이나 온도 의존성에 의해 저항값에 오차가 발생한다는 과제도 있었다. 또한 온 저항의 영향을 저감시키기 위해 온 저항을 낮게 하기 위해서는 NMOS 트랜지스터의 사이즈를 크게 할 필요가 있어, 레이아웃 면적이 커진다는 과제도 있었다.
본 발명은 상기 과제를 감안하여 이루어지고, 양호한 정밀도로 저항을 트리밍할 수 있고, 전원 전압 의존성이나 온도 의존성도 없고, 레이아웃 면적을 작게 할 수 있는 가변 저항 회로를 구비한 반도체 집적 회로를 제공하는 것을 목적으로 한다.
본 발명은, 상기 과제를 해결하기 위해, 복수의 저항을 직렬로 접속한 저항 회로와, 복수의 저항의 직렬로 접속하는 수를 선택하는 복수의 스위치 소자를 갖는 선택 회로와, 스위치 소자의 온 저항값을 제어하는 제어 회로를 구비하고, 제어 회로는 스위치 소자의 온 저항값과 저항 회로의 저항의 저항값이 소정의 비가 되도록 제어하는 것을 특징으로 하는 가변 저항 회로를 구비한 반도체 집적 회로로 하였다.
따라서, 본 발명의 가변 저항 회로를 구비한 반도체 집적 회로는 저항값을 가변하는 스위치 소자의 온 저항이 제어되기 때문에, 스위치 소자의 온 저항에 의한 트리밍량의 오차를 없앨 수 있다. 또, 전원 전압 의존성이나 온도 의존성을 없애어 레이아웃 면적을 작게 하는 효과도 있다.
도 1 은, 제 1 실시형태의 가변 저항 회로를 나타내는 회로도이다.
도 2 는, 제 2 실시형태의 가변 저항 회로를 나타내는 회로도이다.
도 3 은, 종래의 가변 저항 회로를 구비한 반도체 집적 회로를 나타내는 회로도이다.
도 4 는, 제 1 실시형태의 가변 저항 회로를 구비한 반도체 집적 회로를 나타내는 회로도이다.
도 5 는, 제 2 실시형태의 가변 저항 회로를 구비한 반도체 집적 회로를 나타내는 회로도이다.
이하, 본 발명의 실시형태를 도면을 참조하여 설명한다.
도 1 은 제 1 실시형태의 가변 저항 회로를 나타내는 회로도이다. 가변 저항 회로 (180) 는, 종래예의 저항 (303∼305) 과 트리밍 (trimming) 회로 (351) 에 상당하는 회로이다. 제 1 실시형태의 가변 저항 회로 (180) 는 저항 회로를 구성하는 저항 (101∼101n) 과, 기준 저항인 저항 (113) 과, 인버터 (103∼103n＋1) 와, NMOS 트랜지스터 (102∼102n＋1 및 114) 와, 전환 스위치 (116∼120) 와, 앰프 (110) 와, 정전류 회로 (111, 112) 와, 레지스터 회로 (115) 를 구비하고 있다.
앰프 (110) 는, 비반전 입력 단자가 정전류 회로 (111) 및 NMOS 트랜지스터 (114) 의 드레인에 접속되고, 반전 입력 단자는 정전류 회로 (112) 및 저항 (113) 의 일방의 단자에 접속되고, 출력은 NMOS 트랜지스터 (114) 의 게이트에 접속된다. 저항 (113) 은 타방의 단자에 VSS 단자 (153) 가 접속된다. NMOS 트랜지스터 (114) 는 소스에 VSS 단자 (153) 가 접속된다. 저항 (101∼101n) 은 n 개의 저항이 직렬로 접속되고, 일방은 출력 단자 (151) 에 접속되고, 다른 일방이 NMOS 트랜지스터 (102n＋1) 의 드레인에 접속된다. NMOS 트랜지스터 (102n＋1) 는, 게이트가 인버터 (103n＋1) 의 출력에 접속되고, 소스는 출력 단자 (154) 에 접속된다. NMOS 트랜지스터 (102n) 는, 게이트가 인버터 (103n) 의 출력에 접속되고, 드레인은 저항 (101n) 과 저항 (101n－1) 의 접속점과 접속되고, 소스는 출력 단자 (154) 에 접속된다. NMOS 트랜지스터 (102n－1) 는, 게이트가 인버터 (103n－1) 의 출력에 접속되고, 드레인은 저항 (101n－1) 의 다른 일방과 접속되고, 소스는 출력 단자 (154) 에 접속된다. NMOS 트랜지스터 (102a) 는, 게이트가 인버터 (103a) 의 출력에 접속되고, 드레인은 저항 (101 과 101a) 의 접속점에 접속되고, 소스는 출력 단자 (154) 에 접속된다. NMOS 트랜지스터 (102) 는, 게이트가 인버터 (103) 의 출력에 접속되고, 드레인은 출력 단자 (151) 에 접속되고, 소스는 출력 단자 (154) 에 접속된다. 레지스터 회로 (115) 는 전환 스위치 (116∼120) 의 출력 신호가 입력되고, 출력 단자 (130) 는 인버터 (103) 의 입력 단자에 접속되고, 출력 단자 (130a) 는 인버터 (103a) 의 입력 단자에 접속되고, 출력 단자 (130n－1) 는 인버터 (103n－1) 의 입력 단자에 접속되고, 출력 단자 (130n) 는 인버터 (103n) 의 입력 단자에 접속되고, 출력 단자 (130n＋1) 는 인버터 (103n＋1) 의 입력 단자에 접속된다. 인버터 (103∼103n＋1) 는 전원 단자가 앰프 (110) 의 출력에 접속된다. 출력 단자 (154) 는 VSS 단자 (153) 에 접속된다.
다음으로, 상기 서술한 바와 같이 구성된 제 1 실시형태의 가변 저항 회로 (180) 의 동작에 대해 설명한다.
전환 스위치 (116∼120) 는 원하는 저항값에 따른 외부 신호에 의해 전환되고, 그 신호를 레지스터 회로 (115) 에 출력한다. 레지스터 회로 (115) 는 입력된 신호에 의해 출력 단자 (130∼130n＋1) 의 신호를 결정한다.
레지스터 회로 (115) 의 출력 단자 (130) 로부터 Hi 가 출력되면, 인버터 (103) 의 출력은 Lo 가 되고, NMOS 트랜지스터 (102) 는 오프된다. 레지스터 회로 (115) 의 출력 단자 (130) 로부터 Lo 가 출력되면, 인버터 (103) 의 출력은 Hi 가 되고, NMOS 트랜지스터 (102) 는 온된다. 다른 출력 단자와 NMOS 트랜지스터의 관계도 동일하다.
예를 들어, 출력 단자 (130) 로부터 Lo 를 출력하고, 다른 모든 출력 단자로부터 Hi 를 출력하면, NMOS 트랜지스터 (102) 만이 온되므로, 출력 단자 (151 과 154) 사이의 저항은 NMOS 트랜지스터 (102) 의 온 저항이 된다.
또 예를 들어, 출력 단자 (130a) 로부터 Lo 를 출력하고, 다른 모든 출력 단자로부터 Hi 를 출력하면, NMOS 트랜지스터 (102a) 만이 온되므로, 출력 단자 (151 과 154) 사이의 저항은 저항 (101) 과 NMOS 트랜지스터 (102a) 의 온 저항의 직렬이 된다.
또 예를 들어, 출력 단자 (130n) 로부터 Lo 를 출력하고, 다른 모든 출력 단자로부터 Hi 를 출력하면, NMOS 트랜지스터 (102n) 만이 온되므로, 출력 단자 (151 과 154) 사이의 저항은 저항 (101) 으로부터 저항 (101n－1) 과 NMOS 트랜지스터 (102n) 의 온 저항의 직렬이 된다.
또 예를 들어, 출력 단자 (130n＋1) 로부터 Lo 를 출력하고, 다른 모든 출력 단자로부터 Hi 를 출력하면, NMOS 트랜지스터 (102n＋1) 만이 온되므로, 출력 단자 (151 과 154) 사이의 저항은, 저항 (101) 으로부터 저항 (101n) 과 NMOS 트랜지스터 (102n＋1) 의 온 저항의 직렬이 된다.
정전류 회로 (111 및 112) 는, 출력 단자 (151 과 154) 사이에 회로나 외부 기기를 접속했을 때에 출력 단자 (151 과 154) 사이에 흐르는 전류 I 와 거의 동일한 전류 I 를 흘린다. 저항 (101∼101n) 과 저항 (113) 은, 각각 동일한 저항값 R 을 갖는다. NMOS 트랜지스터 (102∼102n＋1) 와 NMOS 트랜지스터 (114) 는, 각각 동일한 사이즈로 한다.
앰프 (110) 의 반전 입력 단자의 전압은, 정전류 회로 (112) 의 전류 I 와 저항 (113) 의 저항값 R 에 의해 정해지고, 전압 I×R 이 된다. 앰프 (110) 의 비반전 입력 단자의 전압은, 반전 입력 단자의 전압과 동일해지도록 앰프 (110) 의 출력에 의해 NMOS 트랜지스터 (114) 가 제어되므로, 전압 I×R 이 된다. 요컨대, NMOS 트랜지스터 (114) 는, 비포화 영역에서 동작하고, 온 저항의 값은 저항 (113) 과 동일한 저항값 R 로 제어된다.
인버터 (103∼103n＋1) 의 전원 단자에는, 앰프 (110) 의 출력 단자가 접속되어 있으므로, 인버터 (103∼103n＋1) 의 Hi 출력의 전압은 I×R 이다. NMOS 트랜지스터 (102∼102n) 는, NMOS 트랜지스터 (114) 와 사이즈가 동일하므로, 인버터 (103∼103n＋1) 의 출력이 Hi 일 때, 비포화에서 동작하여 온 저항의 값은 저항값 R 로 제어된다.
따라서, 예를 들어 레지스터 회로 (115) 의 출력 단자 (130) 가 Lo 일 때에는, 출력 단자 (151 과 154) 사이의 저항값은 NMOS 트랜지스터 (102) 의 온 저항의 저항값 R 이 된다. 또 예를 들어, 레지스터 회로 (115) 의 출력 단자 (130 과 130a) 가 Lo 일 때에는, 출력 단자 (151 과 154) 사이의 저항값은 저항 (101) 과 NMOS 트랜지스터 (102a) 의 온 저항의 직렬의 저항값 2R 이 된다.
이상 설명한 바와 같이, 본 실시형태의 가변 저항 회로 (180) 는, 트리밍 스위치인 NMOS 트랜지스터의 온 저항도 저항값 R 로서 이용하고 있다. 따라서, 종래의 가변 저항 회로와 같이 NMOS 트랜지스터의 온 저항에 의한 오차를 발생시키지 않고, 정확하게 저항값을 제어할 수 있다. 또, NMOS 트랜지스터의 온 저항은 정전류 회로의 전류와 저항으로 제어하고 있으므로, 전원 전압 의존성이나 온도 의존성을 저감시킬 수 있다. 또한, 온 저항을 작게 할 필요가 없기 때문에 레이아웃 면적을 작게 할 수도 있다.
도 2 는 제 2 실시형태의 가변 저항 회로를 나타내는 회로도이다. 가변 저항 회로 (280) 는 종래예의 저항 (303∼305) 과 트리밍 회로 (351) 에 상당하는 회로이다. 제 2 실시형태의 가변 저항 회로 (280) 는 저항 회로를 구성하는 저항 (101∼101n) 과, 기준 저항인 저항 (113) 과, 인버터 (103∼103n＋1) 와, PMOS 트랜지스터 (201∼201n＋1 및 204) 와, 전환 스위치 (116∼120) 와, 앰프 (110) 와, 정전류 회로 (111, 112) 와, 레지스터 회로 (115) 를 구비하고 있다.
앰프 (110) 는 비반전 입력 단자가 정전류 회로 (111) 및 PMOS 트랜지스터 (204) 의 드레인에 접속되고, 반전 입력 단자는 정전류 회로 (112) 및 저항 (113) 의 일방의 단자에 접속되고, 출력은 PMOS 트랜지스터 (204) 의 게이트에 접속된다. 저항 (113) 은 타방의 단자에 VDD 단자 (152) 가 접속된다. PMOS 트랜지스터 (204) 는 소스에 VDD 단자 (152) 가 접속된다. 저항 (101∼101n) 은, n 개의 저항이 직렬로 접속되고, 일방은 출력 단자 (251) 에 접속되고, 다른 일방이 PMOS 트랜지스터 (201n＋1) 의 드레인에 접속된다. PMOS 트랜지스터 (201n＋1) 는, 게이트가 인버터 (103n＋1) 의 출력에 접속되고, 소스는 출력 단자 (252) 에 접속된다. PMOS 트랜지스터 (201n) 는, 게이트가 인버터 (103n) 의 출력에 접속되고, 드레인은 저항 (101n) 과 저항 (101n－1) 의 접속점과 접속되고, 소스는 출력 단자 (252) 에 접속된다. PMOS 트랜지스터 (201n－1) 는, 게이트가 인버터 (103n－1) 의 출력에 접속되고, 드레인은 저항 (101n－1) 의 다른 일방과 접속되고, 소스는 출력 단자 (252) 에 접속된다. PMOS 트랜지스터 (201a) 는, 게이트가 인버터 (103a) 의 출력에 접속되고, 드레인은 저항 (101 과 101a) 의 접속점에 접속되고, 소스는 출력 단자 (252) 에 접속된다. PMOS 트랜지스터 (201) 는, 게이트가 인버터 (103) 의 출력에 접속되고, 드레인은 출력 단자 (251) 에 접속되고, 소스는 출력 단자 (252) 에 접속된다. 레지스터 회로 (115) 는, 전환 스위치 (116∼120) 의 출력 신호가 입력되고, 출력 단자 (130) 는 인버터 (103) 의 입력 단자에 접속되고, 출력 단자 (130a) 는 인버터 (103a) 의 입력 단자에 접속되고, 출력 단자 (130n－1) 는 인버터 (103n－1) 의 입력 단자에 접속되고, 출력 단자 (130n) 는 인버터 (103n) 의 입력 단자에 접속되고, 출력 단자 (130n＋1) 는 인버터 (103n＋1) 의 입력 단자에 접속된다. 인버터 (103∼103n＋1) 는 VSS 단자 (153) 가 앰프 (110) 의 출력에 접속된다. 출력 단자 (252) 는 VDD 단자 (152) 에 접속된다. 즉, 제 2 실시형태의 가변 저항 회로는 VDD 단자 (152) 의 전압을 기준으로 동작을 한다.
다음으로, 상기 서술한 바와 같이 구성된 제 2 실시형태의 가변 저항 회로 (280) 의 동작에 대해 설명한다.
전환 스위치 (116∼120) 는 원하는 저항값에 따른 외부 신호에 의해 전환되고, 그 신호를 레지스터 회로 (115) 에 출력한다. 레지스터 회로 (115) 는, 입력된 신호에 의해 출력 단자 (130∼130n＋1) 의 신호를 결정한다.
레지스터 회로 (115) 의 출력 단자 (130) 로부터 Hi 가 출력되면, 인버터 (103) 의 출력은 Lo 가 되고, PMOS 트랜지스터 (201) 는 온된다. 레지스터 회로 (115) 의 출력 단자 (130) 로부터 Lo 가 출력되면, 인버터 (103) 의 출력은 Hi 가 되고, PMOS 트랜지스터 (201) 는 오프된다. 다른 출력 단자와 PMOS 트랜지스터의 관계도 동일하다.
예를 들어, 출력 단자 (130) 로부터 Hi 를 출력하고, 다른 모든 출력 단자로부터 Lo 를 출력하면, PMOS 트랜지스터 (201) 만이 온되므로, 출력 단자 (252 와 251) 사이의 저항값은 PMOS 트랜지스터 (201) 의 온 저항이 된다.
또 예를 들어, 출력 단자 (130a) 로부터 Hi 를 출력하고, 다른 모든 출력 단자로부터 Lo 를 출력하면, PMOS 트랜지스터 (201a) 만이 온되므로, 출력 단자 (252 와 251) 사이의 저항값은 저항 (101) 과 PMOS 트랜지스터 (201a) 의 온 저항의 직렬이 된다.
또 예를 들어, 출력 단자 (130n) 로부터 Hi 를 출력하고, 다른 모든 출력 단자로부터 Lo 를 출력하면, PMOS 트랜지스터 (201n) 만이 온되므로, 출력 단자 (252 와 251) 사이의 저항값은 저항 (101) 으로부터 저항 (101n－1) 과 PMOS 트랜지스터 (201n) 의 온 저항의 직렬이 된다.
또 예를 들어, 출력 단자 (130n＋1) 로부터 Hi 를 출력하고, 다른 모든 출력 단자로부터 Lo 를 출력하면, PMOS 트랜지스터 (201n＋1) 만이 온되므로, 출력 단자 (252 와 251) 사이의 저항값은, 저항 (101) 으로부터 저항 (101n) 과 PMOS 트랜지스터 (201n＋1) 의 온 저항의 직렬이 된다.
정전류 회로 (111, 112) 는, 출력 단자 (252 와 251) 사이에 회로나 외부 기기를 접속했을 때에 출력 단자 (252 와 251) 사이에 흐르는 전류 I 와 거의 동일한 전류 I 를 흘린다. 저항 (101∼101n) 과 저항 (113) 은 각각 동일한 저항값 R 을 갖는다. PMOS 트랜지스터 (201∼201n＋1) 와 PMOS 트랜지스터 (204) 는 각각 동일한 사이즈로 한다.
앰프 (110) 의 반전 입력 단자의 전압은, 정전류 회로 (112) 의 전류 I 와 저항 (113) 의 저항값 R 에 의해 정해지고, VDD 단자를 기준으로 전압 -I×R 이 된다. 앰프 (110) 의 비반전 입력 단자의 전압은, 반전 입력 단자의 전압과 동일해지도록 앰프 (110) 의 출력에 의해 PMOS 트랜지스터 (204) 가 제어되므로, 전압 -I×R 이 된다. 요컨대, PMOS 트랜지스터 (204) 는, 비포화 영역에서 동작하고, 온 저항의 값은 저항 (113) 과 동일한 저항값 R 로 제어된다.
인버터 (103∼103n＋1) 의 VSS 단자에는 앰프 (110) 의 출력 단자가 접속되어 있으므로, 인버터 (103∼103n＋1) 의 Lo 출력의 전압은 -I×R 이다. PMOS 트랜지스터 (201∼201n＋1) 와 PMOS 트랜지스터 (204) 는 사이즈가 동일하므로, 인버터 (103∼103n＋1) 의 출력이 Lo 일 때, 비포화에서 동작하여 온 저항의 값은 저항값 R 로 제어된다.
따라서, 예를 들어 레지스터 회로 (115) 의 출력 단자 (130) 가 Hi 일 때에는, 출력 단자 (251 과 252) 사이의 저항값은 PMOS 트랜지스터 (201) 의 온 저항의 저항값 R 이 된다. 또 예를 들어, 레지스터 회로 (115) 의 출력 단자 (130 과 130a) 가 Hi 일 때에는, 출력 단자 (251 과 252) 사이의 저항값은 저항 (101) 과PMOS 트랜지스터 (201a) 의 온 저항의 직렬의 저항값 2R 이 된다.
이상 설명한 바와 같이, 본 실시형태의 가변 저항 회로 (280) 는, 트리밍 스위치인 PMOS 트랜지스터의 온 저항도 저항값 R 로서 이용하고 있다. 따라서, 종래의 가변 저항 회로와 같이 PMOS 트랜지스터의 온 저항에 의한 오차를 발생시키지 않고, 정확하게 저항값을 제어할 수 있다. 또, PMOS 트랜지스터의 온 저항은 정전류 회로의 전류와 저항으로 제어하고 있으므로, 전원 전압 의존성이나 온도 의존성을 저감시킬 수 있다. 또한, 온 저항을 작게 할 필요가 없기 때문에 레이아웃 면적을 작게 할 수도 있다.
또한, 트리밍 스위치인 MOS 트랜지스터의 온 저항을, 저항 회로를 구성하는 저항과 동일한 저항값으로서 설명했지만, 그것에 한정하는 것이 아니고 2 배나 1/2 등의 저항값이어도 된다.
도 4 는 제 1 실시형태의 가변 저항 회로를 구비한 반도체 집적 회로를 나타내는 회로도이다. 도 4 의 반도체 집적 회로는 앰프 (301) 와, 저항 (302) 과, 가변 저항 회로 (180) 를 구비하고, 정전압 회로를 구성하고 있다.
앰프 (301) 는, 비반전 입력 단자가 Vref 단자에 접속된다. 저항 (302) 은, 일방의 단자가 앰프 (301) 의 출력 및 VR 단자에 접속되고, 타방의 단자는 앰프 (301) 의 반전 입력 단자 및 가변 저항 회로 (180) 의 출력 단자 (151) 에 접속된다. 가변 저항 회로 (180) 의 출력 단자 (154) 는 VSS 단자 (153) 에 접속된다.
상기한 바와 같이 본 발명의 가변 저항 회로는, 정전압 회로에 사용함으로써 트리밍 정밀도가 양호한 출력 전압을 얻을 수 있고, 전원 전압 의존성이나 온도 의존성을 저감시켜 레이아웃 면적을 작게 할 수 있다.
또, 도 5 에 나타내는 바와 같이, 가변 저항 회로 (280) 를 이용하여 정전압 회로를 구성해도 동일하게 정밀도가 양호한 출력 전압을 얻을 수 있다.
또한, 가변 저항 회로를 구비한 반도체 집적 회로의 일례로서 정전압 회로에 대해 설명했는데, 저항 회로를 구비한 반도체 집적 회로이면 본 발명의 가변 저항 회로를 이용하면 동일한 효과를 얻을 수 있다.
110, 301 : 앰프
115 : 레지스터 회로
116∼120 : 전환 회로
111, 112, 316, 317, 318 : 정전류 회로
180, 280 : 가변 저항 회로
341 : 정전압 회로
351 : 트리밍 회로

Claims (4)

  1. 제1 출력 단자와 제2 출력 단자의 사이에 복수의 저항을 직렬로 접속한 저항 회로와,
    상기 복수의 저항의 각각의 중간 단자와 상기 제 2 출력 단자의 사이에 접속된 복수의 MOS 트랜지스터를 가지며, 상기 복수의 저항의 직렬로 접속하는 수를 선택하는 선택 회로와,
    상기 MOS 트랜지스터의 온 저항값을 제어하는 제어 회로를 구비하고,
    상기 제어 회로는, 상기 저항 회로의 저항과 동일한 특성의 기준 저항을 가지며, 상기 MOS 트랜지스터의 온 저항값을 상기 기준 저항의 저항값에 기초하여 제어하는 것을 특징으로 하는 가변 저항 회로를 구비한 반도체 집적 회로.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제어 회로는 상기 MOS 트랜지스터와 동일 도전형의 기준용 MOS 트랜지스터를 갖고,
    상기 기준용 MOS 트랜지스터의 드레인-소스 사이의 전압과 상기 기준 저항의 양단의 전압이 동일하게 되도록, 상기 기준용 MOS 트랜지스터의 게이트 전압을 제어하는 구성으로서,
    상기 제어 회로는 상기 기준용 MOS 트랜지스터의 게이트 전압을 상기 MOS 트랜지스터의 게이트에 공급하는 것을 특징으로 하는 가변 저항 회로를 구비한 반도체 집적 회로.
  4. 제 3 항에 있어서,
    상기 제어 회로는,
    직렬로 접속된 제 1 전류원과 상기 기준 저항과,
    직렬로 접속된 제 2 전류원과 상기 기준용 MOS 트랜지스터와,
    상기 기준 저항의 전압과 상기 기준용 MOS 트랜지스터의 전압을 입력하고, 출력 전압으로 상기 기준용 MOS 트랜지스터의 게이트를 제어하는 앰프를 구비하고,
    상기 앰프의 출력 전압을 상기 MOS 트랜지스터의 게이트에 공급하는 것을 특징으로 하는 가변 저항 회로를 구비한 반도체 집적 회로.
KR1020110055692A 2010-06-10 2011-06-09 가변 저항 회로를 구비한 반도체 집적 회로 KR101783484B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-133266 2010-06-10
JP2010133266A JP5546361B2 (ja) 2010-06-10 2010-06-10 可変抵抗回路を備えた半導体集積回路

Publications (2)

Publication Number Publication Date
KR20110135347A KR20110135347A (ko) 2011-12-16
KR101783484B1 true KR101783484B1 (ko) 2017-09-29

Family

ID=45095744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110055692A KR101783484B1 (ko) 2010-06-10 2011-06-09 가변 저항 회로를 구비한 반도체 집적 회로

Country Status (5)

Country Link
US (1) US8587358B2 (ko)
JP (1) JP5546361B2 (ko)
KR (1) KR101783484B1 (ko)
CN (1) CN102332908B (ko)
TW (1) TWI535218B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8847655B2 (en) * 2012-05-22 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Binary control arrangement and method of making and using the same
US9608586B2 (en) * 2014-09-25 2017-03-28 Qualcomm Incorporated Voltage-to-current converter
JP6900832B2 (ja) * 2017-08-09 2021-07-07 富士電機株式会社 調光装置および電力変換装置
JP2019149395A (ja) * 2018-02-26 2019-09-05 セイコーエプソン株式会社 可変抵抗回路、発振回路、及び、半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008299716A (ja) * 2007-06-01 2008-12-11 Panasonic Corp 電圧発生回路、アナログ・デジタル変換回路、イメージセンサシステム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235282A (ja) * 1992-02-26 1993-09-10 Fujitsu Ltd 半導体集積回路
US5703588A (en) * 1996-10-15 1997-12-30 Atmel Corporation Digital to analog converter with dual resistor string
JP2944573B2 (ja) * 1997-06-05 1999-09-06 日本電気アイシーマイコンシステム株式会社 半導体集積回路
US6150971A (en) * 1999-06-22 2000-11-21 Burr-Brown Corporation R/2R' ladder switch circuit and method for digital-to-analog converter
US6373266B1 (en) * 2000-03-31 2002-04-16 Agere Systems Guardian Corp. Apparatus and method for determining process width variations in integrated circuits
US6504417B1 (en) * 2001-08-15 2003-01-07 International Business Machines Corporation Active trim circuit for CMOS on-chip resistors
JP3843974B2 (ja) * 2003-09-29 2006-11-08 セイコーエプソン株式会社 表示駆動回路
JP4696701B2 (ja) * 2005-06-07 2011-06-08 ソニー株式会社 抵抗回路
JP2008123586A (ja) * 2006-11-09 2008-05-29 Toshiba Corp 半導体装置
JP2008306145A (ja) * 2007-06-11 2008-12-18 Toshiba Corp 抵抗調整回路及び半導体集積回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008299716A (ja) * 2007-06-01 2008-12-11 Panasonic Corp 電圧発生回路、アナログ・デジタル変換回路、イメージセンサシステム

Also Published As

Publication number Publication date
TWI535218B (zh) 2016-05-21
KR20110135347A (ko) 2011-12-16
CN102332908A (zh) 2012-01-25
TW201214980A (en) 2012-04-01
CN102332908B (zh) 2015-10-28
US20110304376A1 (en) 2011-12-15
US8587358B2 (en) 2013-11-19
JP2011258827A (ja) 2011-12-22
JP5546361B2 (ja) 2014-07-09

Similar Documents

Publication Publication Date Title
JP4499696B2 (ja) 基準電流生成装置
US9298200B2 (en) Constant voltage circuit with drooping and foldback overcurrent protection
US7449873B2 (en) Voltage controlled current source device
JPWO2017164197A1 (ja) レギュレータ回路
CN108075750B (zh) 电流钳位电路
KR101783484B1 (ko) 가변 저항 회로를 구비한 반도체 집적 회로
US11146226B2 (en) Analog switch circuit, volume circuit, and semiconductor integrated circuit
US7932712B2 (en) Current-mirror circuit
US7944274B2 (en) Semiconductor switch
JP2019007823A (ja) 半導体集積装置及びそのゲートスクリーニング試験方法
CN102955058A (zh) 电流感测电路
US7385415B2 (en) Semiconductor integrated circuit
JP2007036151A (ja) 抵抗分圧回路を備えた半導体装置
US20190123729A1 (en) Semiconductor device
US8450992B2 (en) Wide-swing cascode current mirror
KR100809716B1 (ko) 레지스터를 추가하여 트리밍을 수행하는 밴드갭 기준 회로
JP3998559B2 (ja) 電流源回路
JP2008219856A (ja) 半導体スイッチ
EP3330829B1 (en) Base current compensation for a bjt current mirror
US5966042A (en) Current steering output circuit with switchable shunt resistor
JP2013054535A (ja) 定電圧発生回路
JP2011124683A (ja) 出力バッファ回路、入力バッファ回路、及び入出力バッファ回路
JP6302639B2 (ja) 電流監視回路
KR20120097830A (ko) 온도 보상 회로 및 이를 구비한 장치
US20080315857A1 (en) Reference current generating apparatus

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant