JP2019149395A - 可変抵抗回路、発振回路、及び、半導体装置 - Google Patents

可変抵抗回路、発振回路、及び、半導体装置 Download PDF

Info

Publication number
JP2019149395A
JP2019149395A JP2018031636A JP2018031636A JP2019149395A JP 2019149395 A JP2019149395 A JP 2019149395A JP 2018031636 A JP2018031636 A JP 2018031636A JP 2018031636 A JP2018031636 A JP 2018031636A JP 2019149395 A JP2019149395 A JP 2019149395A
Authority
JP
Japan
Prior art keywords
circuit
switch
resistor
variable resistance
switch circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018031636A
Other languages
English (en)
Inventor
貴裕 菊地
Takahiro Kikuchi
貴裕 菊地
桑野　俊一
Shunichi Kuwano
俊一 桑野
祐之 阿部
Sukeyuki Abe
祐之 阿部
秀次 河口
Hideji Kawaguchi
秀次 河口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2018031636A priority Critical patent/JP2019149395A/ja
Priority to CN201910136673.2A priority patent/CN110198154B/zh
Priority to US16/284,678 priority patent/US10714243B2/en
Publication of JP2019149395A publication Critical patent/JP2019149395A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C10/00—Adjustable resistors
    • H01C10/50—Adjustable resistors structurally combined with switching arrangements
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C10/00—Adjustable resistors
    • H01C10/06—Adjustable resistors adjustable by short-circuiting different amounts of the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C10/00—Adjustable resistors
    • H01C10/16—Adjustable resistors including plural resistive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/02—Automatic control of frequency or phase; Synchronisation using a frequency discriminator comprising a passive frequency-determining element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/16—Resistor networks not otherwise provided for

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Attenuators (AREA)

Abstract

【課題】可変抵抗回路の抵抗値を調整する際に、ラダー抵抗回路に含まれている抵抗をバイパスするスイッチ回路がオフ状態とオン状態との間で切り換えられても、スイッチ回路のオン抵抗が可変抵抗回路の抵抗値変化量に与える誤差を低減して、可変抵抗回路の抵抗値を高精度に調整できるようにする。【解決手段】この可変抵抗回路は、複数の抵抗を含むラダー抵抗回路と、複数の抵抗の内の１つの抵抗の一端に直列接続された第１のスイッチ回路と、その１つの抵抗と第１のスイッチ回路とを有する直列回路に並列接続された第２のスイッチ回路とを備え、第１及び第２のスイッチ回路の内の一方がオン状態であるときに、第１及び第２のスイッチ回路の内の他方がオフ状態となる。【選択図】図１１

Description

本発明は、制御信号に応じて抵抗値を変化させることが可能な可変抵抗回路に関する。
さらに、本発明は、そのような可変抵抗回路を用いる発振回路、及び、そのような可変抵
抗回路を内蔵する半導体装置等に関する。
マイクロコンピューター等の半導体装置には、ＣＰＵ（中央演算装置）や周辺回路にク
ロック信号を供給する発振回路が内蔵されている。例えば、ＣＲ発振回路の場合には、発
振回路を構成する抵抗の抵抗値を調整することにより、発振周波数を目標周波数に合わせ
込むことができる。そのような場合に、制御信号に応じて抵抗値を変化させることが可能
な可変抵抗回路が用いられる。
従来の可変抵抗回路においては、例えば、ラダー抵抗回路を構成する複数の抵抗に複数
のスイッチ回路がそれぞれ並列接続されている。各々のスイッチ回路をオフ状態又はオン
状態に制御することにより、可変抵抗回路に供給される電流が抵抗を流れるか又はスイッ
チ回路を流れるかを切り換えて、可変抵抗回路の抵抗値を調整することができる。
関連する技術として、特許文献１には、低速で精度の高いクロックを基準として自動的
に発振周波数をトリミングするクロック発振回路が開示されている。このクロック発振回
路は、パラメーターの値により発振周波数が変化するクロックを出力する発振部と、校正
クロックを基準として発振部の発振周波数を計測する周波数計測回路と、計測された発振
周波数に応じてバイナリーサーチによりパラメーターをトリミングするトリミング制御回
路とを備えている。
特開２０００−３４１１１９号公報（段落０００７−０００８、００２７−００２８、図１、図３）
特許文献１の図１を参照すると、クロック発振回路は、キャパシター３への充放電を繰
り返すことによって、抵抗２の抵抗値とキャパシター３の容量値との積に逆比例する周波
数で発振し、クロック端子にクロックパルスを出力する。また、図３を参照すると、スイ
ッチアレー８の入力が（Ｎ＋１）個のＰチャンネルトランジスターのゲートに接続されて
おり、各々のＰチャンネルトランジスターのドレイン及びソースは、抵抗２においてＲの
２の累乗倍の抵抗値を有する抵抗の両端に接続されている。ここで、抵抗２及びスイッチ
アレー８が可変抵抗回路を構成しており、スイッチアレー８の（Ｎ＋１）個のＰチャンネ
ルトランジスターは、ラダー抵抗回路である抵抗２に含まれている複数の抵抗にそれぞれ
並列接続された複数のスイッチ回路に相当する。
そのような可変抵抗回路の抵抗値を調整する際には、ラダー抵抗回路に含まれている抵
抗をバイパスするためにオン状態に制御されるスイッチ回路の数が変化するので、可変抵
抗回路の電流経路に挿入されるスイッチ回路のオン抵抗の合計値も変動してしまう。それ
により、ラダー抵抗回路に含まれている抵抗の選択／非選択による抵抗値変化量に、意図
しないスイッチ回路のオン抵抗の増減が加算されて、所望の抵抗値変化量からの誤差が生
じる。その結果、例えば、高精度が要求されるＣＲ発振回路においては、発振周波数の十
分な合わせ込みができなくなってしまう。
そこで、上記の点に鑑み、本発明の第１の目的は、可変抵抗回路の抵抗値を調整する際
に、ラダー抵抗回路に含まれている抵抗をバイパスするスイッチ回路がオフ状態とオン状
態との間で切り換えられても、スイッチ回路のオン抵抗が可変抵抗回路の抵抗値変化量に
与える誤差を低減して、可変抵抗回路の抵抗値を高精度に調整できるようにすることであ
る。また、本発明の第２の目的は、そのような可変抵抗回路を用いる発振回路を提供する
ことである。さらに、本発明の第３の目的は、そのような可変抵抗回路を内蔵する半導体
装置等を提供することである。
以上の課題の少なくとも一部を解決するために、本発明の第１の観点に係る可変抵抗回
路は、複数の抵抗を含むラダー抵抗回路と、複数の抵抗の内の１つの抵抗の一端に直列接
続された第１のスイッチ回路と、その１つの抵抗と第１のスイッチ回路とを有する直列回
路に並列接続された第２のスイッチ回路とを備え、第１及び第２のスイッチ回路の内の一
方がオン状態であるときに、第１及び第２のスイッチ回路の内の他方がオフ状態となる。
本発明の第１の観点によれば、第２のスイッチ回路がオフ状態であるときには、第１の
スイッチ回路がオン状態となって抵抗と共に可変抵抗回路の電流経路に挿入され、一方、
第２のスイッチ回路がオン状態となって可変抵抗回路の電流経路に挿入されるときには、
第１のスイッチ回路がオフ状態となる。従って、ラダー抵抗回路に含まれている抵抗をバ
イパスする第２のスイッチ回路がオフ状態とオン状態との間で切り換えられても、第２の
スイッチ回路のオン抵抗が可変抵抗回路の抵抗値変化量に与える誤差を低減して、可変抵
抗回路の抵抗値を高精度に調整することができる。
ここで、可変抵抗回路が、複数の第１のスイッチ回路と、複数の第２のスイッチ回路と
を備え、複数の第１のスイッチ回路の総数と複数の第２のスイッチ回路の総数とが等しく
ても良い。それにより、可変抵抗回路の電流経路が切り換えられても、電流経路に挿入さ
れるスイッチ回路の数又はオン抵抗の合計値を一定に近付けて、ラダー抵抗回路における
抵抗の選択／非選択が可変抵抗回路の抵抗値変化量を主に決定するように構成することが
できる。
あるいは、可変抵抗回路が、複数の抵抗の内で一端が第１のスイッチ回路に接続されな
い抵抗に並列接続された第３のスイッチ回路をさらに備えても良い。可変抵抗回路の一部
のユニットにおいて第１のスイッチ回路及び第２のスイッチ回路の替わりに第３のスイッ
チ回路を設けることにより、可変抵抗回路におけるスイッチ回路の総数を削減して回路面
積を低減することができる。
その場合に、第１のスイッチ回路、第２のスイッチ回路、及び、第３のスイッチ回路の
各々が、同数のスイッチ素子を含むようにしても良い。さらに、第１のスイッチ回路、第
２のスイッチ回路、及び、第３のスイッチ回路が、等しいオン抵抗を有することが望まし
い。
それにより、第１のスイッチ回路及び第２のスイッチ回路が設けられたユニットにおい
ては、第１のスイッチ回路がオン状態となっても第２のスイッチ回路がオン状態となって
も、可変抵抗回路の電流経路に挿入されるスイッチ回路のオン抵抗があまり変化しないよ
うにすることができる。また、第３のスイッチ回路が設けられたユニットにおける抵抗の
抵抗値が他のユニットにおける抵抗の抵抗値よりも大きければ、第３のスイッチ回路のオ
ン抵抗が可変抵抗回路の抵抗値変化率に与える誤差を一定範囲内に抑えることができる。
本発明の第２の観点に係る発振回路は、制御電流の大きさに従う発振周波数で発振動作
を行う充放電型発振部と、上記いずれかの可変抵抗回路を含み、制御信号によって設定さ
れた可変抵抗回路の抵抗値を用いて、温度センサーの出力電圧に基づいて制御電流を生成
する制御電流生成部とを備える。
本発明の第２の観点によれば、可変抵抗回路の抵抗値が制御信号によって設定された後
は、その抵抗値を用いて温度センサーの出力電圧に基づいて制御電流が生成され、それに
よって発振回路の発振周波数が制御されるので、発振動作に使用される抵抗素子又は容量
素子を切り換えることなく、温度変化に伴って発振周波数を連続的に温度補償して、ノイ
ズ又はジッター等を低減させた発振回路を提供することができる。
本発明の第３の観点に係る半導体装置は、上記いずれかの可変抵抗回路を備える。本発
明の第３の観点によれば、ラダー抵抗回路に含まれている抵抗をバイパスする第２のスイ
ッチ回路がオフ状態とオン状態との間で切り換えられても、第２のスイッチ回路のオン抵
抗が可変抵抗回路の抵抗値変化量に与える誤差を低減して、可変抵抗回路の抵抗値を高精
度に調整できる半導体装置を提供することができる。
本発明の一実施形態に係る半導体装置の構成例を示すブロック図。 図１に示す発振回路の構成例を示す回路図。 図２に示す充放電型発振部の構成例を示す回路図。 図２に示す制御電流生成部の構成例を示す回路図。 基準電圧生成回路によって生成される基準電圧の温度特性を示す図。 温度特性傾斜補正回路の出力電圧の温度特性を示す図。 電圧電流変換回路によって生成される制御電流の温度特性を示す図。 発振回路の温度特性が補償されてない状態における周波数誤差を示す図。 発振回路の温度特性が補償されている状態における周波数誤差を示す図。 比較例に係る可変抵抗回路の構成を示す回路図。 本発明の一実施形態に係る可変抵抗回路の構成例を示す回路図。 図１１に示す第１及び第２のスイッチ回路の具体例を示す回路図。 比較例と実施形態との可変抵抗回路の抵抗値を比較して示す図。 比較例と実施形態との可変抵抗回路の抵抗値の増加量を比較して示す図。 本発明の一実施形態に係る可変抵抗回路の変形例の構成を示す回路図。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の
構成要素には同一の参照符号を付して、重複する説明を省略する。
＜半導体装置＞
図１は、本発明の一実施形態に係る半導体装置の構成例を示すブロック図である。この
半導体装置は、本発明の一実施形態に係る可変抵抗回路を内蔵している。図１においては
、半導体装置の一例として、発振回路１０と、ＣＰＵ２０と、不揮発性メモリー３０と、
ＲＡＭ（ランダムアクセス・メモリー）４０と、周辺回路５０とを含むマイクロコンピュ
ーターが示されている。
発振回路１０は、発振動作を行うことにより、所定の周波数を有するクロック信号ＣＬ
Ｋを生成して、クロック信号ＣＬＫをＣＰＵ２０及び周辺回路５０に供給する。ＣＰＵ２
０は、発振回路１０から供給されるクロック信号ＣＬＫに同期して動作し、プログラムに
従って各種の信号処理や制御処理を行う。不揮発性メモリー３０は、ＣＰＵ２０が各種の
信号処理や制御処理を行うためのプログラムやデータ等を記憶している。
また、不揮発性メモリー３０は、発振回路１０の発振周波数を調整するために用いられ
る第１の制御信号及び第２の制御信号を含む制御データを格納して発振回路１０に供給す
る。なお、制御データを格納するために、不揮発性メモリー３０とは別個に複数のヒュー
ズが設けられても良い。ＲＡＭ４０は、ＣＰＵ２０の作業領域として用いられ、不揮発性
メモリー３０から読み出されたプログラムやデータ、又は、ＣＰＵ２０がプログラムに従
って実行した演算結果等を一時的に記憶する。
＜発振回路＞
図２は、図１に示す発振回路の構成例を示す回路図である。図２に示すように、本発明
の一実施形態に係る発振回路１０は、充放電型発振部６０と、制御電流生成部７０とを含
んでおり、レギュレーター等から高電位側の電源電位ＶＤＤ及び低電位側の電源電位ＶＳ
Ｓが供給されて動作する。本実施形態においては、電源電位ＶＳＳが接地電位（０Ｖ）で
あるものとする。
充放電型発振部６０は、制御電流Ｉｃｎｔの大きさに従う発振周波数で発振動作を行う
ことにより、発振信号Ｆｏｕｔを生成する。発振信号Ｆｏｕｔは、図１に示すクロック信
号ＣＬＫとして用いられる。制御電流生成部７０は、本発明の一実施形態に係る可変抵抗
回路を含み、制御信号によって設定された可変抵抗回路の抵抗値を用いて、温度センサー
の出力電圧に基づいて制御電流Ｉｃｎｔを生成する。
＜充放電型発振部＞
図３は、図２に示す充放電型発振部の構成例を示す回路図である。図３に示すように、
充放電型発振部６０は、ＰチャネルＭＯＳ（metal oxide semiconductor）トランジスタ
ーＱＰ１及びＱＰ２と、ＮチャネルＭＯＳトランジスターＱＮ１及びＱＮ２と、キャパシ
ターＣ１及びＣ２と、インバーター６１〜６６と、ＲＳフリップフロップ（ＲＳラッチ）
６７とを含んでいる。インバーター６５は、ＲＳフリップフロップ６７の出力端子Ｑから
出力される出力信号を反転して発振信号Ｆｏｕｔを生成し、インバーター６６は、発振信
号Ｆｏｕｔをさらに反転して反転発振信号Ｆｘを生成する。
充放電型発振部６０に供給される制御電流Ｉｃｎｔは、カレントミラー回路等によって
、トランジスターＱＰ１のソース及びトランジスターＱＰ２のソースに供給される。トラ
ンジスターＱＰ１は、発振信号Ｆｏｕｔが印加されるゲートを有している。トランジスタ
ーＱＮ１は、トランジスターＱＰ１のドレインに接続されたドレインと、電源電位ＶＳＳ
の配線に接続されたソースと、発振信号Ｆｏｕｔが印加されるゲートとを有している。
キャパシターＣ１は、トランジスターＱＰ１のドレイン及びトランジスターＱＮ１のド
レインに接続された一端と、電源電位ＶＳＳの配線に接続された他端とを有している。キ
ャパシターＣ１の一端に生じる信号は、インバーター６１及び６２によってバッファーさ
れて、ＲＳフリップフロップ６７のリセット端子Ｒにリセット信号として供給される。
トランジスターＱＰ２は、反転発振信号Ｆｘが印加されるゲートを有している。トラン
ジスターＱＮ２は、トランジスターＱＰ２のドレインに接続されたドレインと、電源電位
ＶＳＳの配線に接続されたソースと、反転発振信号Ｆｘが印加されるゲートとを有してい
る。
キャパシターＣ２は、トランジスターＱＰ２のドレイン及びトランジスターＱＮ２のド
レインに接続された一端と、電源電位ＶＳＳの配線に接続された他端とを有している。キ
ャパシターＣ２の一端に生じる信号は、インバーター６３及び６４によってバッファーさ
れて、ＲＳフリップフロップ６７のセット端子Ｓにセット信号として供給される。
ＲＳフリップフロップ６７は、リセット信号がローレベルであるときに、セット信号の
立ち上がりに同期してセットされて出力信号をハイレベルに活性化し、セット信号がロー
レベルであるときに、リセット信号の立ち上がりに同期してリセットされて出力信号をロ
ーレベルに非活性化する。
ＲＳフリップフロップ６７がリセットされたときには、発振信号Ｆｏｕｔがハイレベル
になり、反転発振信号Ｆｘがローレベルになる。従って、トランジスターＱＰ１がオフ状
態となり、トランジスターＱＮ１がオン状態となるので、キャパシターＣ１に充電されて
いた電荷が放出されて、リセット信号がローレベルになる。
一方、トランジスターＱＰ２がオン状態となり、トランジスターＱＮ２がオフ状態とな
るので、制御電流ＩｃｎｔがキャパシターＣ２に流れてキャパシターＣ２が充電され、セ
ット信号がハイレベルになる。それにより、ＲＳフリップフロップ６７がセットされて出
力信号をハイレベルに活性化する。
ＲＳフリップフロップ６７がセットされたときには、発振信号Ｆｏｕｔがローレベルに
なり、反転発振信号Ｆｘがハイレベルになる。従って、トランジスターＱＰ２がオフ状態
となり、トランジスターＱＮ２がオン状態となるので、キャパシターＣ２に充電されてい
た電荷が放出されて、セット信号がローレベルになる。
一方、トランジスターＱＰ１がオン状態となり、トランジスターＱＮ１がオフ状態とな
るので、制御電流ＩｃｎｔがキャパシターＣ１に流れてキャパシターＣ１が充電され、リ
セット信号がハイレベルになる。それにより、ＲＳフリップフロップ６７がリセットされ
て出力信号をローレベルに非活性化する。
このように、ＲＳフリップフロップ６７がセットとリセットとを繰り返すことにより、
充放電型発振部６０が高精度な発振動作を行う。ＲＳフリップフロップ６７がセットとリ
セットとを繰り返す速度は、制御電流Ｉｃｎｔの大きさに略比例するので、制御電流Ｉｃ
ｎｔの大きさによって充放電型発振部６０の発振周波数を制御することができる。
＜制御電流生成部＞
図４は、図２に示す制御電流生成部の構成例を示す回路図である。図４に示すように、
制御電流生成部７０は、基準電圧生成回路７１と、温度特性傾斜補正回路７２と、電圧電
流変換回路７３とを含んでいる。
＜基準電圧生成回路＞
基準電圧生成回路７１は、例えば、ＰＮＰバイポーラトランジスターＱＢ１と、差動増
幅回路ＡＭＰ１とを含み、第１の温度特性を有する基準電圧Ｖ１を生成する。トランジス
ターＱＢ１は、定電流Ｉｒｅｆが供給されるエミッターと、電源電位ＶＳＳの配線に接続
されたコレクター及びベースとを有している。トランジスターＱＢ１のベースがコレクタ
ーに接続されているので、トランジスターＱＢ１はダイオードと等価である。
差動増幅回路ＡＭＰ１は、トランジスターＱＢ１のエミッターに接続された非反転入力
端子と、出力端子に接続された反転入力端子とを有しており、非反転入力端子に印加され
る電圧をバッファーして出力端子から出力するボルテージフォロワーとして動作する。従
って、基準電圧生成回路７１は、トランジスターＱＢ１のエミッターとベース及びコレク
ターとの間の電圧に基づいて基準電圧Ｖ１を生成する。それにより、バイポーラトランジ
スターで温度センサーを構成し、温度センサーの出力電圧に基づいて、第１の温度特性を
有する基準電圧Ｖ１を生成することができる。
図５は、図４に示す基準電圧生成回路によって生成される基準電圧の温度特性を模式的
に示す図である。図５において、横軸は、温度Ｔを表し、縦軸は、基準電圧生成回路７１
によって生成される基準電圧Ｖ１を表している。図５に示す例においては、温度Ｔの上昇
に伴って基準電圧Ｖ１が低下している。
定電流Ｉｒｅｆが極めて低い温度依存性を有する場合には、主にトランジスターＱＢ１
の温度特性によって基準電圧Ｖ１の温度特性が定まるが、最終的に制御電流生成部７０か
ら出力される制御電流Ｉｃｎｔの温度特性は調整可能であるので、定電流Ｉｒｅｆの温度
依存性は所定の範囲内で許容される。
＜温度特性傾斜補正回路＞
温度特性傾斜補正回路７２は、例えば、定電圧生成回路７２ａと、差動増幅回路ＡＭＰ
２と、抵抗Ｒ７１及びＲ７２とを含み、図１に示す制御データに含まれている第１の制御
信号に従って基準電圧Ｖ１の温度特性の傾斜を補正し、第２の温度特性を有する出力電圧
Ｖ２を生成する。
定電圧生成回路７２ａは、例えば、バンドギャップリファレンス回路等で構成され、定
電圧Ｖｒｅｆを生成する。定電圧Ｖｒｅｆは、極めて低い温度依存性を有することが望ま
しいが、最終的に制御電流生成部７０から出力される制御電流Ｉｃｎｔの温度特性は調整
可能であるので、定電圧Ｖｒｅｆの温度依存性は所定の範囲内で許容される。
差動増幅回路ＡＭＰ２は、定電圧Ｖｒｅｆが印加される非反転入力端子と、抵抗Ｒ７１
を介して基準電圧生成回路７１の出力端子に接続されると共に抵抗Ｒ７２を介して差動増
幅回路ＡＭＰ２の出力端子に接続された反転入力端子とを有しており、定電圧Ｖｒｅｆを
基準として基準電圧Ｖ１を増幅することにより、出力端子から出力電圧Ｖ２を出力する。
ここで、抵抗Ｒ７１及びＲ７２の内の少なくとも１つ（図４においては、抵抗Ｒ７２）
は、差動増幅回路ＡＭＰ２の増幅率（クローズドループゲイン）を調整するために用いら
れる可変抵抗回路であり、第１の制御信号に従って設定される抵抗値を有する。温度特性
傾斜補正回路７２は、抵抗Ｒ７２（又は、Ｒ７１）の抵抗値に基づいて、基準電圧Ｖ１の
温度特性の傾斜を所望の傾斜に補正することができる。
差動増幅回路ＡＭＰ２の出力電圧Ｖ２は、差動増幅回路ＡＭＰ２のオープンループゲイ
ンが十分大きいとして、次式（１）のように求められる。
Ｖ２−Ｖｒｅｆ＝−（Ｒ７２／Ｒ７１）（Ｖ１−Ｖｒｅｆ）
∴Ｖ２＝Ｖｒｅｆ−（Ｒ７２／Ｒ７１）（Ｖ１−Ｖｒｅｆ） ・・・（１）
図６は、図４に示す温度特性傾斜補正回路の出力電圧の温度特性を模式的に示す図であ
る。図６において、横軸は、温度Ｔを表し、縦軸は、温度特性傾斜補正回路７２の出力電
圧Ｖ２を表している。図６に示す例においては、温度Ｔの上昇に伴って出力電圧Ｖ２が上
昇している。
式（１）から、所定の温度（例えば、２５℃）において基準電圧Ｖ１と定電圧Ｖｒｅｆ
とが等しくなるように制御電流生成部７０を構成することにより、所定の温度における差
動増幅回路ＡＭＰ２の出力電圧Ｖ２を変化させることなく、差動増幅回路ＡＭＰ２の出力
電圧Ｖ２の温度特性の傾斜を変化させることができる。
＜電圧電流変換回路＞
電圧電流変換回路７３は、例えば、差動増幅回路ＡＭＰ３と、ＮチャネルＭＯＳトラン
ジスターＱＮ３と、ＰチャネルＭＯＳトランジスターＱＰ３及びＱＰ４と、抵抗Ｒ７３と
を含み、温度特性傾斜補正回路７２の出力電圧Ｖ２を制御電流Ｉｃｎｔに変換すると共に
、図１に示す制御データに含まれている第２の制御信号に従って制御電流Ｉｃｎｔの大き
さを調整する。
差動増幅回路ＡＭＰ３は、温度特性傾斜補正回路７２の出力電圧Ｖ２が印加される非反
転入力端子と、帰還電圧ＦＢが印加される反転入力端子とを有しており、出力端子から出
力電圧Ｖ３を出力する。トランジスターＱＮ３は、差動増幅回路ＡＭＰ３の出力電圧Ｖ３
が印加されるゲートと、抵抗Ｒ７３を介して電源電位ＶＳＳの配線に接続されたソースと
を有している。
トランジスターＱＰ３及びＱＰ４は、カレントミラー回路を構成している。トランジス
ターＱＰ３は、電源電位ＶＤＤの配線に接続されたソースと、トランジスターＱＮ３のド
レインに接続されたドレイン及びゲートとを有している。トランジスターＱＰ４は、電源
電位ＶＤＤの配線に接続されたソースと、トランジスターＱＰ３のドレイン及びゲートに
接続されたゲートとを有している。トランジスターＱＰ３に流れる電流に比例する電流が
トランジスターＱＰ４に流れることにより、トランジスターＱＰ４のドレインから制御電
流Ｉｃｎｔが出力される。
ここで、トランジスターＱＮ３は、温度特性傾斜補正回路７２の出力電圧Ｖ２に従って
トランジスターＱＰ３に電流を供給する。トランジスターＱＮ３に電流が流れると、抵抗
Ｒ７３の一端に帰還電圧ＦＢが発生する。帰還電圧ＦＢは、差動増幅回路ＡＭＰ３の反転
入力端子に印加されるので、非反転入力端子に印加される温度特性傾斜補正回路７２の出
力電圧Ｖ２と帰還電圧ＦＢとが等しくなる。
従って、制御電流Ｉｃｎｔは、トランジスターＱＮ３に流れる電流Ｉ３を用いて、次式
（２）で表される。
Ｉｃｎｔ＝αＩ３＝αＶ２／Ｒ７３ ・・・（２）
ここで、αは、カレントミラー回路を構成するトランジスターＱＰ３及びＱＰ４のサイズ
の比によって定まる比例定数である。
抵抗Ｒ７３は、トランジスターＱＮ３の電圧電流変換率を調整するために用いられる可
変抵抗回路であり、第２の制御信号に従って設定される抵抗値を有する。電圧電流変換回
路７３は、抵抗Ｒ７３の抵抗値に基づいて、トランジスターＱＰ４から出力される制御電
流Ｉｃｎｔの大きさを調整する。それにより、所定の温度における発振周波数を所望の周
波数に設定することができる。
図７は、図４に示す電圧電流変換回路によって生成される制御電流の温度特性を模式的
に示す図である。図７において、横軸は、温度Ｔを表し、縦軸は、電圧電流変換回路７３
によって生成される制御電流Ｉｃｎｔを表している。図７に示す例においては、温度Ｔの
上昇に伴って制御電流Ｉｃｎｔが上昇している。
＜発振周波数の調整＞
図４〜図７を参照すると、発振回路の発振周波数を調整するためには、まず、所定の温
度（例えば、２５℃）における発振周波数が目標値に一致するように、電圧電流変換回路
７３における抵抗Ｒ７３の抵抗値を調整して制御電流Ｉｃｎｔの大きさを調整する（図７
）。次に、高温（例えば、８５℃）又は低温（例えば、−４０℃）において周波数誤差が
小さくなるように、温度特性傾斜補正回路７２における抵抗Ｒ７２（又は、Ｒ７１）の抵
抗値を調整して出力電圧Ｖ２の温度特性を調整する（図６）。
それらの抵抗値が決定されたら、それらの抵抗値を設定するための第１及び第２の制御
信号が、図１に示す不揮発性メモリー３０（又は、ヒューズ）に制御データとして格納さ
れ、発振回路の起動時に自動的に読み出されて使用される。このように、個々の発振回路
に対応する制御データを格納部に保存することによって、個々の発振回路の特性を向上さ
せることができる。
図８は、発振回路の温度特性が補償されてない状態における周波数誤差の例を示す図で
あり、図９は、発振回路の温度特性が補償されている状態における周波数誤差の例を示す
図である。図８及び図９において、横軸は、発振回路周辺の環境温度Ｔａ［℃］を表して
おり、縦軸は、周波数誤差［％］の測定値を表している。
発振回路の温度特性が補償されてない状態においては、図２に示す充放電型発振部６０
に供給される制御電流Ｉｃｎｔが温度によらずに一定とされる。その場合には、図８に示
すように、充放電型発振部６０が、環境温度Ｔａの上昇に伴って発振周波数が低下する温
度依存性を有している。一方、図２に示す制御電流生成部７０によって制御電流Ｉｃｎｔ
に適切な温度特性を与える場合には、図９に示すように、制御電流Ｉｃｎｔの温度特性に
よって充放電型発振部６０の発振周波数の温度依存性が抑制される。
また、発振回路の温度特性が補償されてない状態において、図２に示す充放電型発振部
６０が、環境温度Ｔａの上昇に伴って発振周波数が上昇する温度依存性を有する場合もあ
る。そのような場合には、図４に示す基準電圧生成回路７１において、ＰＮＰバイポーラ
トランジスターの替りにＮＰＮバイポーラトランジスターを用いても良い。ＮＰＮバイポ
ーラトランジスターは、電源電位ＶＤＤ側に接続される。
さらに、ＰＮＰバイポーラトランジスターとＮＰＮバイポーラトランジスターとの両方
を基準電圧生成回路７１に搭載して、それらを切り換えて使用しても良い。あるいは、図
４に示す温度特性傾斜補正回路７２において、反転増幅回路を追加したり、又は、差動増
幅回路ＡＭＰ２が非反転増幅動作を行うようにしても良い。
発振回路において発振動作に使用される抵抗素子又は容量素子を温度変化に伴って切り
換える場合にはノイズ又はジッター等が増加するおそれがあるが、本実施形態によれば、
可変抵抗回路の抵抗値が制御信号によって設定された後は、その抵抗値を用いて温度セン
サーの出力電圧に基づいて制御電流が生成される。それによって発振回路の発振周波数が
制御されるので、発振動作に使用される抵抗素子又は容量素子を切り換えることなく、温
度変化に伴って発振周波数を連続的に温度補償して、ノイズ又はジッター等を低減させた
発振回路を提供することができる。
＜可変抵抗回路＞
次に、図４に示す温度特性傾斜補正回路７２の抵抗Ｒ７１、抵抗Ｒ７２、又は、電圧電
流変換回路７３の抵抗Ｒ７３として用いることが可能な可変抵抗回路について、比較例と
対比しながら説明する。
図１０は、比較例に係る可変抵抗回路の構成を示す回路図であり、図１１は、本発明の
一実施形態に係る可変抵抗回路の構成例を示す回路図である。以下においては、一例とし
て、４ビットの制御信号ＳＥＬ１〜ＳＥＬ４によって可変抵抗回路の抵抗値が制御される
場合について説明する。
可変抵抗回路８０（図１１）は、ノードＮ１とノードＮ２との間において、基本抵抗Ｒ
０に直列接続された複数の調整用抵抗（以下、単に「抵抗」という）Ｒ１〜Ｒ４を含むラ
ダー抵抗回路を備えている。例えば、第ｉ番目の抵抗Ｒｉは、２（ｉ−１）×Ｒの抵抗値
を有している。その場合に、抵抗Ｒ１〜Ｒ４の抵抗値は、それぞれ、Ｒ、２Ｒ、４Ｒ、８
Ｒとなる。
図１０に示すように、比較例に係る可変抵抗回路は、抵抗Ｒ１〜Ｒ４にそれぞれ並列接
続された複数のスイッチ回路ＳＷ１〜ＳＷ４と、制御信号ＳＥＬ１〜ＳＥＬ４を反転して
反転制御信号をスイッチ回路ＳＷ１〜ＳＷ４に供給するインバーター８１〜８４とをさら
に備えている。
比較例に係る可変抵抗回路においては、可変抵抗回路の抵抗値を調整する際に、ラダー
抵抗回路に含まれている抵抗をバイパスするためにオン状態に制御されるスイッチ回路の
数が変化するので、可変抵抗回路の電流経路に挿入されるスイッチ回路のオン抵抗の合計
値も変動してしまう。それにより、ラダー抵抗回路に含まれている抵抗の選択／非選択に
よる抵抗値変化量に、意図しないスイッチ回路のオン抵抗の増減が加算されて、所望の抵
抗値変化量からの誤差が生じてしまう。
一方、図１１に示すように、本発明の一実施形態に係る可変抵抗回路８０は、ラダー抵
抗回路を構成する複数の抵抗の内の１つの抵抗（例えば、抵抗Ｒ１）の一端に直列接続さ
れた第１のスイッチ回路（例えば、第１のスイッチ回路ＳＷ１１）と、抵抗Ｒ１と第１の
スイッチ回路ＳＷ１１とを有する直列回路に並列接続された第２のスイッチ回路ＳＷ２１
と、制御信号ＳＥＬ１を反転して反転制御信号を第２のスイッチ回路ＳＷ２１に供給する
インバーター８１とを備えている。
抵抗Ｒ１、第１のスイッチ回路ＳＷ１１、第２のスイッチ回路ＳＷ２１、及び、インバ
ーター８１は、１つのユニットを構成しており、可変抵抗回路８０は、直列接続された複
数のユニットを備えても良い。ユニットの数は、必要な抵抗値調整範囲に応じて増減する
ことができる。
ここで、第１のスイッチ回路ＳＷ１１及び第２のスイッチ回路ＳＷ２１の内の一方がオ
ン状態であるときに、第１のスイッチ回路ＳＷ１１及び第２のスイッチ回路ＳＷ２１の内
の他方がオフ状態となる。例えば、抵抗Ｒ１を選択する制御信号ＳＥＬ１が活性化されて
いるときには、第１のスイッチ回路ＳＷ１１がオン状態となって第２のスイッチ回路ＳＷ
２１がオフ状態となるので、抵抗Ｒ１が可変抵抗回路８０の電流経路に挿入される。
一方、抵抗Ｒ１を選択する制御信号ＳＥＬ１が非活性化されているときには、第１のス
イッチ回路ＳＷ１１がオフ状態となって第２のスイッチ回路ＳＷ２１がオン状態となるの
で、第２のスイッチ回路ＳＷ２１が可変抵抗回路８０の電流経路に挿入されて抵抗Ｒ１が
バイパスされる。
このように、本実施形態によれば、第２のスイッチ回路ＳＷ２１がオフ状態であるとき
には、第１のスイッチ回路ＳＷ１１がオン状態となって抵抗Ｒ１と共に可変抵抗回路８０
の電流経路に挿入され、一方、第２のスイッチ回路ＳＷ２１がオン状態となって可変抵抗
回路８０の電流経路に挿入されるときには、第１のスイッチ回路ＳＷ１１がオフ状態とな
る。
従って、ラダー抵抗回路に含まれている抵抗Ｒ１をバイパスする第２のスイッチ回路Ｓ
Ｗ２１がオフ状態とオン状態との間で切り換えられても、第２のスイッチ回路ＳＷ２１の
オン抵抗が可変抵抗回路８０の抵抗値変化量に与える誤差を低減して、可変抵抗回路８０
の抵抗値を高精度に調整することができる。また、そのような可変抵抗回路８０を備える
半導体装置を提供することができる。
図１２は、図１１に示す第１及び第２のスイッチ回路の具体例を示す回路図である。図
１２に示す例においては、第１のスイッチ回路ＳＷ１１が、スイッチ素子としてＮチャネ
ルＭＯＳトランジスターＱＮ１１及びＰチャネルＭＯＳトランジスターＱＰ１１を含み、
第２のスイッチ回路ＳＷ２１が、スイッチ素子としてＮチャネルＭＯＳトランジスターＱ
Ｎ２１及びＰチャネルＭＯＳトランジスターＱＰ２１を含む。
１つのスイッチ回路に含まれるスイッチ素子の数は任意であるが、同一の抵抗に対応し
て設けられた第１のスイッチ回路と第２のスイッチ回路とにおいては、スイッチ素子の数
が同一で、オン抵抗が等しいことが望ましい。それにより、第１のスイッチ回路がオン状
態となっても第２のスイッチ回路がオン状態となっても、可変抵抗回路８０の電流経路に
挿入されるスイッチ回路のオン抵抗を等しくすることができる。なお、オン抵抗が等しい
とは、スイッチ回路同士が、本発明の課題を解決するのに十分に均一なオン抵抗を有する
ことを意味している。
抵抗Ｒ１を選択する制御信号ＳＥＬ１は、トランジスターＱＮ１１のゲート及びトラン
ジスターＱＰ２１のゲートに供給される。また、インバーター８１は、制御信号ＳＥＬ１
を反転して反転制御信号ＸＳＥＬ１をトランジスターＱＮ２１のゲート及びトランジスタ
ーＱＰ１１のゲートに供給する。
それにより、抵抗Ｒ１を選択する制御信号ＳＥＬ１がハイレベルに活性化されていると
きには、トランジスターＱＮ１１及びＱＰ１１がオン状態となり、トランジスターＱＮ２
１及びＱＰ２１がオフ状態となって、抵抗Ｒ１が可変抵抗回路８０の電流経路に挿入され
る。一方、抵抗Ｒ１を選択する制御信号ＳＥＬ１がローレベルに非活性化されているとき
には、トランジスターＱＮ１１及びＱＰ１１がオフ状態となり、トランジスターＱＮ２１
及びＱＰ２１がオン状態となって、抵抗Ｒ１がバイパスされる。
ここで、各々のスイッチ回路を構成するＮチャネルＭＯＳトランジスター及びＰチャネ
ルＭＯＳトランジスターの能力バランスを調整したりサイズを大きくしたりすることによ
って、スイッチ回路のオン抵抗を低減することができる。また、ＮチャネルＭＯＳトラン
ジスター及びＰチャネルＭＯＳトランジスターのゲート・ソース間電圧を大きくすること
によっても、スイッチ回路のオン抵抗を低減することができる。
再び図１１を参照すると、ラダー抵抗回路に含まれている複数の抵抗毎に第１及び第２
のスイッチ回路が設けられても良い。その場合には、可変抵抗回路８０が、抵抗Ｒ１〜Ｒ
４に対応して、複数の第１のスイッチ回路ＳＷ１１〜ＳＷ１４と、複数の第２のスイッチ
回路ＳＷ２１〜ＳＷ２４と、インバーター８１〜８４とを備え、複数の第１のスイッチ回
路ＳＷ１１〜ＳＷ１４の総数と複数の第２のスイッチ回路ＳＷ２１〜ＳＷ２４の総数とが
等しくなる。それにより、可変抵抗回路８０の電流経路が切り換えられても、電流経路に
挿入されるスイッチ回路の数又はオン抵抗の合計値を一定に近付けて、ラダー抵抗回路に
おける抵抗の選択／非選択が可変抵抗回路８０の抵抗値変化量を主に決定するように構成
することができる。
図１３は、比較例に係る可変抵抗回路と本発明の一実施形態に係る可変抵抗回路との抵
抗値を比較して示す図であり、図１４は、比較例に係る可変抵抗回路と本発明の一実施形
態に係る可変抵抗回路との抵抗値の増加量を比較して示す図である。図１３及び図１４に
おいて、横軸は、４ビットの制御信号ＳＥＬ４〜ＳＥＬ１で表される制御値ＳＥＬを表し
ている。また、図１３において、縦軸は、図１０又は図１１に示す基本抵抗Ｒ０と可変抵
抗回路との直列回路の抵抗値［Ω］を表しており、図１４において、縦軸は、図１０又は
図１１に示す可変抵抗回路の抵抗値の増加量［Ω］を表している。
図１３及び図１４は、シミュレーション結果を示しており、シミュレーションの条件と
して、基本抵抗Ｒ０の抵抗値が１０００Ωであり、抵抗Ｒ１〜Ｒ４の抵抗値がそれぞれ１
５０Ω、３００Ω、６００Ω、１２００Ωであり、各々のスイッチ回路のオン抵抗が１０
０Ωであるものとする。
図１３に示すように、制御値ＳＥＬが増加すると基本抵抗Ｒ０と可変抵抗回路との直列
回路の抵抗値も増加するが、比較例においては、可変抵抗回路の電流経路に挿入されるス
イッチ回路の数が変動するので、制御値ＳＥＬの増加に対して可変抵抗回路の抵抗値がリ
ニアに増加しない。図１４に示すように、制御値ＳＥＬが「１」だけ増加するときの可変
抵抗回路の抵抗値の増加量は、５０Ω〜３５０Ωにばらついている。
これに対し、本発明の一実施形態においては、可変抵抗回路８０の電流経路に挿入され
るスイッチ回路の数が一定に維持されるので、図１３に示すように、制御値ＳＥＬの増加
に対して可変抵抗回路８０の抵抗値がリニアに増加する。図１４に示すように、制御値Ｓ
ＥＬが「１」だけ増加するときの可変抵抗回路８０の抵抗値の増加量は、１５０Ωに均一
化されており、ラダー抵抗回路において選択された抵抗の抵抗値のみに依存している。
なお、第２のスイッチ回路ＳＷ２１〜ＳＷ２４がオン状態に制御される場合でもオフ状
態に制御される場合でも、可変抵抗回路８０の電流経路に４つのスイッチ回路のオン抵抗
の合計値４００Ωが挿入されるので、基本抵抗Ｒ０の抵抗値１０００Ωからオン抵抗の合
計値４００Ωを予め差し引いて、基本抵抗Ｒ０の抵抗値を６００Ωとしても良い。その場
合には、発振回路を設計する際に、スイッチ回路のオン抵抗を考慮する必要がなくなる。
＜可変抵抗回路の変形例＞
図１５は、本発明の一実施形態に係る可変抵抗回路の変形例の構成を示す回路図である
。図１５に示す可変抵抗回路８０ａにおいて、抵抗Ｒ１〜Ｒ４の抵抗値が、それぞれ１５
０Ω、３００Ω、６００Ω、１２００Ωであるものとする。スイッチ回路のオン抵抗を１
００Ωとすると、抵抗Ｒ３又はＲ４の抵抗値はそれよりも十分大きいので、抵抗Ｒ３又は
Ｒ４に直列接続される第１のスイッチ回路を省略しても、可変抵抗回路８０ａの抵抗値変
化率に及ぼす影響は小さい。
そこで、可変抵抗回路８０ａは、複数の抵抗Ｒ１〜Ｒ４を含むラダー抵抗回路と、それ
らの抵抗Ｒ１〜Ｒ４の内の１つの抵抗（例えば、抵抗Ｒ１）の一端に直列接続された第１
のスイッチ回路（例えば、第１のスイッチ回路ＳＷ１１）と、抵抗Ｒ１と第１のスイッチ
回路ＳＷ１１とを有する直列回路に並列接続された第２のスイッチ回路ＳＷ２１と、それ
らの抵抗Ｒ１〜Ｒ４の内で一端が第１のスイッチ回路に接続されない抵抗（例えば、抵抗
Ｒ３）に並列接続された第３のスイッチ回路（例えば、第３のスイッチ回路ＳＷ３３）と
を含んでいる。ここで、第１のスイッチ回路ＳＷ１１及び第２のスイッチ回路ＳＷ２１の
内の一方がオン状態であるときに、第１のスイッチ回路ＳＷ１１及び第２のスイッチ回路
ＳＷ２１の内の他方がオフ状態となる。
さらに、可変抵抗回路８０ａは、抵抗Ｒ２の一端に直列接続された第１のスイッチ回路
ＳＷ１２と、抵抗Ｒ２と第１のスイッチ回路ＳＷ１２とを有する直列回路に並列接続され
た第２のスイッチ回路ＳＷ２２と、抵抗Ｒ４に並列接続された第３のスイッチ回路ＳＷ３
４とを含んでも良い。ここで、第１のスイッチ回路ＳＷ１２及び第２のスイッチ回路ＳＷ
２２の内の一方がオン状態であるときに、第１のスイッチ回路ＳＷ１２及び第２のスイッ
チ回路ＳＷ２２の内の他方がオフ状態となる。
図１５に示す変形例によれば、図１１に示す可変抵抗回路８０の一部のユニットにおい
て第１のスイッチ回路及び第２のスイッチ回路の替わりに第３のスイッチ回路を設けるこ
とにより、可変抵抗回路８０におけるスイッチ回路の総数を削減して回路面積を低減する
ことができる。
ここで、第１のスイッチ回路ＳＷ１１及びＳＷ１２、第２のスイッチ回路ＳＷ２１及び
ＳＷ２２、及び、第３のスイッチ回路ＳＷ３３及びＳＷ３４の各々が、同数のスイッチ素
子を含むようにしても良い。さらに、第１のスイッチ回路ＳＷ１１及びＳＷ１２、第２の
スイッチ回路ＳＷ２１及びＳＷ２２、及び、第３のスイッチ回路ＳＷ３３及びＳＷ３４が
、等しいオン抵抗を有することが望ましい。
それにより、例えば、第１のスイッチ回路ＳＷ１１及び第２のスイッチ回路ＳＷ２１が
設けられたユニットにおいては、第１のスイッチ回路ＳＷ１１がオン状態となっても第２
のスイッチ回路ＳＷ２１がオン状態となっても、可変抵抗回路８０の電流経路に挿入され
るスイッチ回路のオン抵抗があまり変化しないようにすることができる。
また、第３のスイッチ回路ＳＷ３３又はＳＷ３４が設けられたユニットにおける抵抗Ｒ
３又はＲ４の抵抗値が他のユニットにおける抵抗Ｒ１又はＲ２の抵抗値よりも大きければ
、第３のスイッチ回路ＳＷ３３又はＳＷ３４のオン抵抗が可変抵抗回路８０の抵抗値変化
率に与える誤差を一定範囲内に抑えることができる。
本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通
常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
１０…発振回路、２０…ＣＰＵ、３０…不揮発性メモリー、４０…ＲＡＭ、５０…周辺
回路、６０…充放電型発振部、６１〜６６…インバーター、６７…ＲＳフリップフロップ
、７０…制御電流生成部、７１…基準電圧生成回路、７２…温度特性傾斜補正回路、７２
ａ…定電圧生成回路、７３…電圧電流変換回路、８０、８０ａ…可変抵抗回路、ＡＭＰ１
〜ＡＭＰ３…差動増幅回路、８１〜８４…インバーター、ＳＷ１１〜ＳＷ１４…第１のス
イッチ回路、ＳＷ２１〜ＳＷ２４…第２のスイッチ回路、ＳＷ３３〜ＳＷ３４…第３のス
イッチ回路、ＱＰ１〜ＱＰ２１…ＰチャネルＭＯＳトランジスター、ＱＮ１〜ＱＮ２１…
ＮチャネルＭＯＳトランジスター、ＱＢ１…ＰＮＰバイポーラトランジスター、Ｃ１、Ｃ
２…キャパシター、Ｒ０…基本抵抗、Ｒ１〜Ｒ７３…抵抗

Claims (7)

  1. 複数の抵抗を含むラダー抵抗回路と、
    前記複数の抵抗の内の１つの抵抗の一端に直列接続された第１のスイッチ回路と、
    前記１つの抵抗と前記第１のスイッチ回路とを有する直列回路に並列接続された第２の
    スイッチ回路と、
    を備え、前記第１及び第２のスイッチ回路の内の一方がオン状態であるときに、前記第１
    及び第２のスイッチ回路の内の他方がオフ状態となる、可変抵抗回路。
  2. 複数の第１のスイッチ回路と、複数の第２のスイッチ回路とを備え、前記複数の第１の
    スイッチ回路の総数と前記複数の第２のスイッチ回路の総数とが等しい、請求項１記載の
    可変抵抗回路。
  3. 前記複数の抵抗の内で一端が前記第１のスイッチ回路に接続されない抵抗に並列接続さ
    れた第３のスイッチ回路をさらに備える、請求項１記載の可変抵抗回路。
  4. 前記第１のスイッチ回路、前記第２のスイッチ回路、及び、前記第３のスイッチ回路の
    各々が、同数のスイッチ素子を含む、請求項３記載の可変抵抗回路。
  5. 前記第１のスイッチ回路、前記第２のスイッチ回路、及び、前記第３のスイッチ回路が
    、等しいオン抵抗を有する、請求項３又は４記載の可変抵抗回路。
  6. 制御電流の大きさに従う発振周波数で発振動作を行う充放電型発振部と、
    請求項１〜５のいずれか１項記載の可変抵抗回路を含み、制御信号によって設定された
    前記可変抵抗回路の抵抗値を用いて、温度センサーの出力電圧に基づいて前記制御電流を
    生成する制御電流生成部と、
    を備える発振回路。
  7. 請求項１〜５のいずれか１項記載の可変抵抗回路を備える半導体装置。
JP2018031636A 2018-02-26 2018-02-26 可変抵抗回路、発振回路、及び、半導体装置 Pending JP2019149395A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018031636A JP2019149395A (ja) 2018-02-26 2018-02-26 可変抵抗回路、発振回路、及び、半導体装置
CN201910136673.2A CN110198154B (zh) 2018-02-26 2019-02-25 可变电阻电路、振荡电路以及半导体装置
US16/284,678 US10714243B2 (en) 2018-02-26 2019-02-25 Variable resistance circuit, oscillator circuit, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018031636A JP2019149395A (ja) 2018-02-26 2018-02-26 可変抵抗回路、発振回路、及び、半導体装置

Publications (1)

Publication Number Publication Date
JP2019149395A true JP2019149395A (ja) 2019-09-05

Family

ID=67684724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018031636A Pending JP2019149395A (ja) 2018-02-26 2018-02-26 可変抵抗回路、発振回路、及び、半導体装置

Country Status (3)

Country Link
US (1) US10714243B2 (ja)
JP (1) JP2019149395A (ja)
CN (1) CN110198154B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114510101A (zh) * 2020-11-16 2022-05-17 瑞昱半导体股份有限公司 振荡信号产生电路
WO2023239850A1 (en) * 2022-06-08 2023-12-14 Texas Instruments Incorporated Inductance detection for power converters
CN115437447B (zh) * 2022-10-26 2023-08-01 电子科技大学 一种带低温漏电补偿的mos管温度传感器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000341119A (ja) 1999-05-31 2000-12-08 Nec Corp クロック発振回路
JP2007036151A (ja) 2005-07-29 2007-02-08 Seiko Instruments Inc 抵抗分圧回路を備えた半導体装置
JP2009217809A (ja) * 2008-02-12 2009-09-24 Seiko Epson Corp 基準電圧生成回路、集積回路装置および信号処理装置
JP5546361B2 (ja) 2010-06-10 2014-07-09 セイコーインスツル株式会社 可変抵抗回路を備えた半導体集積回路
KR101174634B1 (ko) * 2010-07-26 2012-08-20 삼성전자주식회사 등비적으로 저항값이 변하는 가변 저항 및 이를 이용한 가변이득 증폭기와 가변 차단주파수 필터
JP2012085163A (ja) 2010-10-13 2012-04-26 Lapis Semiconductor Co Ltd 可変抵抗回路および発振回路
JP2012151186A (ja) 2011-01-17 2012-08-09 Seiko Instruments Inc 抵抗分割回路及び電圧検出回路
JP5635935B2 (ja) * 2011-03-31 2014-12-03 ルネサスエレクトロニクス株式会社 定電流生成回路、これを含むマイクロプロセッサ及び半導体装置
JP2015177512A (ja) * 2014-03-18 2015-10-05 セイコーエプソン株式会社 回路装置及び電子機器
US9503058B1 (en) * 2015-02-24 2016-11-22 Xilinx, Inc. Relaxation oscillator
US9577628B2 (en) * 2015-04-08 2017-02-21 Lockheed Martin Corporation Gate pulsing gate ladder
JP6638340B2 (ja) * 2015-11-12 2020-01-29 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
JP2019118006A (ja) 2017-12-27 2019-07-18 セイコーエプソン株式会社 発振回路、マイクロコンピューター、及び、電子機器

Also Published As

Publication number Publication date
US20190267972A1 (en) 2019-08-29
US10714243B2 (en) 2020-07-14
CN110198154A (zh) 2019-09-03
CN110198154B (zh) 2023-06-06

Similar Documents

Publication Publication Date Title
US7619402B1 (en) Low dropout voltage regulator with programmable on-chip output voltage for mixed signal embedded applications
US7385453B2 (en) Precision oscillator having improved temperature coefficient control
EP1196993B1 (en) Oscillator circuit
US5699024A (en) Accurate integrated oscillator circuit
US5081380A (en) Temperature self-compensated time delay circuits
US8692584B2 (en) Semiconductor integrated circuit device
US10714243B2 (en) Variable resistance circuit, oscillator circuit, and semiconductor device
US9306543B2 (en) Temperature-compensated high accuracy clock
US20180069531A1 (en) Low temperature coefficient clock signal generator
US10305457B2 (en) Voltage trimming circuit and integrated circuit including the voltage trimming circuit
US6411554B1 (en) High voltage switch circuit having transistors and semiconductor memory device provided with the same
US10656023B2 (en) Temperature sensing device and temperature-voltage converter
JP4558649B2 (ja) 遅延回路、及び試験装置
EP3893079B1 (en) In-chip reference current generation circuit
US6603366B2 (en) Trimmable oscillator
JPH0983309A (ja) 温度補償型リング発振器
KR20050041592A (ko) 온도 보상이 가능한 내부전압 발생장치
CN113131868B (zh) 数字调节振荡器
US20150309523A1 (en) Circuit and method for providing a reference voltage
CN113454562B (zh) 用于二进制加权分压器的补偿
JP2019149665A (ja) 発振回路、半導体装置、及び、マイクロコンピューター
US20080238517A1 (en) Oscillator Circuit and Semiconductor Device
JP2004048690A (ja) リング発振器
US11799422B2 (en) Oscillator with reduced temperature sensitivity
US20220345086A1 (en) Enabling an external resistor for an oscillator

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20180910

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190920