KR101174634B1 - 등비적으로 저항값이 변하는 가변 저항 및 이를 이용한 가변이득 증폭기와 가변 차단주파수 필터 - Google Patents

등비적으로 저항값이 변하는 가변 저항 및 이를 이용한 가변이득 증폭기와 가변 차단주파수 필터 Download PDF

Info

Publication number
KR101174634B1
KR101174634B1 KR1020100071867A KR20100071867A KR101174634B1 KR 101174634 B1 KR101174634 B1 KR 101174634B1 KR 1020100071867 A KR1020100071867 A KR 1020100071867A KR 20100071867 A KR20100071867 A KR 20100071867A KR 101174634 B1 KR101174634 B1 KR 101174634B1
Authority
KR
South Korea
Prior art keywords
resistance
variable resistor
variable
value
resistance value
Prior art date
Application number
KR1020100071867A
Other languages
English (en)
Other versions
KR20120010378A (ko
Inventor
이종우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100071867A priority Critical patent/KR101174634B1/ko
Priority to US13/190,023 priority patent/US8570139B2/en
Priority to JP2013521707A priority patent/JP5960137B2/ja
Priority to CN201180036573.4A priority patent/CN103026619B/zh
Priority to EP11812753.9A priority patent/EP2599219B1/en
Priority to PCT/KR2011/005507 priority patent/WO2012015224A2/en
Priority to AU2011283354A priority patent/AU2011283354B2/en
Publication of KR20120010378A publication Critical patent/KR20120010378A/ko
Application granted granted Critical
Publication of KR101174634B1 publication Critical patent/KR101174634B1/ko
Priority to US14/027,762 priority patent/US9240264B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C10/00—Adjustable resistors
    • H01C10/50—Adjustable resistors structurally combined with switching arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C10/00—Adjustable resistors
    • H01C10/16—Adjustable resistors including plural resistive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/24—Frequency- independent attenuators
    • H03H7/25—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable

Abstract

본 발명은 아날로그 신호를 증폭하기 위한 아날로그 증폭기 및 아날로그 필터에 관한 것이며, 특히 이득 및 차단주파수를 변화시킬 수 있는 가변이득 증폭기와 가변 차단주파수 필터에서 이득 및 차단주파수를 간단히 제어할 수 있는 장치 및 방법에 관한 것이다.
본 발명의 가변 저항은 상기 가변 저항의 내부에 복수의 저항 세그멘트들을 포함하고, 상기 가변 저항이 가질 수 있는 복수의 저항값 후보들을 크기 순으로 정렬하는 경우, 상기 복수의 저항값 후보들이 등비수열을 이루는 것을 특징으로 한다.

Description

등비적으로 저항값이 변하는 가변 저항 및 이를 이용한 가변이득 증폭기와 가변 차단주파수 필터 {THE VARIABLE GAIN AMPLIFIER AND THE VARIABLE CUTOFF FREQUENCY FILTER WHICH USE LINEAR-IN-DB PROGRAMABLE RESISTORS}
본 발명은 아날로그 신호를 증폭하기 위한 아날로그 증폭기 및 아날로그 필터에 관한 것이며, 특히 이득 및 차단주파수를 변화시킬 수 있는 가변이득 증폭기와 가변 주파수 필터에서 이득 및 차단주파수를 지수적으로 간단히 제어할 수 있는 방법에 관한 것이다.
일반적으로 아날로그 증폭기 또는 필터에 이용되는 디지털 가변 저항은 하나 이상의 저항 세그멘트를 포함하며, 각각의 저항 세그멘트는 스위치에 연결되고, 디지털 제어 신호에 의하여 스위치의 연결 상태가 바뀌어 가변 저항의 전체 저항값이 프로그램 된다.
도 1은 종래의 디지털 제어 신호에 의하여 프로그램 되는 바이너리(이진) 가변 저항을 설명하는 도면으로, 전체 가변 저항(100)은 복수의 저항 세그멘트(101)와 저항 세그멘트(101) 사이의 연결 상태를 변화시키는 스위치(102)로 구성되어 있다. N 비트의 제어 신호 b0내지 bN -1 에 의하여 각 저항 세그멘트(101) 사이의 스위치(102)의 연결 상태가 제어된다. 저항 세그멘트(101) 중 가장 작은 단위 저항의 저항값이 R인 경우, 바이너리 가변 저항의 각 저항 세그멘트(101)의 저항값은 R, 2R, 22R, ... 2N-1R로 설정된다. N 비트의 제어 신호에 따라 스위치(102)의 연결 상태가 바뀌어 전체 가변 저항(100)의 저항값이 바뀐다.
도 1에 예시된 가변 저항(100)의 경우, N 비트의 제어 신호 b0내지 bN - 1 의 조합으로 생성되는 정수 k 에 비례하여 전체 가변 저항(100)의 저항값이 결정된다.
이 때, k는
Figure 112010048064063-pat00001
를 만족한다. 이러한 바이너리 가변 저항(100)을 연산 증폭기(도시되지 않음)의 입력 저항 또는 피드백 저항에 적용하는 경우, 이득값은 입력 저항과 피드백 저항의 비율로 결정되므로, 정수 k에 비례 또는 반비례하는 이득값을 얻을 수 있다.
도 2는 상기 도 1의 가변 저항(100)과 연산 증폭기를 이용하여 형성된 가변 이득 (variable gain) 증폭기의 전압 이득값 및 전압 이득값의 데시벨(dB) 값과 제어 신호(k)의 관계를 나타낸 그래프이다. N비트의 제어 신호의 조합으로 생성되는 정수 k가 1인 경우의 이득값이 G인 경우, k가 증가함에 따라 가변 이득 증폭기의 전체 이득값은 선형적으로 증가한다. (G, 2G, 3G, ....)
도 3은 차단주파수를 설명하기 위해 일반적인 저역 통과 필터의 주파수에 따른 이득값의 데시벨 값과 주파수의 관계를 나타낸 그래프이다. 전파, 소리 빛 등 자연계에 존재하는 대부분의 신호의 크기는 지수적으로 증가하므로, 일반적으로 아날로그 회로에서 이득값 및 차단주파수값을 로그 스케일로 표현하는 것이 그 뒤의 신호 처리 과정에서 용이한 경우가 많다. 이득값을 로그 스케일로 표현하는 경우 이득값에 로그를 취한 뒤 20을 곱한 (전력인 경우 10을 곱한), 데시벨(dB)을 단위로 이용하는 것이 일반적이다. 일반적인 필터(filter)는 주파수값이 증가함에 따라 입력 대비 출력 이득값이 변화하며, 통과 대역(pass band)과 차단 대역(stop band)이 존재한다. 차단주파수(cut-off frequency, fc)란 그 통과 대역과 차단 대역의 경계 주파수를 뜻한다. 저역 통과 필터(low pass filter)의 경우, 통과 대역 중 직류 또는 저주파에서의 이득값에 비해 3 데시벨 낮은 이득값을 가지는 주파수를 차단주파수 fc 로 정의한다. 도 3에서 볼 수 있듯이, 직류에서의 이득값은 Adc (dB)이고, 차단주파수 fc 에서의 이득값은 Adc-3 (dB)으로, 직류에서의 이득값에 비해 3 데시벨 낮은 것을 알 수 있다.
도 4는 도 1의 가변 저항을 사용한 증폭기의 일례를 도시하는 회로도이다. 도 4에서 도시된 증폭기(150)는 가변 저항(160,170)의 저항값을 변경하여 이득값 및 차단주파수를 변화시킬 수 있다. 도 4에 도시된 증폭기의 직류에서의 이득값 및 차단주파수의 값은 다음과 같다. Ra는 입력 가변 저항(160)값이고, Rb는 피드백 가변 저항(170)값이며, C는 피드백 커패시터(180) 용량이다.
Gain:
Figure 112010048064063-pat00002
, fc :
Figure 112010048064063-pat00003

이 때 일정한 이득값 하에서 차단주파수를 로그 스케일 상에서 선형적으로 (linear in dB) 변화시키기 위하여 다음의 과정이 필요하다.
원하는 차단주파수값을 갖도록 하는 피드백 가변 저항(170)의 이상적 저항값을 계산하고, 피드백 가변 저항(170)이 가질 수 있는 값 중 이상적 저항값에 가까운 값을 연산하여 Rb로 설정한다;
이득값을 일정하게 유지하도록 하는 입력 가변 저항(160)의 이상적 저항값을 계산하고, 입력 가변 저항(160)이 가질 수 있는 값 중 이상적 저항값에 가장 값을 연산하여 Ra로 설정한다;
도 1, 도 2 및 도 4를 참조하여 설명하면, 가변 저항(100, 160, 170)의 저항값은 선형적으로 변하며 차단주파수는 저항값의 역수에 비례한다. 가변 저항(100, 160, 170)의 저항값을 로그 스케일로 도시한 도 2를 참조하면, 낮은 k 값에서는 가변 저항(100, 160, 170)의 저항값이 (로그 스케일에서) 빠르게 변화하는 반면, 높은 k 값에서는 가변 저항(100, 160, 170)의 저항값이 (로그 스케일에서) 느리게 변화한다.
차단주파수를 높이기 위하여 피드백 가변 저항(170)의 저항값 Rb가 낮아지는 경우, 정확한 차단주파수를 만들기 위한 값을 설정하지 못하는 경우가 발생할 수 있다. 즉, 차단 주파수를 로그 스케일 상에서 선형적으로 변하게 하기 위해서 피드백 가변 저항(170)을 변화시키더라도 정확도의 한계가 있으므로 이상적인 저항값을 찾기 힘들며 근사값을 취할 수밖에 없다. 이는 일정한 이득값을 구현하기 위해 피드백 가변 저항(170)과 같은 비율로 변하는 것이 이상적인 입력 가변 저항(160)에 대해서도 마찬가지이며, 이론적인 계산값이 아닌 근사한 값을 취하므로 차단주파수 fc 및 이득값이 변하는 문제점이 있다. 즉, 양자화 오류가 심하게 발생한다.
또한, 차단주파수의 대역 폭에 대해서도 문제가 있다. 피드백 가변 저항(170)이 가지는 저항값에 따라 차단주파수가 변하는데, 저주파 대역에서는 전체저항값이 높으므로, 단위저항변화에 대한 차단주파수 변화가 세밀해져서, 이상적인 저항값에 가까운 근사값을 얻을 수 있는 반면, 고주파 대역에서는 전체저항값이 낮으므로 이상적인 저항값에 가까운 근사값을 얻기 힘들다는 단점이 있다.
도 5는 도 4의 증폭기를 사용한 경우 주파수에 따른 이득값의 변화를 도시하는 그래프이다. 앞에서 설명한 이유들로 인하여, 차단 주파수가 로그 스케일로 보았을 때 그 변화량이 일정해야 함에도 불구, 간격에 차이가 있으며 일정하게 유지되어야 하는 이득값 역시 변하는 것을 볼 수 있다.
이러한 이유로 종래의 바이너리 가변 저항을 이용하는 가변 이득 증폭기 또는 필터를 제어하기가 용이하지 않았으며, 고주파 대역에서 차단 주파수를 정밀하게 제어할 수 있고 양자화 오류를 줄일 수 있는 새로운 구조의 가변 저항의 필요성이 증대되고 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하고자 도출된 것으로서, 주파수 대역에 관계 없이 가변 이득 증폭기의 이득의 양자화로 인한 오류를 최소화할 수 있는 가변 저항 회로를 제공하는 것을 목적으로 한다.
이에 따라 본 발명은 제어 코드를 이용하여 사용자가 직관적으로 파악하기 용이하도록 가변 이득을 설정할 수 있는 가변 저항 회로 및, 가변 이득 증폭기 회로를 제공하는 것을 목적으로 한다.
본 발명은 복수의 가변 저항을 이용하여 가변 이득 증폭기를 구현하는 경우, 가변 저항 각각의 제어 코드의 차이에 의하여 간단하게 이득이 정의되는 가변 저항 및 가변 이득 증폭기를 제공하는 것을 목적으로 한다.
또한, 본 발명은 가변 차단주파수 필터의 차단주파수를 사용 빈도가 높은 고주파 대역에서도 정밀하게 정의할 수 있는 가변 저항 및 가변 차단주파수 필터 회로를 제공하는 것을 목적으로 한다.
본 발명은 가변 이득을 데시벨(dB) 단위로 처리하거나, 차단주파수의 로그 값을 처리하는데 익숙한 사용자에게 직관적으로 이해되기에 용이한 아날로그 회로를 제공하는 것을 목적으로 한다.
이를 위하여 본 발명은 제어 코드가 증가함에 따라 저항값이 지수함수적으로 증가하는 가변 저항 회로를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 가변 저항은 내부에 복수의 저항 세그멘트들을 포함하고, 저항 세그멘트들의 연결 상태를 제어하는 스위치들을 포함한다.
스위치들은 N 비트의 제어 신호의 각 비트(b0, b1, ...., bN -1) 또는 각 비트의 조합(b0b1, b0b2, b1b2, ...., b0b2b3....bN -3bN -2bN -1, etc.)에 응답하여 닫히거나 (short) 열림(open)으로써 각 저항 세그멘트들의 연결 상태를 제어한다.
각각의 저항 세그멘트들의 저항값은 소정의 규칙에 따라 결정된다. 각각의 저항 세그멘트들의 저항값은 대응하는 스위치를 제어하는 각 비트(b0, b1,..., bN -1) 또는 각 비트의 조합(b0b1, b0b2, b1b2, ..., b0b2....bN -2bN -1, etc.)의 근사화 계수에 따라 결정된다.
각 비트(b0, b1, ..., bN -1) 또는 각 비트의 조합(b0b1, b0b2, b1b2, ..., b0b1...bN-2bN-1, etc.)의 근사화 계수는 N 비트의 제어 신호의 지수 함수에 대한 테일러 근사화(Taylor approximation)에 의하여 근사화된다. 이 때 지수 함수는 N 비트의 제어 신호의 조합으로 얻어지는 정수 k에 대한 지수 함수이며, 정수 k 는 하기 수학식 1에 의하여 나타내어진다.
[수학식 1]
Figure 112010048064063-pat00004
가변 이득 필터는 N 비트의 제어 신호의 조합으로 얻어지는 정수 k에 대해 지수적으로 그 저항값이 변하는 가변 저항을 사용한다. 차단주파수의 주파수 값이 로크 스케일에서 일정하게 변하게 하려 하는 경우, 가변 저항의 정수 k를 일정하게 변화시키면 저항값이 지수적으로 변하므로 직관적으로 차단주파수의 주파수값을 로그 스케일에서 일정하게 변화시킬 수 있다
또한, 가변 이득 필터는 N 비트의 제어 신호의 조합으로 얻어지는 정수 k에 대해 지수적으로 그 저항값이 변하는 복수 개의 가변 저항을 사용한다. 차단주파수의 주파수 값을 로그 스케일에서 일정하게 변하게 하면서 이득을 일정하게 유지시키려는 경우, 차단주파수의 주파수 값 및 이득값을 결정하는 가변 저항 Ra의 정수 ka 및 이득값을 결정하는 가변 저항 Rb의 정수 kb를 각각 같은 크기만큼 일정하게 변화시키면 저항값이 지수적으로 변하므로 차단주파수의 주파수값을 로그 스케일에서 일정하게 변화시키면서 이득값을 일정하게 유지할 수 있다.
본 발명에 따르면, 주파수 대역에 관계 없이 가변 이득 증폭기의 이득의 양자화로 인한 오류를 최소화할 수 있는 가변 저항 회로를 제공하는 것을 목적으로 한다.
이에 따라 본 발명은 제어 코드를 이용하여 사용자가 직관적으로 파악하기 용이하도록 가변 이득을 설정할 수 있는 가변 저항 회로 및, 가변 이득 증폭기 회로를 제공하는 효과가 있다.
본 발명은 복수의 가변 저항을 이용하여 가변 이득 증폭기를 구현하는 경우, 가변 저항 각각의 제어 코드의 차이에 의하여 간단하게 이득이 정의되는 가변 저항 및 가변 이득 증폭기를 제공하는 효과가 있다.
이에 따라 본 발명은 기존의 바이너리 가변저항에서 근사값을 구하기 위해 사용하는 복잡한 논리회로가 생략되어, 디지털 제어부가 간단해지고 이는 전체회로면적을 줄여 회로단가를 낮추며, 디지털 논리회로에서 발생하는 잡음을 현저히 줄여 증폭기 성능을 증가시키는 효과가 있다.
또한, 본 발명은 가변 차단주파수 필터의 차단주파수를 사용 빈도가 높은 고주파 대역에서도 정밀하게 정의할 수 있는 가변 저항 및 가변 차단주파수 필터 회로를 제공하는 효과가 있다.
본 발명은 가변 이득을 데시벨(dB) 단위로 처리하거나, 차단주파수의 로그 값을 처리하는데 익숙한 사용자에게 직관적으로 이해되기에 용이한 아날로그 회로를 제공하는 효과가 있다.
이를 위하여 본 발명은 제어 코드가 증가함에 따라 저항값이 지수함수적으로 증가하는 가변 저항 회로를 제공하는 효과가 있다.
도 1은 종래의 바이너리 가변 저항을 도시하는 회로도이다.
도 2는 도 1의 바이너리 가변 저항을 이용하여 형성된 가변 이득 증폭기의 이득값 및 이득값의 데시벨 값과 제어 신호를 조합하여 생성되는 정수 k의 관계를 도시하는 그래프이다.
도 3은 차단주파수를 설명하기 위해 일반적인 저역 통과 필터의 주파수에 따른 이득값의 데시벨 값과 주파수의 관계를 나타낸 그래프이다.
도 4는 도 1의 가변 저항을 사용한 증폭기의 일례를 도시하는 회로도이다.
도 5는 도 4의 증폭기를 사용한 경우 주파수에 따른 이득값의 변화를 도시하는 그래프이다.
도 6은 본 발명의 일 실시예에 따른 가변 저항을 도시하는 회로도이다.
도 7은 본 발명의 또 다른 일 실시예에 따른 가변 저항을 도시하는 회로도이다.
도 8은 본 발명의 또 다른 일 실시예에 따른 가변 저항을 도시하는 회로도이다.
도 9는 본 발명의 또 다른 일 실시예에 따른 가변 저항을 도시하는 블록도이다.
도 10은 도 9의 가변 저항의 동작의 실시예들을 도시하는 블록도이다.
도 11은 도 6 내지 도 10의 가변 저항을 이용하여 형성된 가변 이득 증폭기의 일 예를 도시하는 회로도이다.
도 12는 도 6 내지 도 10의 가변 저항을 이용하여 형성된 가변 이득 증폭기의 이득값 및 이득값의 데시벨 값과 제어 신호를 조합하여 생성되는 정수 k의 관계를 도시하는 그래프이다.
도 13은 도 6 내지 도 10의 가변 저항을 이용하여 형성된 가변 이득 증폭기를 사용한 경우 주파수에 따른 이득값의 변화를 도시하는 그래프이다.
이하에서, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
이하의 도면들은 본 발명의 특징을 두드러지게 나타내기 위하여 간략화되고, 다소 과장되게 그려졌으며, 이하의 도면들의 치수는 실제 본 발명의 제품들의 치수와 정확하게 일치하지는 않는다.
당업자라면, 이하의 도면들의 기재로부터 각 구성 요소의 길이, 둘레, 두께 등 치수를 용이하게 변형하여 실제 제품에 적용할 수 있을 것이며, 이러한 변형은 본 발명의 권리 범위에 속할 것임은 당업자에게 자명하다.
도 6은 본 발명의 일 실시예에 따른 가변 저항을 도시하는 회로도이다.
도 6을 참조하면 제1 저항 세그멘트(210)와 제2 저항 세그멘트(211, 212, 213)가 직렬로 연결되어 있으며 제2 저항 세그멘트(211, 212, 213) 각각에는 제1 스위치(221, 222, 223)가 병렬 연결되고, 제2 스위치(231, 232, 233)가 직렬 연결되어 있다.
도6의 가변 저항(200)은 2비트의 제어 신호(b0, b1)에 의하여 그 저항 값이 제어되나, 제어 신호의 비트 수는 본 발명의 권리 범위를 제한하지 않는다. 가변 저항(200)은 제1 저항 세그멘트(210), 복수 개의 제2 저항 세그멘트(211, 212, 213), 각 제2 저항 세그멘트(211, 212, 213)와 병렬 연결되어 상기 2비트의 제어 신호에 따라 제2 저항 세그멘트(211, 212, 213)들 중 적어도 하나의 연결 상태를 변경시키는 제1 스위치(221, 222, 223) 및 각 제2 저항 세그멘트(211, 212, 213)와 직렬로 연결되는 제2 스위치(231, 232, 233)를 포함한다. 제1 스위치(221, 222, 223)에 인가되는 제어 신호와 제2 스위치(231, 232, 233)에 인가되는 제어 신호는 서로 상보적(complementary)인 관계에 있다. 따라서 제어 신호에 따라 R2(211)에 대하여 제1 스위치(221) 또는 제2 스위치(231) 중 어느 하나는 닫히고(close) 나머지 하나는 열린다(open).
가변 저항(200)의 저항값은 2 비트의 제어 신호로 조합되는 정수(제어 코드)
Figure 112010048064063-pat00005
에 대해 지수 함수로 표현할 수 있다. 예를 들어, 하기 수학식 2와 같은 관계식으로 표현이 가능하다.
[수학식 2]
Figure 112010048064063-pat00006
이 때 제어 코드 k가 증가함에 따라 가변 저항의 총 저항값 R은 지수적으로 증가하며, 그 기준 저항값은 Rlsb이다.
도 6의 회로에서는 제어 코드 k가 증가함에 따라 가변 저항의 총 저항값 R이 지수적으로 증가하도록 설계되었으나, 스위치 및 논리 회로의 구성에 따라서는 제어 코드 k가 감소함에 따라 가변 저항의 총 저항값 R이 지수적으로 증가하도록 설계될 수도 있으며, 이러한 변형은 본 발명의 기술적 사상의 범위 내에 포함됨은 해당 분야의 종사자(skilled person)에게 자명하다.
상기 수학식 2를 만족하는 제1 저항 세그멘트(210) 및 복수 개의 제2 저항 세그멘트(211, 212, 213) 각각의 값은 제어 신호의 각 비트를 포함하는 선형 관계식의 계수로 주어지고, 이를 구하기 위하여 지수 함수의 테일러 근사화를 이용할 수 있다.
상기 수학식 2의 지수 함수를 테일러 근사화하면 다음의 수학식 3을 얻을 수 있다.
[수학식 3]
Figure 112010048064063-pat00007

제어 신호가 2비트인 경우,
Figure 112010048064063-pat00008
이므로 상기 수학식 3은 하기 수학식 4와 같이 표현될 수 있다.
[수학식 4]
Figure 112010048064063-pat00009
지수 함수에 대해서 테일러 근사화를 하는 경우, 그 참값과 근사값 간의 오차가 수렴하므로, 원하는 범위, 예를 들어 18차 항까지 계산을 하여 근사화시킬 수 있다.
상기 수학식 4는 2 개의 비트(b0, b1) 및 서로 다른 2 개의 비트의 곱을 포함하는 항(b0b1)까지 모두 포함하고 있다. 도 6의 제1 저항 세그멘트(210) 및 복수 개의 제2 저항 세그멘트(211, 212, 213)인 R1, R2, R3, R4의 저항값을 상기 수학식의 c0, c1, c2, c3에 대응시키면 2비트의 제어 신호(b0, b1)에 의해 표현되는 제어 코드 k가 증가함에 따라 가변 저항(200)의 저항값이 지수적으로 증가한다. 또한, 가변 저항(200)의 저항값에 기준이 되는 기준 저항값 Rlsb은 제1 저항 세그멘트(210)의 저항값에 대응한다. 도 6에서 도시된 회로도는 제2 저항 세그멘트(211, 212, 213) 및 이를 우회(bypass)하는 부분 모두에 제1 스위치(221, 222, 223) 및 제2 스위치(231, 232, 233)가 연결되어 있다.
일반적으로 스위치가 닫힌 경우, 이상적으로는 그 기생 저항값(parasitic resistance)이 0이어야 하지만, 실제로는 0이 아닌 저항값을 가진다. 따라서 실제 회로로 2비트 가변 저항을 구현하는 경우, 스위치가 닫힌 경우의 기생 저항값을 고려하여 제1 저항 세그멘트(210) 및 복수 개의 제2 저항 세그멘트(211, 212, 213)의 값을 조절하는 경우가 있다.
도 6을 참조하여 스위치(221, 222, 223, 231, 232, 233)의 기생저항값을 고려한 저항 세그멘트들(210, 211, 212, 213)의 저항값 조정 과정의 일 예를 설명한다.
도 6을 참조하면 제1 저항 세그멘트(210)와 제2 저항 세그멘트(211, 212, 213)가 직렬로 연결되어 있으며 제2 저항 세그멘트(211, 212, 213) 각각에는 제1 스위치(221, 222, 223)가 병렬 연결되고, 제2 스위치(231, 232, 233)가 직렬 연결되어 있다.
각 제2 저항 세그멘트(211, 212, 213)에 대하여 제1 스위치(221, 222, 223) 또는 스위치(231, 232, 233) 중 어느 하나만 닫히기 때문에 제어 코드 k에 관계 없이 가변 저항(200) 양단 간에 연결되는 스위치의 개수는 3개로 일정하다. 예를 들어 k=0이면 3개의 스위치들(221, 222, 223)이 닫히고, k=1이면 3개의 스위치들(231, 222, 223)이 닫히고, k=2이면 3개의 스위치들(221, 232, 223)이 닫히며, k=3이면 3개의 스위치들(231, 232, 233)이 닫힌다. 따라서 도 6의 회로에서는 제1 스위치(221, 222, 223) 및 제2 스위치(231, 232, 233)가 닫힌 경우의 기생 저항값(parasitic resistance)의 영향을 최소화할 수 있다.
가변 저항(200)이 가질 수 있는 가장 작은 기준 저항값 Rlsb는 제1 저항 세그멘트(210) R1의 값과 제1 스위치(221, 222, 223) 또는 제2 스위치(231, 232, 233)가 닫힌 경우의 기생 저항값을 합산한 값으로 표현될 수 있다. 따라서, 가변 저항(200)의 기준 저항값 Rlsb로부터 기생 저항값을 뺀 값을 제1 저항 세그멘트(210) R1의 저항값으로 조정할 수 있다.
한편, 기생 저항값이 기준 저항값에 비하여 무시할 만큼 작은 경우에는 상기의 저항값 조정 과정은 생략될 수 있다.
도 7은 본 발명의 또 다른 일 실시예에 따른 가변 저항을 도시하는 회로도이다. 도 7의 회로는 도 6의 회로와 논리적으로 등가적(logically equivalent)이다.
가변 저항(300)은 제1 저항 세그멘트(310)와 직렬로 연결되는 복수 개의 제2 저항 세그멘트(311, 312, 313)를 포함한다. 또한 가변 저항(300)은 각 제2 저항 세그멘트(311, 312, 313)와 병렬적으로 연결되어 제어 신호에 따라 제2 저항 세그멘트(311, 312, 313)들 중 적어도 하나의 연결 상태를 변경시키는 스위치(321, 322, 323)를 포함한다. 도 6에 도시된 회로도와 달리, 도 7의 회로에서는 제2 저항 세그멘트(311, 312, 313)에 직렬로 스위치가 연결되지 않는다.
도 7에 도시된 가변 저항(300)도 도 6의 가변 저항(200)과 마찬가지로 2비트의 제어 신호(b0, b1)로 표현되는 제어 코드 k가 증가함에 따라 가변 저항(300)의 저항값이 지수적으로 증가하며, 가변 저항(300)의 저항값과 제어 코드 k는 상기 수학식 4를 만족한다.
[수학식 4]
Figure 112010048064063-pat00010
도 7의 가변 저항(300)은 도 6의 가변 저항(200)과 논리적으로 등가적이므로 제어 코드 k에 의하여 구현되는 기본적인 제어 동작은 유사하다.
반면, 도 7의 가변 저항(300)은 도 6의 가변 저항(200)에 비하여 필요한 스위치의 수를 반으로 줄일 수 있으며, 제어 신호(b0, b1)가 포함되는 논리 회로를 단순화할 수 있다는 장점이 있다. 이러한 장점은 원가를 절감하는데 도움이 된다.
한편, 도 7의 가변 저항(300)은 도 6의 가변 저항(200)과는 달리 가변 저항(300)의 양단 간에 연결되는 총 스위치의 개수가 제어 코드 k에 의하여 0개 내지 3개로 가변하여 일정하지 않다. 예를 들어, k=0이면 3개의 스위치(321, 322, 323)가 모두 닫히지만, k=1이면 2개의 스위치(322, 323)가 닫히고, k=2이면 2개의 스위치(321, 323)가 닫히고, k=3이면 3개의 스위치(321, 322, 323)가 모두 개방되어 닫히는 스위치의 수는 0이다. 따라서 각 스위치(321, 322, 323)의 개방/단락 여부에 따른 기생 저항값의 영향을 고려하여 각 저항 세그멘트(310, 311, 312, 313)의 저항값이 결정된다.
예를 들어, 제어 코드 k가 0일 때에는 모든 스위치(321, 322, 323)가 닫히므로 가변 저항(300) 양단 간의 저항은 제1 저항 세그멘트(310) R5의 저항값과, 저항 세그멘트 R6과 스위치(321)의 기생저항값의 병렬 등가저항값과, 저항 세그멘트 R7과 스위치(322)의 기생저항값의 병렬 등가저항값과, 저항 세그멘트 R8과 스위치(323)의 기생저항값의 병렬 등가저항값을 합산한 값으로 나타난다.
따라서 제1 저항 세그멘트(310) R5의 저항값은 기준 저항값 Rlsb 에서 상기 병렬 등가저항값들을 뺀 값으로 결정된다.
본 발명의 또 다른 실시예에 따르면, 본 발명의 가변 저항은 4비트의 제어신호(b0, b1, b2, b3)에 의해 그 저항값이 제어될 수 있다. 가변 저항의 저항값은 정수 k
Figure 112010048064063-pat00011
가 증가함에 따라 지수적으로 증가하며, 가변 저항의 저항값 R은 하기의 수학식 5에 의해 나타내어진다.
[수학식 5]
Figure 112010048064063-pat00012
상기 수학식 5는 기본 항, 4 개의 서로 다른 비트(b0, b1, b2, b3) 및 서로 다른 2 개 내지 4개의 비트의 곱(b0b1b2b3)을 포함하는 항까지 모두 포함하며, 수학식 5를 이를 N비트에 대하여 일반화하면 하기 수학식 6과 같이 나타낼 수 있다.
[수학식 6]
Figure 112010048064063-pat00013
상기 수학식 6은 기본 항, N 개의 서로 다른 비트(b0, b1, b2, b3, ..., bN-1)및 서로 다른 2 개내지 N개의 비트의 곱(b0b1b2b3...bN -1)을 포함하는 항까지 모두 포함한다. 상기 수학식 6을 만족하도록 회로를 구성하는 경우, 가변 저항의 저항값은 제어 코드 k가 증가함에 따라 지수적으로 증가하며 그 기준 저항값이 Rlsb가 되도록 설계할 수 있다.
도 8은 상기 수학식 5를 만족하는 가변 저항의 일 실시예(400)를 도시하는 회로도이다. 도 8에서 가변 저항(400)은 제1 저항 세그멘트(410), 제1 저항 세그멘트(410)와 직렬로 연결되는 복수 개의 제2 저항 세그멘트(412 내지 426)을 포함한다. 가변 저항(400)은 또한 각 제2 저항 세그멘트(412 내지 426)와 병렬 연결되어 제어 신호에 따라 각 제2 저항 세그멘트,(412 내지 426) 중 어느 하나의 연결 상태를 변경시키는 제1 스위치(432 내지 446)와, 각 제2 저항 세그멘트(412 내지 426)와 직렬 연결되는 제2 스위치(452 내지 466)를 더 포함한다.
도 6의 실시예와 마찬가지로, 제1 스위치(432 내지 446)에 인가되는 제어 신호와 제2 스위치(452 내지 466)에 인가되는 제어 신호는 상보적인 관계에 있다.
도 8의 제1 저항 세그멘트(410) 및 복수 개의 제2 저항 세그멘트(412 내지 426)인 R101내지 R116의 값을 상기 수학식 5의 c0 내지 c15에 대응시키면 4비트의 제어 신호(b0, b1, b2, b3)가 증가함에 따라 가변 저항(400)의 저항값이 k에 대해 지수적으로 증가한다. 또한, 가변 저항(400)의 저항값에 기준이 되는 기준 저항값 Rlsb은 제1 저항 세그멘트(410)의 저항값에 대응한다.
도 9는 상기 수학식 5를 만족하는 가변 저항의 또 다른 실시예(500)를 도시하는 회로도이다. 도 9를 참조하면, 가변 저항(500)은 복수 개의 가변 저항 단위 블록(510, 520, 530, 540) 및 제어 신호(b2, b3)에 따라 가변 저항 단위 블록(510, 520, 530, 540)들 중 적어도 하나의 연결 상태를 변경시키는 스위치(550, 560, 570)를 포함한다. 도 9에 도시된 회로도 역시 하기의 수학식 5를 만족하도록 설계되었다.
[수학식 5]
Figure 112010048064063-pat00014
상기 수학식 5에 대한 설명은 이미 위에서 되어 있으므로 생략한다.
가변 저항(500)은 제어 신호(b0, b1)에 따라 내부 연결 상태가 달라지는 복수의 가변 저항 단위 블록들(510, 520, 530, 540) 및 제어 신호(b2, b3)에 의해 제어되며 가변 저항 단위 블록(510, 520, 530, 540)의 연결 상태를 변화시켜 가변 저항(500)의 전체 저항값을 변경시키는 스위치들(550, 560, 570)로 구성된다.
4비트의 제어 신호들 (b0, b1, b2, b3) 중 b0, b1는 가변 저항 단위 블록(510, 520, 530, 540)들의 내부 연결 상태를 제어하여 가변 저항 단위 블록(510, 520, 530, 540)들의 저항값을 제어하며, b2, b3는 각 가변 저항 단위 블록(510, 520, 530, 540)의 연결 상태를 제어한다. 이 때 도 9에 도시된 가변 저항 단위 블록(510, 520, 530, 540)들의 내부 회로는 도 6 또는 도 7의 가변 저항(200, 300)이 이용될 수 있다.
도 10은 도 9의 가변 저항의 연결 상태 및 동작의 실시예들을 도시하는 도면이다. 단위 블록(510)에 포함된 저항 세그멘트(511) R101은 수학식 5의 c0의 값에 대응하며, 저항 세그멘트(512, 513, 514) R102, R103, R104는 수학식 5의 c1 내지 c3의 값에 대응할 수 있다. 또한 단위 블록(520)에 포함된 저항 세그멘트 R105, R106, R107, R108은 수학식 5의 c5, c6, c7, c8에 대응할 수 있다.
다시 도 9를 참조하면, 2비트의 가변 저항 단위 블록(510, 520, 530, 540)의 저항값과 각 가변 저항 단위 블록(510, 520, 530, 540)들의 연결 상태를 조절하여 4비트 가변 저항을 구현하는 경우, 도 8에 도시된 바와 같이 모든 비트간의 곱을 따로 따로 제어하여 4비트 가변 저항으로 구현하는 경우에 비하여 기생 저항값을 감소시킬 수 있는 장점이 있다. 예를 들어, b2 = 0이고 b3 = 1 인 경우, 도 9의 가변 저항에서 가변 저항 단위 블록(510, 520, 530, 540) 중 일부 가변 저항 단위 블록(520)은 스위치의 동작으로 인하여 이론적으로 단락(short)된다. 이 때 본 발명의 실시예에 의한 경우에는 b2 비트로 인하여 단락되는 부분에 오직 한 개의 스위치만 존재한다. 따라서 실제 저항값은 스위치의 기생 저항, 예를 들어 60 옴 정도의 값을 갖는다. 도 8과 같이 전체 가변 저항(400) 중 모든 비트간의 곱을 따로 따로 제어하여 4비트 가변 저항으로 구현하는 경우, 4개의 저항(415, 416, 417, 418) 대신 모두 스위치(435, 436, 437, 438)가 연결되므로 전체 기생 저항값은 한 스위치의 기생 저항값의 4배, 예를 들어 240 옴 정도의 값을 가진다. 따라서 도 9와 같이 계층적으로 가변 저항을 만드는 경우, 스위치로 인한 기생 저항의 영향을 감소시킬 수 있다는 장점이 있다.
또한 도 9의 가변 저항(500)에서는 제어 신호의 상위 비트(b2, b3)와 하위 비트(b0, b1)의 논리 경로(logical path)가 구분되므로 논리 회로의 구현을 단순화할 수 있다.
도 9와 같이 가변 저항 단위 블록(510, 520, 530, 540)에 대한 계층적(hierarchical) 스위치 구성을 이용하면, 4비트 이상의 가변 저항의 구현 또한 단순화할 수 있다.
예를 들어 6비트의 가변 저항(도시되지 않음)을 구현하는 경우, 도 9의 가변 저항(500)과 유사한 구성의 (각 저항 세그멘트들의 저항값은 다른) 가변 저항 모듈들을 4개 사용하는 구성이 가능하다. 하위 비트 (b0, b1)는 가변 저항 단위 블록들의 내부 연결 상태를 제어하고, 중간 비트 (b2, b3)는 가변 저항 모듈 내의 가변 저항 단위 블록들의 연결 상태를 제어하고, 상위 비트 (b4, b5)는 가변 저항 모듈들의 연결 상태를 제어할 수 있다. 이 때 상기 6비트의 가변 저항은 등가적으로 상기 수학식 6을 만족한다.
도 9에 도시된 복수 개의 가변 저항 단위 블록(510, 520, 530, 540)들이 도 6 또는 도 7의 구성을 취하는 경우, 제1 스위치(221, 222, 223, 321, 322, 323) 및 제2 스위치(231, 232, 233)의 기생 저항값을 고려하여 제1 저항 세그멘트(210, 310) 및 제2 저항 세그멘트(211, 212, 213, 311, 312, 313)의 값을 조절하는 과정이 가능하며, 그 방법은 이미 위에서 설명되었으므로 생략한다.
다시 도 10을 참조하여, 도 9의 가변 저항(500)의 동작을 설명한다.
가변 저항(500)은 복수 개의 가변 저항 단위 블록(510, 520, 530, 540)을 포함하며, 각 가변 저항 단위 블록(510, 520, 530, 540)은 복수 개의 저항 세그멘트(R101 내지 R116)를 포함한다. 가변 저항 단위 블록(510, 520, 530, 540)의 저항값은 상기 가변 저항 단위 블록(510, 520, 530, 540)에 포함되는 저항 세그멘트(R101 내지 R116)의 연결 여부 또는 개방/단락 여부에 따라 달라지며, 가변 저항(500)의 저항값은 가변 저항 단위 블록(510, 520, 530, 540)의 저항값이나 가변 저항 단위 블록(510, 520, 530, 540)의 연결 여부 혹은 단락 여부에 따라 변경된다.
도 10의 (a)는 (b0, b1, b2, b3) = (0,0,0,0), 즉 k = 0일 때를 나타내며, R101만이 저항값으로 반영되고, 나머지 저항 세그멘트들 (R102 내지 R116)은 단락된 상태를 나타낸다. 도 10의 (b)는 (b0, b1, b2, b3) = (0,1,0,0), 즉 k = 2일 때를 나타내며, R101 및 R103이 저항값으로 반영되고, 나머지 저항 세그멘트들 (R102, R104 내지 R116)은 단락된 상태를 나타낸다. 도 10의 (c)는 (b0, b1, b2, b3) = (0,0,0,1), 즉 k = 8일 때를 나타내며, R101 및 R109가 저항값으로 반영되는 상태를 나타낸다. 도 10의 (d)는 (b0, b1, b2, b3) = (0,1,0,1), 즉 k = 10일 때를 나타내며, R101, R103, R109, 및 R111가 연결된 상태를 나타낸다. 도 10에 도시된 가변 저항(500)의 저항값이 k값이 증가함에 따라 로그 스케일 상에서 선형적으로 (linear in dB) 증가하므로, k = 0 일 때 저항값과 k = 2일 때 저항값의 비는 k = 8 일 때 저항값과 k = 10일 때 저항값의 비와 같다. 즉, R101 과 (R101 + R103) 의 비율과, (R101 + R109) 와 (R101 + R103 + R109 + R111)의 비율이 같다. 관계식을 변형하면, R103/R101 = R111/R109 의 관계식이 성립한다.
이러한 관계를 확장하면, 단위 블록 (510)은 로그 스케일 상에서 선형적으로 증가하는 가변 저항이며, 단위 블록 (530) 또한 로그 스케일 상에서 선형적으로 증가한다. 마찬가지로, 단위 블록들 (510, 520, 530, 540) 각각은 로그 스케일 상에서 선형적으로 증가하는 가변 저항이다.
도 11는 도 6 내지 도 10의 가변 저항을 이용하여 형성된 가변 이득 증폭기의 일 예를 도시하는 회로도이다. 도 11에서 도시된 증폭기(600)는 가변 저항(610, 620), 가변 저항(620)과 병렬 연결되어 고주파 출력 전압을 감소시키는 캐패시터(630) 및 가변 저항(610, 620)과 캐패시터(630)에 연결되는 연산 증폭기(640)를 포함한다. 도 4와 비교하여 가변 저항의 구성은 달라졌으나, 가변 저항(610, 620), 캐패시터(630) 및 연산 증폭기(640) 사이의 관계는 도 4에서의 관계와 동일하며, 이득값 및 차단 주파수도 동일하다.
Gain:
Figure 112010048064063-pat00015
, fc :
Figure 112010048064063-pat00016
도 11에서 도시된 증폭기(600)는 가변 저항(610, 620)의 저항값을 변경하여 이득값 및 차단주파수를 변경할 수 있다. 도 6 내지 도 10에 도시된 가변 저항을 사용하므로, 가변 저항(620)을 제어하는 제어 코드 kb를 선형적으로 증가시키면 가변 저항(620)의 저항값 Rb가 지수적으로 증가하므로 가변 저항(620)의 값을 변경하여 차단 주파수를 로그 스케일에서 선형적으로 변화시키기 용이하다.
가변 저항(610)을 제어하는 제어 코드 ka를 kb와 ka의 차이를 일정하게 유지하도록 변화시키면 이득값을 로그 스케일에서 선형적으로 변화시킬 수 있다. 즉, 도 11에 도시된 증폭기에서 그 이득값은 제어 코드 ka와 제어 코드 kb와의 차이에 의하여 결정된다.
증폭기(600)에서 kb와 ka의 차이를 일정하게 유지하면서 kb를 선형적으로 변화시키면 증폭기(600)의 차단 주파수를 로그 스케일에서 선형적으로 변화시키면서 증폭기(600)의 이득값을 일정하게 유지시킬 수 있다.
도 12는 도 6 내지 도 10의 가변 저항을 이용하여 형성된 가변 이득 증폭기의 이득값 및 이득값의 데시벨 값과 제어 신호를 조합하여 생성되는 정수 k의 관계를 도시하는 그래프이다. 가변 저항(620)의 저항값 Rb가 제어 코드 k가 증가함에 따라 지수적으로 증가하도록 함수를 만든 후 상기 함수를 선형적으로 근사 시켰으므로 N비트의 제어 신호의 조합으로 생성되는 정수 k가 증가함에 따라 가변 이득 증폭기의 전체 이득값은 지수적으로 증가한다. 또한 k에 대해 가변 저항(620)의 전체 저항값이 지수적으로 변하므로, k가 증가함에 따라 이득값의 데시벨 값은 선형적으로 증가한다.
도 13은 도 6 내지 도 10의 가변 저항을 이용하여 형성된 가변 이득 증폭기를 사용한 경우 주파수에 따른 이득값의 변화를 도시하는 그래프이다. 도 5와 달리, 앞에서 설명한 이유들로 인하여, 차단 주파수가 로그 스케일로 보았을 때 선형적으로 변화하며 차단 주파수가 변하더라도 일정하게 유지되어야 하는 직류에서의 이득값의 오차 또한 도 5에 비해 매우 감소하였음을 알 수 있다.
본 발명의 실시예에 따른 가변 저항, 가변 이득 증폭기, 가변 차단주파수 필터를 제어하는 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다.
또한 상기 방법은 가변 저항, 가변 이득 증폭기, 가변 차단주파수 필터의 제어 신호를 발생하는 컨트롤러의 메모리에 미리 프로그램되는 소프트웨어/펌웨어의 형태로 제공될 수도 있으며, 프로그램된 순서에 따라 순차적으로 수행될 수 있다.
상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
200, 300 : 가변 저항
210, 211, 212, 213, 310, 311, 312, 313 : 저항 세그멘트
221, 222, 223, 231, 232, 233, 321, 322, 323 : 스위치

Claims (15)

  1. 가변 저항에 있어서,
    상기 가변 저항의 내부에 복수의 저항 세그멘트들을 포함하고,
    상기 가변 저항이 가질 수 있는 복수의 저항값 후보들을 크기 순으로 정렬하는 경우, 상기 복수의 저항값 후보들이 등비수열을 이루는 가변 저항.
  2. 제1항에 있어서,
    상기 가변 저항이 가지는 저항값은
    N 비트의 제어 신호에 따라 상기 복수의 저항 세그멘트들 중 하나 이상의 연결 상태가 변경됨으로써 상기 복수의 저항값 후보들 중 하나로 결정되는 가변 저항.
  3. 제1항에 있어서,
    상기 가변 저항이 가지는 저항값 R은,
    N 비트의 제어 신호의 각각의 비트 값 b0 내지 bN -1의 조합으로 생성되는 정수 k 및 상기 가변 저항이 가질 수 있는 복수의 저항값 후보들 중 가장 낮은 값인 단위 저항값 Rlsb에 의하여 표현되는 하기의 수학식 1을 근사적으로 만족하는 가변 저항.
    [수학식 1]
    Figure 112010048064063-pat00017
  4. 제3항에 있어서,
    상기 복수의 저항 세그멘트들의 저항값들은 상기 수학식 1을 상기 N비트의 제어 신호 중 각각의 비트 값 b0 내지 bN -1에 대하여 선형적으로 근사한 하기 수학식 2의 그 상수 c0 내지 cp에 대응하여 그 값이 결정되는 가변 저항.
    [수학식 2]
    Figure 112010048064063-pat00018
  5. 제4항에 있어서, 상기 수학식 2 및 상수 c0 내지 cp는 상기 수학식 1을 테일러 전개하여 선형적으로 근사화함으로써 얻어지는 가변 저항.
  6. 제1항의 가변 저항;
    상기 가변 저항과 연결되는 부하 저항; 및
    상기 가변 저항 및 상기 부하 저항과 연결되는 연산 증폭기;
    를 포함하고,
    상기 가변 저항과 상기 부하 저항의 비율에 의하여 전체 이득이 결정되고,
    상기 전체 이득이 취할 수 있는 복수의 이득값 후보들을 크기 순으로 정렬하는 경우, 상기 복수의 이득값 후보들이 등비수열을 이루는 아날로그 신호 증폭기.
  7. 제6항에 있어서,
    상기 부하저항이 내부에 복수의 저항 세그멘트들을 포함하고, 상기 복수의 저항 세그먼트들의 저항값 후보들을 크기 순으로 정렬하는 경우, 상기 복수의 저항값 후보들이 등비수열을 이루는 구성을 취하고,
    상기 가변 저항 내부의 복수의 제1 저항 세그먼트들은 제1 제어코드에 의하여 제어되고,
    상기 가변 저항 내부의 복수의 제2 저항 세그먼트들은 제2 제어코드에 의하여 제어되고,
    상기 전체 이득값은 상기 제1 제어 코드 및 상기 제2 제어 코드의 차이에 의하여 결정되는 아날로그 신호 증폭기.
  8. 제1항의 가변 저항;
    상기 가변 저항과 연결되는 캐패시터;
    상기 가변 저항 및 상기 캐패시터와 연결되는 연산 증폭기;
    를 포함하고,
    상기 가변 저항과 상기 캐패시터에 의해 차단 주파수가 결정되고,
    상기 차단 주파수가 취할 수 있는 복수의 주파수값 후보들을 크기 순으로 정렬하는 경우, 상기 복수의 주파수값 후보들이 등비수열을 이루는 아날로그 필터.
  9. 저항값을 크기 순으로 나열했을 경우 등비수열을 이루는 복수의 가변 저항 단위 블록들;
    을 포함하고,
    상기 복수의 가변 저항 단위 블록들은 직렬로 연결되고,
    상기 복수의 가변 저항 단위 블록 각각의 양단간의 연결 상태는 소정의 제1제어 신호에 의하여 변화하는 가변 저항.
  10. 제9항에 있어서,
    상기 복수의 가변 저항 단위 블록들 각각은 소정의 제2 제어 신호에 의하여 연결 상태가 변화하는 복수의 저항 세그멘트들;
    을 포함하는 가변 저항
  11. 제10항에 있어서,
    상기 제1제어 신호가 상기 제2 제어 신호의 상위 비트로 이루어진 가변 저항.
  12. 제10항에 있어서,
    상기 제1제어 신호가 상기 제2 제어 신호의 하위 비트로 이루어진 가변 저항.
  13. 소정의 제어 신호에 의하여 전체 저항값이 결정되는 가변 저항에 있어서,
    제1 저항 세그멘트;
    상기 제1 저항 세그멘트와 직렬로 연결된 복수의 제2 저항 세그멘트들; 및
    상기 복수의 제2 저항 세그멘트들 각각의 양단 간에 연결되어, 상기 소정의 제어 신호에 의하여 제어되는 제1 스위치;
    를 포함하고,
    상기 소정의 제어 신호에 의하여 결정되는 전체 저항값을 크기 순으로 정렬하면 상기 제1 저항 세그멘트의 저항값에 대응하는 기준 저항값으로부터 시작되는 등비수열을 이루는 가변 저항.
  14. 제13항에 있어서,
    상기 복수의 제2 저항 세그멘트들 각각과 직렬로 연결되어, 상기 소정의 제어 신호의 반전 신호에 의하여 제어되는 제2 스위치;
    를 더 포함하고,
    상기 제2 스위치의 기생 저항값은 상기 제1 스위치의 기생 저항값과 동일하도록 설계되는 가변 저항.
  15. 제13항에 있어서,
    상기 제1 저항 세그멘트 및 상기 복수의 제2 저항 세그멘트들의 저항값은 상기 제1 스위치의 기생 저항값을 고려하여 결정되며, 상기 기준 저항값은 상기 제1 저항 세그멘트의 저항값 및 상기 제1 스위치의 기생 저항값을 합산한 값으로 설계되는 가변 저항.
KR1020100071867A 2010-07-26 2010-07-26 등비적으로 저항값이 변하는 가변 저항 및 이를 이용한 가변이득 증폭기와 가변 차단주파수 필터 KR101174634B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020100071867A KR101174634B1 (ko) 2010-07-26 2010-07-26 등비적으로 저항값이 변하는 가변 저항 및 이를 이용한 가변이득 증폭기와 가변 차단주파수 필터
US13/190,023 US8570139B2 (en) 2010-07-26 2011-07-25 Variable resister having resistance varying geometrically ratio and control method thereof
JP2013521707A JP5960137B2 (ja) 2010-07-26 2011-07-26 等比的に抵抗値が変わる可変抵抗及びこれを利用した可変利得増幅器と可変遮断周波数フィルタ
CN201180036573.4A CN103026619B (zh) 2010-07-26 2011-07-26 具有以几何比变化的电阻的可变电阻器及其控制方法
EP11812753.9A EP2599219B1 (en) 2010-07-26 2011-07-26 Variable resister having resistance varying according to a geometric ratio and control method thereof
PCT/KR2011/005507 WO2012015224A2 (en) 2010-07-26 2011-07-26 Variable resister having resistance varying geometrically ratio and control method thereof
AU2011283354A AU2011283354B2 (en) 2010-07-26 2011-07-26 Variable resister having resistance varying geometrically ratio and control method thereof
US14/027,762 US9240264B2 (en) 2010-07-26 2013-09-16 Variable resistor having resistance varying geometrically ratio and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100071867A KR101174634B1 (ko) 2010-07-26 2010-07-26 등비적으로 저항값이 변하는 가변 저항 및 이를 이용한 가변이득 증폭기와 가변 차단주파수 필터

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110140913A Division KR101624136B1 (ko) 2011-12-23 2011-12-23 등비적으로 저항값이 변하는 가변 저항 및 이를 이용한 가변이득 증폭기와 가변 차단주파수 필터 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR20120010378A KR20120010378A (ko) 2012-02-03
KR101174634B1 true KR101174634B1 (ko) 2012-08-20

Family

ID=45493128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100071867A KR101174634B1 (ko) 2010-07-26 2010-07-26 등비적으로 저항값이 변하는 가변 저항 및 이를 이용한 가변이득 증폭기와 가변 차단주파수 필터

Country Status (7)

Country Link
US (2) US8570139B2 (ko)
EP (1) EP2599219B1 (ko)
JP (1) JP5960137B2 (ko)
KR (1) KR101174634B1 (ko)
CN (1) CN103026619B (ko)
AU (1) AU2011283354B2 (ko)
WO (1) WO2012015224A2 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2290554B1 (en) * 2009-08-26 2014-01-08 ST-Ericsson SA Management of a configuration of a USB device
KR101873298B1 (ko) 2011-12-16 2018-07-02 삼성전자주식회사 디지털 코드에 따라 지수적으로 제어되는 가변 이득과 차단주파수를 특성을 갖는 필터 및 증폭기
KR101837497B1 (ko) 2011-12-16 2018-03-12 삼성전자주식회사 디지털-아날로그 변환 장치 및 방법
KR101862708B1 (ko) 2011-12-28 2018-05-31 삼성전자주식회사 무선송신기에서 구동증폭기 이득을 지수적으로 제어하기 위한 장치 및 방법
KR101873300B1 (ko) 2012-01-30 2018-07-02 삼성전자주식회사 가변 커패시터를 이용하는 전압 제어 발진기 및 이를 이용하는 위상고정루프
KR101477699B1 (ko) 2012-05-04 2015-01-06 삼성전자주식회사 디지털 코드에 따라 지수적으로 제어되는 차단주파수 특성을 갖는 필터 및 증폭기
CN105144576B (zh) * 2013-03-04 2019-06-11 爱德万测试公司 可切换的信号路由电路、方法及非暂态存储介质
KR102130452B1 (ko) 2013-07-26 2020-07-06 삼성전자주식회사 멀티모드 멀티밴드 무선 송수신기를 위한 아날로그 기저대역 필터 장치 및 그 제어 방법
CN104883150A (zh) * 2014-02-27 2015-09-02 佳邦科技股份有限公司 宽频共模滤波装置
CN104022746B (zh) * 2014-06-20 2017-08-15 威海北洋光电信息技术股份公司 一种固定带宽实时可变增益的运放电路
CN104407655B (zh) * 2014-12-01 2016-02-24 北京机械设备研究所 一种调节电阻值的程控方法
US20170063306A1 (en) * 2015-08-27 2017-03-02 Qualcomm Incorporated Gate induced drain leakage reduction
CN106098278A (zh) * 2016-08-03 2016-11-09 上海坚芯电子科技有限公司 可控可变电阻装置及电子设备
US10396772B2 (en) * 2016-12-12 2019-08-27 Psemi Corporation Methods and devices to improve switching time by bypassing gate resistor
CN106712740A (zh) * 2016-12-28 2017-05-24 宁波斯凯勒智能科技有限公司 一种多输出可调滤波电路
US11025204B2 (en) * 2017-11-02 2021-06-01 Mediatek Inc. Circuit having high-pass filter with variable corner frequency
JP2019149395A (ja) * 2018-02-26 2019-09-05 セイコーエプソン株式会社 可変抵抗回路、発振回路、及び、半導体装置
CN108831643B (zh) * 2018-06-15 2023-06-30 福建星云电子股份有限公司 一种低成本高精度的可调电阻器及控制方法
CN111025945A (zh) * 2019-12-20 2020-04-17 沈阳兴华华亿轨道交通电器有限公司 可变电阻模拟电路及可变电阻模拟电路的参数设计方法
FR3113177B1 (fr) * 2020-07-30 2022-07-29 Coudoint Rhéostat
US20230336187A1 (en) * 2022-04-18 2023-10-19 Qualcomm Incorporated Resistor network with adaptive resistance for digital-to-analog converter (dac)
TWI824664B (zh) * 2022-08-12 2023-12-01 新唐科技股份有限公司 電阻修整裝置與電子裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200377A (ja) 1997-01-13 1998-07-31 Asahi Kasei Micro Syst Kk 可変抵抗回路
KR100676354B1 (ko) 2000-03-02 2007-01-31 산요덴키가부시키가이샤 가변 저항 회로, 연산 증폭 회로, 반도체 집적 회로,시상수 전환 회로 및 파형 성형 회로

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3239833A (en) * 1963-05-16 1966-03-08 Gen Precision Inc Logarithmic analog to digital converter
US3555540A (en) * 1966-08-08 1971-01-12 Sds Data Systems Digital-to-analog converter with smooth recovery
BE795423A (fr) * 1972-04-03 1973-05-29 Ampex Convertisseur numerique-analogique non lineaire pour circuits d'asservissement
US4070632A (en) * 1976-09-22 1978-01-24 Tuttle John R Discrete-gain output limiter
JPS58112343A (ja) * 1981-12-26 1983-07-04 Olympus Optical Co Ltd 半導体装置およびその製造方法
DE3478730D1 (en) * 1983-12-15 1989-07-20 Matsushita Graphic Communic Logarithmically linearly controlled variable gain amplifier
EP0191529B1 (en) * 1985-02-13 1991-11-27 Philips Electronics Uk Limited Electrical filter
JPH08116224A (ja) * 1994-10-19 1996-05-07 Nippondenso Co Ltd 利得可変型増幅器
KR19990012727U (ko) 1997-09-12 1999-04-15 유기범 스위칭 가변저항회로
JP3653171B2 (ja) * 1998-03-09 2005-05-25 株式会社リコー 可変ゲイン増幅装置
US6307490B1 (en) * 1999-09-30 2001-10-23 The Engineering Consortium, Inc. Digital to analog converter trim apparatus and method
US6445325B1 (en) * 2001-08-30 2002-09-03 Texas Instruments Incorporated Piecewise linear digital to analog conversion
US6677569B2 (en) * 2001-10-12 2004-01-13 Massachusetts Institute Of Technology Methods and apparatus for performing signal processing functions in an electronic imager
EP1618654B1 (en) * 2003-04-16 2007-10-31 Nxp B.V. A method of controlling a variable gain amplifier and electronic circuit
WO2006013893A1 (ja) * 2004-08-03 2006-02-09 Nippon Telegraph And Telephone Corporation トランスインピーダンスアンプ
US8184206B2 (en) * 2006-11-07 2012-05-22 Csr Technology Inc. Pseudo digital gain control for broadband tuner
JP4818224B2 (ja) * 2007-08-09 2011-11-16 株式会社東芝 可変抵抗器及びこれを用いたフィルタ、可変利得増幅器及び集積回路
JP4636163B2 (ja) 2008-10-15 2011-02-23 ソニー株式会社 スイッチ回路
US8362870B2 (en) * 2009-11-10 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Impedance calibration circuit with uniform step heights
KR101873298B1 (ko) * 2011-12-16 2018-07-02 삼성전자주식회사 디지털 코드에 따라 지수적으로 제어되는 가변 이득과 차단주파수를 특성을 갖는 필터 및 증폭기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200377A (ja) 1997-01-13 1998-07-31 Asahi Kasei Micro Syst Kk 可変抵抗回路
KR100676354B1 (ko) 2000-03-02 2007-01-31 산요덴키가부시키가이샤 가변 저항 회로, 연산 증폭 회로, 반도체 집적 회로,시상수 전환 회로 및 파형 성형 회로

Also Published As

Publication number Publication date
AU2011283354B2 (en) 2015-06-18
AU2011283354A1 (en) 2013-01-24
US8570139B2 (en) 2013-10-29
WO2012015224A3 (en) 2012-05-24
KR20120010378A (ko) 2012-02-03
US9240264B2 (en) 2016-01-19
EP2599219B1 (en) 2021-06-16
US20120019318A1 (en) 2012-01-26
JP5960137B2 (ja) 2016-08-02
WO2012015224A2 (en) 2012-02-02
CN103026619B (zh) 2017-04-12
EP2599219A4 (en) 2016-12-21
EP2599219A2 (en) 2013-06-05
CN103026619A (zh) 2013-04-03
JP2013541237A (ja) 2013-11-07
US20140015634A1 (en) 2014-01-16

Similar Documents

Publication Publication Date Title
KR101174634B1 (ko) 등비적으로 저항값이 변하는 가변 저항 및 이를 이용한 가변이득 증폭기와 가변 차단주파수 필터
Khoury On the design of constant settling time AGC circuits
US7711334B2 (en) High linearity, low noise figure, front end circuit with fine step gain control
KR101624136B1 (ko) 등비적으로 저항값이 변하는 가변 저항 및 이를 이용한 가변이득 증폭기와 가변 차단주파수 필터 및 그 제어방법
KR20130069141A (ko) 디지털 코드에 따라 지수적으로 제어되는 가변 이득과 차단주파수를 특성을 갖는 필터 및 증폭기
US7256720B2 (en) Output filter for delta sigma modulator and digital signal processor provided with the same
KR101985977B1 (ko) 등화장치 및 그 동작 방법
KR101477699B1 (ko) 디지털 코드에 따라 지수적으로 제어되는 차단주파수 특성을 갖는 필터 및 증폭기
WO2013090851A1 (en) Techniques for pga linearity
US7339434B1 (en) Linear-in-dB variable gain amplifier using geometric ladder circuit
US11838031B2 (en) Digital-to-analog conversion circuit
US7212592B2 (en) Digitally programmable gain control circuit
US10476455B1 (en) Apparatus and method of suppressing transient noise during transition for class-D amplifier system having one or more pulse width modulator output paths
WO2010151459A1 (en) Thermometer coded attenuator
US3679969A (en) Magnetometer sensor digital ambient nulling system
US10014840B2 (en) Controlling a power amplification stage of an audio signal amplifier
CN101478299B (zh) 自校准滤波器和滤波方法
US7330064B1 (en) Geometric ladder circuit with linear-in-dB transfer function
JPS62173809A (ja) 増幅装置
CN113536714B (zh) 一种优化构建调制器系统的方法
US8618872B1 (en) Filter with controlled cut-off frequency step-down
US11953987B1 (en) Trained states equalizer in a read channel
US8686775B2 (en) Piecewise linear phase interpolator
KR20140116366A (ko) 디지털 코드에 따라 지수적으로 제어되는 차단주파수 특성을 갖는 필터 및 증폭기
JPS60137110A (ja) 利得制御回路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160728

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170728

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190730

Year of fee payment: 8