JPH10200377A - 可変抵抗回路 - Google Patents
可変抵抗回路Info
- Publication number
- JPH10200377A JPH10200377A JP378197A JP378197A JPH10200377A JP H10200377 A JPH10200377 A JP H10200377A JP 378197 A JP378197 A JP 378197A JP 378197 A JP378197 A JP 378197A JP H10200377 A JPH10200377 A JP H10200377A
- Authority
- JP
- Japan
- Prior art keywords
- variable
- circuit
- resistor
- transistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 付加的な変換回路を用いること無く、ダイオ
ードを用いること無く、制御信号に対して指数関数的、
あるいは任意の関数に従って抵抗値が変化する可変抵抗
回路を実現する。また可変抵抗を用いた回路にＤＣレベ
ル変動などの悪影響がでないようにする。 【解決手段】 可変抵抗回路は、並列接続された２組以
上のトランジスタＭ1 ，Ｍ2 ，Ｍ3 …Ｍn と、その各ト
ランジスタのゲート電子を制御する、そのトランジスタ
の組みと同数の抵抗Ｒ1 ，Ｒ2 ，Ｒ3 …Ｒn および可変
電圧源１０とから構成される。各トランジスタＭ1 〜Ｍ
n の素子サイズ、ゲート電位を適宜設定するだけで、ト
ランジスタＭ1 〜Ｍn の組みの全体としてもつ抵抗値が
制御信号に対して指数関数的に、あるいは１次以上程度
の次数の任意の関数に従って増減する。この可変抵抗回
路を利得可変増幅器に適用した場合、利得変化による出
力のＤＣレベルが変動するなどの悪影響が出ない。
ードを用いること無く、制御信号に対して指数関数的、
あるいは任意の関数に従って抵抗値が変化する可変抵抗
回路を実現する。また可変抵抗を用いた回路にＤＣレベ
ル変動などの悪影響がでないようにする。 【解決手段】 可変抵抗回路は、並列接続された２組以
上のトランジスタＭ1 ，Ｍ2 ，Ｍ3 …Ｍn と、その各ト
ランジスタのゲート電子を制御する、そのトランジスタ
の組みと同数の抵抗Ｒ1 ，Ｒ2 ，Ｒ3 …Ｒn および可変
電圧源１０とから構成される。各トランジスタＭ1 〜Ｍ
n の素子サイズ、ゲート電位を適宜設定するだけで、ト
ランジスタＭ1 〜Ｍn の組みの全体としてもつ抵抗値が
制御信号に対して指数関数的に、あるいは１次以上程度
の次数の任意の関数に従って増減する。この可変抵抗回
路を利得可変増幅器に適用した場合、利得変化による出
力のＤＣレベルが変動するなどの悪影響が出ない。
Description
【０００１】
【発明の属する技術分野】本発明は可変抵抗回路に関
し、特にトランジスタ等を用いて電気的に制御可能な可
変抵抗回路に関する。
し、特にトランジスタ等を用いて電気的に制御可能な可
変抵抗回路に関する。
【０００２】
【従来の技術】従来から、トランジスタを線形領域で使
用することにより可変抵抗を実現することは知られてい
た。例えば、ＭＯＳトランジスタを用いた場合、ドレイ
ンとソースの電位差をＶds、ゲートとソースの間の電位
差をＶgs、しきい値電圧をＶthとすると、Ｖgs−Ｖthに
比べてＶdsの値が小さいとき、ドレインとソース間に流
れる電流Ｉdsは、次式（１）と表されるから、
用することにより可変抵抗を実現することは知られてい
た。例えば、ＭＯＳトランジスタを用いた場合、ドレイ
ンとソースの電位差をＶds、ゲートとソースの間の電位
差をＶgs、しきい値電圧をＶthとすると、Ｖgs−Ｖthに
比べてＶdsの値が小さいとき、ドレインとソース間に流
れる電流Ｉdsは、次式（１）と表されるから、
【０００３】
【数１】 Ｉds＝μＣ（Ｗ／Ｌ）（Ｖgs−Ｖth）Ｖds （１） トランジスタの抵抗値は、次式（２）となる。
【０００４】
【数２】 Ｖds／Ｉds＝１／｛μＣ（Ｗ／Ｌ）（Ｖgs−Ｖth）｝ （２） ここで、μは易動度、Ｃは単位当たりのゲート容量、Ｗ
はゲート幅、およびＬはゲート長である。
はゲート幅、およびＬはゲート長である。
【０００５】従来の可変抵抗回路を用いた回路例とし
て、図９に示すような利得可変増幅器が挙げられる。こ
の回路では一対のダイオードＤ１、Ｄ２と可変電流源９
０を用いて可変抵抗回路を構成している。ダイオードＤ
１、Ｄ２は可変電流源９０の電流の大きさに応じて抵抗
値が変化する可変抵抗として働く。可変電流源９０は差
動増幅器９１、抵抗ＲおよびＮＰＮトランジスタＴｒか
ら構成され、差動増幅器９１の正入力は制御信号CONTOR
OLと接続し、その出力はトランジスタＴｒのベースと接
続し、その反転入力はトランジスタＴｒのエミッタと抵
抗Ｒ間に接続している。差動増幅器９１はトランジスタ
Ｔｒのエミッタと抵抗Ｒ間のｃ点の電位を入力電圧と同
じに保つようにトランジスタＴｒに流れる電流を調節す
るため、入力電圧の１／Ｒの出力電流が得られる。この
利得可変増幅器は可変抵抗によって、両ダイオードＤ
１、Ｄ２のアノード側のａ、ｂ間での信号成分の損失を
制御することで、利得を可変にしている。
て、図９に示すような利得可変増幅器が挙げられる。こ
の回路では一対のダイオードＤ１、Ｄ２と可変電流源９
０を用いて可変抵抗回路を構成している。ダイオードＤ
１、Ｄ２は可変電流源９０の電流の大きさに応じて抵抗
値が変化する可変抵抗として働く。可変電流源９０は差
動増幅器９１、抵抗ＲおよびＮＰＮトランジスタＴｒか
ら構成され、差動増幅器９１の正入力は制御信号CONTOR
OLと接続し、その出力はトランジスタＴｒのベースと接
続し、その反転入力はトランジスタＴｒのエミッタと抵
抗Ｒ間に接続している。差動増幅器９１はトランジスタ
Ｔｒのエミッタと抵抗Ｒ間のｃ点の電位を入力電圧と同
じに保つようにトランジスタＴｒに流れる電流を調節す
るため、入力電圧の１／Ｒの出力電流が得られる。この
利得可変増幅器は可変抵抗によって、両ダイオードＤ
１、Ｄ２のアノード側のａ、ｂ間での信号成分の損失を
制御することで、利得を可変にしている。
【０００６】この様な利得可変増幅器は例えば自動利得
制御装置などに用いられている。ハードディスク等のリ
ードチャネルに用いる自動利得制御装置の場合には、入
力信号が変化した場合、その変化する前の入力信号がど
んな値であっても、一定割合の入力信号の変化に対し、
一定時間で出力信号の信号レベルを設定値に戻すことが
要求される。そのため、典型的な自動利得制御装置で
は、出力レベルを検出する検出器と、検出された出力レ
ベルと予め設定したレベルとを比較してその両者の差を
電流値として出力する回路と、その電流出力を受けて電
圧に変換すると共にループフィルタとなるキャパシタ
と、そのキャパシタの電位によって利得が制御される利
得可変増幅器とから構成されていた。
制御装置などに用いられている。ハードディスク等のリ
ードチャネルに用いる自動利得制御装置の場合には、入
力信号が変化した場合、その変化する前の入力信号がど
んな値であっても、一定割合の入力信号の変化に対し、
一定時間で出力信号の信号レベルを設定値に戻すことが
要求される。そのため、典型的な自動利得制御装置で
は、出力レベルを検出する検出器と、検出された出力レ
ベルと予め設定したレベルとを比較してその両者の差を
電流値として出力する回路と、その電流出力を受けて電
圧に変換すると共にループフィルタとなるキャパシタ
と、そのキャパシタの電位によって利得が制御される利
得可変増幅器とから構成されていた。
【０００７】上記利得可変増幅器が、制御信号に対して
一次関数的な利得変化をするものとすると、入力信号レ
ベルが変化した場合、変化前の入力信号レベルによって
応答時間が変わることになる。
一次関数的な利得変化をするものとすると、入力信号レ
ベルが変化した場合、変化前の入力信号レベルによって
応答時間が変わることになる。
【０００８】例えば、初めの入力信号レベルが、１００
ｍＶと２００ｍＶの場合を考える。仮に、入力信号に１
０％の変動があったとすると、２００ｍＶの場合は２０
ｍＶだけ信号レベルが変化し、１００ｍＶの場合は１０
ｍＶだけ信号レベルが変化する。このとき出力に現れる
信号レベルの変化は、その変化前の入力信号レベルが２
００ｍであった場合も、１００ｍＶであった場合も、共
に１０％である。また、設定値との差によって出力され
る電流値も等しい。しかし、実際には、２００ｍＶの場
合には２０ｍＶ分の入力信号変化に相当する利得の変化
が必要であって、１００ｍＶの場合の１０ｍＶ分の利得
の変化に対して、利得を制御する信号にとっては２倍の
変化量が必要になり、そのため２００ｍＶの場合の応答
時間は１００ｍＶの場合の応答時間の２倍になる。そこ
で、これら応答時間を同じにするには、入力信号レベル
が２００ｍＶの場合において、制御電圧に対する利得の
変化割合が１００ｍＶの場合の２倍でなければならな
い。この条件を満たすには、制御信号に対し利得が指数
関数的に変化する特性を持った利得可変増幅器が必要に
なる。つまり、図９に示す利得可変増幅器を用いる場
合、制御信号に対して可変抵抗の抵抗値が指数関数的に
変化することが必要である。
ｍＶと２００ｍＶの場合を考える。仮に、入力信号に１
０％の変動があったとすると、２００ｍＶの場合は２０
ｍＶだけ信号レベルが変化し、１００ｍＶの場合は１０
ｍＶだけ信号レベルが変化する。このとき出力に現れる
信号レベルの変化は、その変化前の入力信号レベルが２
００ｍであった場合も、１００ｍＶであった場合も、共
に１０％である。また、設定値との差によって出力され
る電流値も等しい。しかし、実際には、２００ｍＶの場
合には２０ｍＶ分の入力信号変化に相当する利得の変化
が必要であって、１００ｍＶの場合の１０ｍＶ分の利得
の変化に対して、利得を制御する信号にとっては２倍の
変化量が必要になり、そのため２００ｍＶの場合の応答
時間は１００ｍＶの場合の応答時間の２倍になる。そこ
で、これら応答時間を同じにするには、入力信号レベル
が２００ｍＶの場合において、制御電圧に対する利得の
変化割合が１００ｍＶの場合の２倍でなければならな
い。この条件を満たすには、制御信号に対し利得が指数
関数的に変化する特性を持った利得可変増幅器が必要に
なる。つまり、図９に示す利得可変増幅器を用いる場
合、制御信号に対して可変抵抗の抵抗値が指数関数的に
変化することが必要である。
【０００９】
【発明が解決しようとする課題】しかしながら、トラン
ジスタを線形領域で使用する従来の可変抵抗は制御信号
に対して１次の比例関係にあり、そのため抵抗値を指数
関数的に変化させる場合、制御信号を指数関数的に変化
させるための変換回路を新たに付加しなければならな
い。また、図９で示した従来回路の可変抵抗は可変電流
源の電流分を可変抵抗の両端から引き出すことになり、
これは通常の抵抗を使用するのとは異なるので、この回
路の場合は出力のＤＣレベルが変動するという悪影響が
でる。更に、ＣＭＯＳ（相補形ＭＯＳ）プロセスでダイ
オードを用いることはノイズなどの点で好ましくないと
いう解決すべき課題があった。
ジスタを線形領域で使用する従来の可変抵抗は制御信号
に対して１次の比例関係にあり、そのため抵抗値を指数
関数的に変化させる場合、制御信号を指数関数的に変化
させるための変換回路を新たに付加しなければならな
い。また、図９で示した従来回路の可変抵抗は可変電流
源の電流分を可変抵抗の両端から引き出すことになり、
これは通常の抵抗を使用するのとは異なるので、この回
路の場合は出力のＤＣレベルが変動するという悪影響が
でる。更に、ＣＭＯＳ（相補形ＭＯＳ）プロセスでダイ
オードを用いることはノイズなどの点で好ましくないと
いう解決すべき課題があった。
【００１０】本発明は、上述の点に鑑みて成されたもの
で、その目的は付加的な変換回路を用いること無く、制
御信号に対して指数関数的、あるいは任意の関数に従っ
て抵抗値が変化するような可変抵抗回路を、ダイオード
を用いること無く実現することにある。
で、その目的は付加的な変換回路を用いること無く、制
御信号に対して指数関数的、あるいは任意の関数に従っ
て抵抗値が変化するような可変抵抗回路を、ダイオード
を用いること無く実現することにある。
【００１１】本発明の更なる目的は、変換回路を付加す
ること無く制御信号に対して指数関数的に利得が変化す
る利得可変抵抗器を提供でき、また可変抵抗を用いた回
路にＤＣレベル変動などの悪影響がでないようにするこ
とである。
ること無く制御信号に対して指数関数的に利得が変化す
る利得可変抵抗器を提供でき、また可変抵抗を用いた回
路にＤＣレベル変動などの悪影響がでないようにするこ
とである。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、並列接続された２個以上のｎ個のトラン
ジスタと、該ｎ個のトランジスタの各々のゲート電位を
制御する該トランジスタの組と同数ｎ個の可変電圧源と
を具備し、該ｎ個の可変電圧源によって、前記並列接続
されたｎ個のトランジスタ組全体がもつ抵抗を変化させ
ることを特徴とする。
め、本発明は、並列接続された２個以上のｎ個のトラン
ジスタと、該ｎ個のトランジスタの各々のゲート電位を
制御する該トランジスタの組と同数ｎ個の可変電圧源と
を具備し、該ｎ個の可変電圧源によって、前記並列接続
されたｎ個のトランジスタ組全体がもつ抵抗を変化させ
ることを特徴とする。
【００１３】本発明においては、前記ｎ個の可変電圧源
が、任意に定められた電圧源と可変電流源または可変電
圧源の間に直列接続された前記トランジスタ組と同数ｎ
個の抵抗からなり、該抵抗と抵抗の間、該抵抗と前記可
変電流源の間のノードを出力として持つ回路であっても
よい。
が、任意に定められた電圧源と可変電流源または可変電
圧源の間に直列接続された前記トランジスタ組と同数ｎ
個の抵抗からなり、該抵抗と抵抗の間、該抵抗と前記可
変電流源の間のノードを出力として持つ回路であっても
よい。
【００１４】本発明においては、前記可変電圧源が、前
記抵抗と抵抗の間のノードのいずれか一つ、またはその
複数のノードに対して各々可変電流源または可変電圧源
を追加して接続した回路であってもよい。
記抵抗と抵抗の間のノードのいずれか一つ、またはその
複数のノードに対して各々可変電流源または可変電圧源
を追加して接続した回路であってもよい。
【００１５】本発明においては、前記トランジスタは電
界効果トランジスタであることが望ましい。
界効果トランジスタであることが望ましい。
【００１６】また、前記可変抵抗回路は利得可変増幅器
に組み込まれた回路であるとすることができる。
に組み込まれた回路であるとすることができる。
【００１７】本発明においては、前記並列接続されたｎ
個のトランジスタが全体としてもつ抵抗を指数関数的
に、或いは任意の関数に従って変化するように、該ｎ個
のトランジスタの素子サイズ、ゲート電位の変化を定め
ることが望ましい。
個のトランジスタが全体としてもつ抵抗を指数関数的
に、或いは任意の関数に従って変化するように、該ｎ個
のトランジスタの素子サイズ、ゲート電位の変化を定め
ることが望ましい。
【００１８】本発明では、可変抵抗を構成するｎ組のト
ランジスタの素子サイズ、ゲート電位の変化を適宜定め
ることにより、ｎ組のトランジスタが全体としてもつ抵
抗Ｒを、指数関数的に（あるいは任意の関数に従って）
変化させることができ、これによって制御信号に対して
指数関数的に（あるいは任意の関数に従って）利得が変
化する利得可変増幅器を実現できる。特に、本発明は、
付加的な変換回路を用いること無く、制御信号に対して
指数関数的、あるいは任意の関数に従って抵抗値が変化
するような可変抵抗を、ダイオードを用いること無く実
現しているので、変換回路を付加すること無く制御信号
に対して指数関数的に利得が変化する利得可変抵抗器を
提供でき、また本発明の可変抵抗回路を用いた回路にＤ
Ｃレベル変動などの悪影響がでない。
ランジスタの素子サイズ、ゲート電位の変化を適宜定め
ることにより、ｎ組のトランジスタが全体としてもつ抵
抗Ｒを、指数関数的に（あるいは任意の関数に従って）
変化させることができ、これによって制御信号に対して
指数関数的に（あるいは任意の関数に従って）利得が変
化する利得可変増幅器を実現できる。特に、本発明は、
付加的な変換回路を用いること無く、制御信号に対して
指数関数的、あるいは任意の関数に従って抵抗値が変化
するような可変抵抗を、ダイオードを用いること無く実
現しているので、変換回路を付加すること無く制御信号
に対して指数関数的に利得が変化する利得可変抵抗器を
提供でき、また本発明の可変抵抗回路を用いた回路にＤ
Ｃレベル変動などの悪影響がでない。
【００１９】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を詳細に説明する。
の実施の形態を詳細に説明する。
【００２０】（第１の実施形態）図１は本発明の一実施
形態の可変抵抗回路の回路構成を示す。まず、その構成
を説明する。ラインａ、ｂ間に複数ｎ個（ｎは整数）の
ＮチャンネルＭＯＳトランジスタＭ1 、Ｍ2 、Ｍ3 …Ｍ
n を並列に接続している。これらトランジスタＭ1 〜Ｍ
n の各ゲートに対してｎ個の電位Ｖ1 〜Ｖn を１つずつ
順次印加させるために、ｎ個の抵抗Ｒ1 〜Ｒn を直列に
接続し、１番目のトランジスタＭ1 のゲートを１番目抵
抗Ｒ1 の入力側に接続し、２番目のトランジスタＭ2 の
ゲートを１番目と２番目の抵抗Ｒ1 とＲ2 間に接続し、
３番目のトランジスタＭ3 のゲートを２番目と３番目の
抵抗Ｒ2 とＲ3 間に接続し、…というようにしてｎ番目
のトランジスタＭn まで順次ゲートと抵抗とを接続して
いる。可変電流源１０は差動増幅器１１、抵抗Ｒｘおよ
び一対のＰチャンネルＭＯＳトランジスタＴｒ１、Ｔｒ
２とを有し、これらトランジスタＴｒ１、Ｔｒ２はカレ
ントミラー回路を構成し、第２のトランジスタＴｒ２の
ドレインを上記の１番目のトランジスタＭ1 および１番
目の抵抗Ｒ1 に接続している。
形態の可変抵抗回路の回路構成を示す。まず、その構成
を説明する。ラインａ、ｂ間に複数ｎ個（ｎは整数）の
ＮチャンネルＭＯＳトランジスタＭ1 、Ｍ2 、Ｍ3 …Ｍ
n を並列に接続している。これらトランジスタＭ1 〜Ｍ
n の各ゲートに対してｎ個の電位Ｖ1 〜Ｖn を１つずつ
順次印加させるために、ｎ個の抵抗Ｒ1 〜Ｒn を直列に
接続し、１番目のトランジスタＭ1 のゲートを１番目抵
抗Ｒ1 の入力側に接続し、２番目のトランジスタＭ2 の
ゲートを１番目と２番目の抵抗Ｒ1 とＲ2 間に接続し、
３番目のトランジスタＭ3 のゲートを２番目と３番目の
抵抗Ｒ2 とＲ3 間に接続し、…というようにしてｎ番目
のトランジスタＭn まで順次ゲートと抵抗とを接続して
いる。可変電流源１０は差動増幅器１１、抵抗Ｒｘおよ
び一対のＰチャンネルＭＯＳトランジスタＴｒ１、Ｔｒ
２とを有し、これらトランジスタＴｒ１、Ｔｒ２はカレ
ントミラー回路を構成し、第２のトランジスタＴｒ２の
ドレインを上記の１番目のトランジスタＭ1 および１番
目の抵抗Ｒ1 に接続している。
【００２１】上記のラインａ、ｂの間に並列に接続され
た複数ｎ個のトランジスタＭ1 、Ｍ2 、Ｍ3 …Ｍn が可
変抵抗となる。この可変抵抗は、ｎ個の電圧入力Ｖ1 か
らＶn によって制御され、本例のようにＭＯＳトランジ
スタを用いた場合には入力と抵抗値の関係は次のように
表される。即ち、この場合の可変抵抗の全体の抵抗Ｒ
は、ｎ番目のトランジスタのサイズをＷn ／Ｌn 、ソー
スの電位をＶs 、Ｖth＋Ｖs をＶth′とすると、次式
（３）で表される。
た複数ｎ個のトランジスタＭ1 、Ｍ2 、Ｍ3 …Ｍn が可
変抵抗となる。この可変抵抗は、ｎ個の電圧入力Ｖ1 か
らＶn によって制御され、本例のようにＭＯＳトランジ
スタを用いた場合には入力と抵抗値の関係は次のように
表される。即ち、この場合の可変抵抗の全体の抵抗Ｒ
は、ｎ番目のトランジスタのサイズをＷn ／Ｌn 、ソー
スの電位をＶs 、Ｖth＋Ｖs をＶth′とすると、次式
（３）で表される。
【００２２】
【数３】 １／Ｒ＝［｛μＣ（Ｗ1 ／Ｌ1 ）（Ｖ1 −Ｖth′）｝ ＋｛μＣ（Ｗ2 ／Ｌ2 ）（Ｖ2 −Ｖth′）｝ ・・・ ＋｛μＣ（Ｗn ／Ｌn ）（Ｖn −Ｖth′）｝］ （３） ここで、μは易動度、Ｃは単位当たりのゲート容量、Ｗ
はゲート幅、およびＬはゲート長である。
はゲート幅、およびＬはゲート長である。
【００２３】１からｎまでのトランジスタＭ1 〜Ｍn
は、複数のトランジスタを並列に、もしくは直列に接続
したトランジスタの組みで構成してもよい。
は、複数のトランジスタを並列に、もしくは直列に接続
したトランジスタの組みで構成してもよい。
【００２４】可変電流源１０は従来技術の項で説明した
図９の可変電流源９０とほとんど同じ機能を有するもの
である。本例の可変電流源１０が従来の可変電流源と１
つだけ違っているのは、出力にミラー回路を用いている
ことである。このため、第２のトランジスタＴｒ２に流
す電流は、第１のトランジスタＴｒ１に流れる電流に２
つのトランジスタＴｒ１，Ｔｒ２の素子サイズの比を乗
じたものとなる。
図９の可変電流源９０とほとんど同じ機能を有するもの
である。本例の可変電流源１０が従来の可変電流源と１
つだけ違っているのは、出力にミラー回路を用いている
ことである。このため、第２のトランジスタＴｒ２に流
す電流は、第１のトランジスタＴｒ１に流れる電流に２
つのトランジスタＴｒ１，Ｔｒ２の素子サイズの比を乗
じたものとなる。
【００２５】この例では、差動増幅器１１のプラス端子
に印加される制御信号CONTROL の変化に対して、可変抵
抗の抵抗値を１次以上の関数にしたがって単調に変化さ
せることができる。例えば、図１の回路を用いて、指数
関数的に抵抗値を変化させる場合には、トランジスタＭ
1 〜Ｍn の素子サイズを１番目のトランジスタＭ1 を基
準として１，２，４，８…とすればよい。このとき、１
番目のトランジスタＭ1 のゲート電圧をＶg1とし、Ｖ1
＝Ｖg1−（Ｖth＋Ｖs ）、隣り合うトランジスタのゲー
ト電位の差をｖとすると、ｖの変化を無視すれば、可変
抵抗の全体の抵抗Ｒは次式（４）で表すことができる。
に印加される制御信号CONTROL の変化に対して、可変抵
抗の抵抗値を１次以上の関数にしたがって単調に変化さ
せることができる。例えば、図１の回路を用いて、指数
関数的に抵抗値を変化させる場合には、トランジスタＭ
1 〜Ｍn の素子サイズを１番目のトランジスタＭ1 を基
準として１，２，４，８…とすればよい。このとき、１
番目のトランジスタＭ1 のゲート電圧をＶg1とし、Ｖ1
＝Ｖg1−（Ｖth＋Ｖs ）、隣り合うトランジスタのゲー
ト電位の差をｖとすると、ｖの変化を無視すれば、可変
抵抗の全体の抵抗Ｒは次式（４）で表すことができる。
【００２６】
【数４】 １／Ｒ＝μＣ［Ｖ1 ＋２（Ｖ1 −ｖ） ・・・＋２n-1 ｛Ｖ1 −（ｎ−１）ｖ｝］ （４） 但し、Ｖ1 −（ｎ−１）ｖ＜０のときは、Ｖ1 −（ｎ−
１）ｖ＝０であるものとする。
１）ｖ＝０であるものとする。
【００２７】（第２の実施形態）上式（４）の右辺は、
Ｖ1 ＜０で０となるため、指数関数を１だけマイナス側
にシフトしたものとなる。このため、抵抗値のずれの補
正や、もっと積極的に関数のシフトを行うために、図２
に示すように、定抵抗２０をラインａ、ｂ間に付加して
もよい。この定抵抗２０はどの様な抵抗でもよいが、図
２に示すようにゲートを固定電位Ｖrefcに接続したＭＯ
ＳトランジスタＭｘが望ましい。
Ｖ1 ＜０で０となるため、指数関数を１だけマイナス側
にシフトしたものとなる。このため、抵抗値のずれの補
正や、もっと積極的に関数のシフトを行うために、図２
に示すように、定抵抗２０をラインａ、ｂ間に付加して
もよい。この定抵抗２０はどの様な抵抗でもよいが、図
２に示すようにゲートを固定電位Ｖrefcに接続したＭＯ
ＳトランジスタＭｘが望ましい。
【００２８】（第３の実施形態）また、可変抵抗の抵抗
値がある点で増加から減少に転じる等の、より細かい制
御が必要ならば、例えば図３に示すように、新たに可変
電流源３０を図１の回路に付け加えてもよい。図３の例
では、新たな可変電流源３０の電圧−電流変換部を第１
の可変電流源１０と共通にしてあるが、別に設けてもよ
い。この構成で、第２の可変電流源３０はCONTROL （制
御電圧）／Ｒ（抵抗）の値が電流Ｉ0 を越えると、ゲー
ト電位を決める抵抗に流れ込む電流の変化率が変わるの
で、この点を境に抵抗値の変化率も変わり、増加から減
少に転じさせたり、増加割合を変えることができる。第
２の可変電流源３０と同様の電流源をＶ1 からＶn で示
されたノードのうちのいくつか、またはそれら全てのノ
ードに各々付加することができる。
値がある点で増加から減少に転じる等の、より細かい制
御が必要ならば、例えば図３に示すように、新たに可変
電流源３０を図１の回路に付け加えてもよい。図３の例
では、新たな可変電流源３０の電圧−電流変換部を第１
の可変電流源１０と共通にしてあるが、別に設けてもよ
い。この構成で、第２の可変電流源３０はCONTROL （制
御電圧）／Ｒ（抵抗）の値が電流Ｉ0 を越えると、ゲー
ト電位を決める抵抗に流れ込む電流の変化率が変わるの
で、この点を境に抵抗値の変化率も変わり、増加から減
少に転じさせたり、増加割合を変えることができる。第
２の可変電流源３０と同様の電流源をＶ1 からＶn で示
されたノードのうちのいくつか、またはそれら全てのノ
ードに各々付加することができる。
【００２９】
【実施例】次に、上述した本発明の可変抵抗回路を用い
て構成した利得可変増幅器を本発明の実施例として挙
げ、これを図４〜図８を参照して詳細に説明する。
て構成した利得可変増幅器を本発明の実施例として挙
げ、これを図４〜図８を参照して詳細に説明する。
【００３０】（第１の実施例）図４は本発明の第１の実
施例の利得可変増幅器の回路構成を示す。３個のＮチャ
ンネルＭＯＳトランジスタＱ１、Ｑ２およびＱ３を直列
に接続し、図１に示すような本発明の可変抵抗回路４０
の入力端を第２のトランジスタＱ２のソースと基板に接
続している。
施例の利得可変増幅器の回路構成を示す。３個のＮチャ
ンネルＭＯＳトランジスタＱ１、Ｑ２およびＱ３を直列
に接続し、図１に示すような本発明の可変抵抗回路４０
の入力端を第２のトランジスタＱ２のソースと基板に接
続している。
【００３１】可変抵抗の抵抗値が無限大である場合、す
なわち可変抵抗４０が無い場合のこの増幅器の利得をＧ
0 、図４のトランジスタＱ２の１／ｇｍ（相互コンダク
タンス）をｒ、可変抵抗の抵抗値をＲとすると、利得Ｇ
は次式（５）で表される。
なわち可変抵抗４０が無い場合のこの増幅器の利得をＧ
0 、図４のトランジスタＱ２の１／ｇｍ（相互コンダク
タンス）をｒ、可変抵抗の抵抗値をＲとすると、利得Ｇ
は次式（５）で表される。
【００３２】
【数５】 Ｇ＝Ｇ0 ／（１＋ｒ／Ｒ） （５） 従って、これを考慮した上で、可変抵抗回路４０の各ト
ランジスタの素子サイズをその素子サイズが所望の関数
にしたがって変化するように決める。この可変抵抗の値
がＶ1 ＝ｖでｒになったとすると、このときの利得Ｇは
次式（６）で与えられる。
ランジスタの素子サイズをその素子サイズが所望の関数
にしたがって変化するように決める。この可変抵抗の値
がＶ1 ＝ｖでｒになったとすると、このときの利得Ｇは
次式（６）で与えられる。
【００３３】
【数６】 Ｇ＝Ｇ0 ／（１＋ｒ／ｒ）＝Ｇ0 ／２ （６） Ｖ1 ＝２ｖ，３ｖ，４ｖ・・・におけるこの可変抵抗の
抵抗値が次式（７）
抵抗値が次式（７）
【００３４】
【数７】 １／Ｒ＝３μＣ，７μＣ，１５μＣ・・・ ＝ｒ／３，ｒ／７，ｒ／１５・・・ （７） となるように、各トランジスタの素子サイズを決めれ
ば、Ｖ1 ＝ｖを基準として電流の変化に対し、利得が１
／２，１／４，１／８というように指数関数的に減少す
る。このとき、ゲート電位が連続的に変化することで、
既にオンした各トランジスタの抵抗も次第に減少してい
くので、ｎとサイズ変化の幅、ｖの値を適当に選べば、
ある程度、利得変化の滑らかさも確保できる。
ば、Ｖ1 ＝ｖを基準として電流の変化に対し、利得が１
／２，１／４，１／８というように指数関数的に減少す
る。このとき、ゲート電位が連続的に変化することで、
既にオンした各トランジスタの抵抗も次第に減少してい
くので、ｎとサイズ変化の幅、ｖの値を適当に選べば、
ある程度、利得変化の滑らかさも確保できる。
【００３５】また、スイッチ等を用いて制御可能なトラ
ンジスタのゲート数を変えることによって、各組の合計
の素子サイズを変え、利得変化に従うべき関数を変える
（例えば、Ｘ3 から３X に変える）ことができる。
ンジスタのゲート数を変えることによって、各組の合計
の素子サイズを変え、利得変化に従うべき関数を変える
（例えば、Ｘ3 から３X に変える）ことができる。
【００３６】（その他の実施例）図４に示した以外の公
知の増幅器に本発明の可変抵抗回路を用いて利得を可変
にすることができる。それらの実施例を図５から図７に
示す。
知の増幅器に本発明の可変抵抗回路を用いて利得を可変
にすることができる。それらの実施例を図５から図７に
示す。
【００３７】また、図４から図７の構成において、電源
電位を考慮の上、トランジスタのＰ、Ｎを入れ替えて構
成してもよい。さらに、可変抵抗部以外はバイポーラト
ランジスタを用いて同様な回路を構成できる。
電位を考慮の上、トランジスタのＰ、Ｎを入れ替えて構
成してもよい。さらに、可変抵抗部以外はバイポーラト
ランジスタを用いて同様な回路を構成できる。
【００３８】本発明の実施例において、指数関数的に利
得が変化するように素子サイズを設定した利得可変増幅
器の制御電流に対する利得変化の様子を図８に示す。
得が変化するように素子サイズを設定した利得可変増幅
器の制御電流に対する利得変化の様子を図８に示す。
【００３９】
【発明の効果】以上説明してきたように、本発明によれ
ば、ダイオードを用いること無く、電気的制御が可能な
可変抵抗が実現できるため、抵抗値が可変である以外に
は通常の抵抗と同様の使い方ができる。このため、本発
明では、利得可変増幅器に適用した場合、利得変化によ
る出力のＤＣレベルが変動するなどの悪影響が出ないと
いう効果がある。
ば、ダイオードを用いること無く、電気的制御が可能な
可変抵抗が実現できるため、抵抗値が可変である以外に
は通常の抵抗と同様の使い方ができる。このため、本発
明では、利得可変増幅器に適用した場合、利得変化によ
る出力のＤＣレベルが変動するなどの悪影響が出ないと
いう効果がある。
【００４０】しかも、本発明では、２個以上の抵抗と可
変電流源でゲート電位が制御される、２組以上のトラン
ジスタの素子サイズ、ゲート電位を適宜設定するだけ
で、２組以上のトランジスタが全体としてもつ抵抗値が
制御信号に対して指数関数的に、あるいは１次以上程度
の次数の任意の関数に従って単調に増減する可変抵抗回
路を実現することができる。
変電流源でゲート電位が制御される、２組以上のトラン
ジスタの素子サイズ、ゲート電位を適宜設定するだけ
で、２組以上のトランジスタが全体としてもつ抵抗値が
制御信号に対して指数関数的に、あるいは１次以上程度
の次数の任意の関数に従って単調に増減する可変抵抗回
路を実現することができる。
【００４１】従って、本発明によれば、特に変換回路を
付加すること無く、電気的制御信号に対し、指数関数的
に、あるいは１次以上程度の次数の単調に増減する任意
の関数に従って利得が変化する利得可変増幅器が実現で
きる。
付加すること無く、電気的制御信号に対し、指数関数的
に、あるいは１次以上程度の次数の単調に増減する任意
の関数に従って利得が変化する利得可変増幅器が実現で
きる。
【００４２】さらに、本発明によれば、可変電流源を更
に付加することで、任意の抵抗値変化特性をもつ可変抵
抗回路が実現でき、制御信号に対して任意の利得変化特
性をもった利得可変増幅器が実現できる。
に付加することで、任意の抵抗値変化特性をもつ可変抵
抗回路が実現でき、制御信号に対して任意の利得変化特
性をもった利得可変増幅器が実現できる。
【図１】本発明の第１の実施形態の可変抵抗回路の回路
構成を示す回路図である。
構成を示す回路図である。
【図２】本発明の第２の実施形態の可変抵抗回路の回路
構成を示す回路図である。
構成を示す回路図である。
【図３】本発明の第３の実施形態の可変抵抗回路の回路
構成を示す回路図である。
構成を示す回路図である。
【図４】本発明の可変抵抗回路を用いた利得可変増幅器
の構成例を示す回路図である。
の構成例を示す回路図である。
【図５】本発明の可変抵抗回路を用いた利得可変増幅器
の他の構成例を示す回路図である。
の他の構成例を示す回路図である。
【図６】本発明の可変抵抗回路を用いた利得可変増幅器
の更に他の構成例を示す回路図である。
の更に他の構成例を示す回路図である。
【図７】本発明の可変抵抗回路を用いた利得可変増幅器
の更にまた他の構成例を示す回路図である。
の更にまた他の構成例を示す回路図である。
【図８】指数関数的に利得が変化するように素子サイズ
を設定した本発明の利得可変増幅器の制御電流に対する
利得変化の様子を示す制御電流対利得特性図である。
を設定した本発明の利得可変増幅器の制御電流に対する
利得変化の様子を示す制御電流対利得特性図である。
【図９】従来の可変抵抗回路を用いた利得可変増幅器の
構成を示す回路図である。
構成を示す回路図である。
１０ 可変電流源 １１ 演算増幅器 ２０ 定抵抗 ３０ 追加の可変電流源 ４０ 本発明の可変抵抗回路 ９０ 可変電流源 ９１ 演算増幅器 Ｍ1 ，Ｍ2 ，Ｍ3 …Ｍn トランジスタ（ＭＯＳトラン
ジスタ） Ｒ1 ，Ｒ2 ，Ｒ3 …Ｒn 抵抗 Ｔｒ１，Ｔｒ２ トランジスタ（ＭＯＳトランジスタ） Ｒｘ 抵抗
ジスタ） Ｒ1 ，Ｒ2 ，Ｒ3 …Ｒn 抵抗 Ｔｒ１，Ｔｒ２ トランジスタ（ＭＯＳトランジスタ） Ｒｘ 抵抗
Claims (5)
- 【請求項１】 並列接続された２個以上のｎ個のトラン
ジスタと、 該ｎ個のトランジスタの各々のゲート電位を制御する該
トランジスタの組と同数ｎ個の可変電圧源とを具備し、 該ｎ個の可変電圧源によって、前記並列接続されたｎ個
のトランジスタ組全体がもつ抵抗を変化させることを特
徴とする可変抵抗回路。 - 【請求項２】 前記ｎ個の可変電圧源が、任意に定めら
れた電圧源と可変電流源または可変電圧源の間に直列接
続された前記トランジスタ組と同数ｎ個の抵抗からな
り、該抵抗と抵抗の間、該抵抗と前記可変電流源の間の
ノードを出力として持つ回路であることを特徴とする請
求項１に記載の可変抵抗回路。 - 【請求項３】 前記可変電圧源が、前記抵抗と抵抗の間
のノードのいずれか一つ、またはその複数のノードに対
して各々可変電流源または可変電圧源を追加して接続し
た回路であることを特徴とする請求項１または２に記載
の可変抵抗回路。 - 【請求項４】 前記トランジスタは電界効果トランジス
タであることを特徴とする請求項１ないし３のいずれか
に記載の可変抵抗回路。 - 【請求項５】 前記可変抵抗回路は利得可変増幅器に組
み込まれた回路であることを特徴とする請求項１ないし
４のいずれかに記載の可変抵抗回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP378197A JPH10200377A (ja) | 1997-01-13 | 1997-01-13 | 可変抵抗回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP378197A JPH10200377A (ja) | 1997-01-13 | 1997-01-13 | 可変抵抗回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10200377A true JPH10200377A (ja) | 1998-07-31 |
Family
ID=11566742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP378197A Withdrawn JPH10200377A (ja) | 1997-01-13 | 1997-01-13 | 可変抵抗回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10200377A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006132090A1 (ja) * | 2005-06-07 | 2006-12-14 | Sony Corporation | 抵抗回路 |
| KR101174634B1 (ko) | 2010-07-26 | 2012-08-20 | 삼성전자주식회사 | 등비적으로 저항값이 변하는 가변 저항 및 이를 이용한 가변이득 증폭기와 가변 차단주파수 필터 |
-
1997
- 1997-01-13 JP JP378197A patent/JPH10200377A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006132090A1 (ja) * | 2005-06-07 | 2006-12-14 | Sony Corporation | 抵抗回路 |
| KR101174634B1 (ko) | 2010-07-26 | 2012-08-20 | 삼성전자주식회사 | 등비적으로 저항값이 변하는 가변 저항 및 이를 이용한 가변이득 증폭기와 가변 차단주파수 필터 |
| US8570139B2 (en) | 2010-07-26 | 2013-10-29 | Samsung Electronics Co., Ltd. | Variable resister having resistance varying geometrically ratio and control method thereof |
| US9240264B2 (en) | 2010-07-26 | 2016-01-19 | Samsung Electronics Co., Ltd. | Variable resistor having resistance varying geometrically ratio and control method thereof |
| EP2599219A4 (en) * | 2010-07-26 | 2016-12-21 | Samsung Electronics Co Ltd | VARIABLE RESISTANT BODY WITH A RESISTANCE WITH A VARIANT GEOMETRIC RATIO AND CONTROL PROCESS THEREFOR |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2525346B2 (ja) | 定電流源回路を有する差動増幅回路 | |
| US20010026192A1 (en) | Differential amplifier and filter circuit using the same | |
| US4868482A (en) | CMOS integrated circuit having precision resistor elements | |
| JP3934109B2 (ja) | ラインドライバ | |
| JPH11340760A (ja) | 可変利得増幅回路 | |
| JPH09319323A (ja) | 定電流駆動回路 | |
| US7019585B1 (en) | Method and circuit for adjusting a reference voltage signal | |
| US6448851B1 (en) | Amplifier with offset compensation for a high voltage output transistor stage | |
| US4532467A (en) | CMOS Circuits with parameter adapted voltage regulator | |
| US6538513B2 (en) | Common mode output current control circuit and method | |
| JPS60158708A (ja) | 通信用演算増幅器 | |
| US6278322B1 (en) | Transconductance amplifier and automatic gain control device using it | |
| JPH10200377A (ja) | 可変抵抗回路 | |
| JP3795733B2 (ja) | 半導体集積回路 | |
| US20030160599A1 (en) | Controllable Current Source Assembly | |
| JP2012039548A (ja) | ダイナミック増幅器 | |
| KR100554850B1 (ko) | 선형 데시벨 전달 컨덕턴스를 갖는 가변이득 증폭기 | |
| US9705485B1 (en) | High-resolution current and method for generating a current | |
| US20060267568A1 (en) | Voltage regulating circuit and method thereof | |
| JPH06283944A (ja) | 電圧電流変換回路 | |
| US6016074A (en) | Programmable reference voltage circuit | |
| KR100280492B1 (ko) | 적분기 입력회로 | |
| US6140868A (en) | Master tuning circuit for adjusting a slave transistor to follow a master resistor | |
| US7023263B2 (en) | Low pass filter | |
| JP3225527B2 (ja) | 遅延回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040406 |