JP4636163B2 - スイッチ回路 - Google Patents

Description

この発明は、複数のスイッチと複数のスイッチの動作状態を検出する情報処理装置とからなるスイッチ回路に関する。

テレビジョン受像機等の電子機器の操作パネルまたはケース内に複数のキースイッチが設けられている。キースイッチの動作状態が情報処理装置例えば組み込み用マイクロコンピュータによって判別される。キースイッチの動作状態とは、キースイッチのＯＮ／ＯＦＦを意味する。組み込み用マイクロコンピュータは、汎用コンピュータに対して、機器の制御を主として行い、ＣＰＵ(Central Processing Unit)以外に、入出力ポート、Ａ／Ｄ
コンバータ、Ｄ／Ａコンバータ等の周辺部まで内蔵している。

従来のスイッチ回路の第１の例（ダイレクト方式）を図１に示す。正の電源電圧が供給されるラインと接地間にプルアップ抵抗Ｒ１０、キースイッチＳ１０の直列回路と、プルアップ抵抗Ｒ２０、キースイッチＳ２０の直列回路とが接続される。プルアップ抵抗Ｒ１０，Ｒ２０およびキースイッチＳ１０，Ｓ２０の接続点が情報処理装置１の入出力ポートにそれぞれ接続される。情報処理装置１は、各入出力ポートの電圧がハイレベルかローレベルかを判別することによって、各キースイッチの動作状態を判別できる。第１の例は、キースイッチの総数と同数の入出力ポートが必要となり、多数のキースイッチを使用するシステムでは、入出力ポートの数が増大する問題がある。

従来のスイッチ回路の第２の例（キーマトリックス）を図２に示す。入力線Ｉ１，Ｉ２と出力線Ｏ１，Ｏ２との交差位置にキースイッチＳ１１，Ｓ１２，Ｓ２１，Ｓ２２が接続される。一つの出力線例えばＯ１がハイレベルとされる。出力線Ｏ１に接続されたキースイッチＳ１１，Ｓ２１がＯＦＦの場合には、プルダウン抵抗によって入力線Ｉ１，Ｉ２がローレベルとなる。キースイッチＳ１１，Ｓ２１がＯＮの場合には、入力線Ｉ１，Ｉ２がハイレベルとなる。キーマトリクスは、同時に複数のキースイッチの動作状態を判別することができる。キースイッチの総数に対して必要とされる入出力ポートの数が第１の方式（ダイレクト方式）に比して削減できる。

従来のスイッチ回路の第３の例（電圧検出方式）を図３に示す。かかるスイッチ回路は、例えば特許文献１に記載されている。
特開２００８−１３１２８４号公報

プルアップ抵抗３０を介して正の電源電圧の印加されるラインに接続される接続位置ＡがキースイッチＳ３１を介して接地される。キースイッチＳ３１に対して並列にチャタリング防止用のコンデンサＣ１０が接続される。さらに、接続位置Ａが抵抗Ｒ３１，Ｒ３２，Ｒ３３，Ｒ３４，Ｒ３５の直列回路とキースイッチＳ３６とを介して接地される。接続位置Ａが情報処理装置１のＡ／Ｄコンバータ１ａに対する入力電圧とされる。

キースイッチＳ３１−Ｓ３６の内の一つがＯＮとされると、接続位置Ａの電圧がＯＮとされたキースイッチに対応する電圧となる。この電圧値がＡ／Ｄコンバータ１ａによってデジタルデータに変換され、情報処理装置１において、デジタルデータからどのキースイッチがＯＮとされたかが判別される。

第３の例は、複数のキースイッチの同時ＯＮを検出することができず、利用できる用途が限定される問題がある。第３の例は、第２の例（キーマトリクス）に比して入出力ポートの数を削減できる。しかしながら、アナログ電圧の入力が可能なＡ／Ｄコンバータポートを必要とし、汎用入出力ポートＧＰＩＯ(General Purpose Input Output) を使用でき
ない問題がある。汎用入出力ポートは、入力アナログ電圧がハイレベルとローレベルの何れであるかを判別することしかできない。

従来のスイッチ回路の第４の例（電圧検出方式）を図４に示す。接続位置Ａの電圧が情報処理装置１のＡ／Ｄコンバータ１ａのアナログ電圧入力とされる。接続位置Ａに対してプルアップ抵抗Ｒ４０が接続され、接続位置Ａに対して抵抗Ｒ４１およびキースイッチＳ４１の直列回路、抵抗Ｒ４２およびキースイッチＳ４２の直列回路、抵抗Ｒ４３およびキースイッチＳ４３の直列回路が並列に接続される。キースイッチＳ４１，Ｓ４２，Ｓ４３の中でＯＮとされるキースイッチに応じて並列合成抵抗値が変化し、接続位置Ａの電圧値が変化する。したがって、接続位置Ａのアナログ電圧値をＡ／Ｄコンバータ１ａに入力することによって、情報処理装置１がキースイッチの動作状態を判別できる。

第４の例は、複数のキースイッチの内で同時に２つ以上のキースイッチのＯＮを検出することができる。しかしながら、一つのＡ／Ｄコンバータポートに対して接続するキースイッチの数を増やすためには、抵抗値の精度が高いことが必要とされ、抵抗の選定作業が面倒となり、キースイッチを増加させることが困難である。第４の例は、第２の例（キーマトリクス）に比して入出力ポートの数を削減できるが、アナログ電圧の入力が可能なＡ／Ｄコンバータポートを必要とし、汎用入出力ポートを使用できない問題がある。

上述したように、従来のスイッチ回路の第１および第２の例は、第３および第４の例と比較して汎用入出力ポートのみで構成することができる。しかしながら、第３および第４の例と比較して必要とするポート数が多くなる欠点がある。第３の例は、同時に２つ以上のキースイッチの動作状態を判別することができない。第４の例は、同時に２つ以上のキースイッチの動作状態を判別できるが、判別できるキースイッチの数を増やすためには、抵抗値の精度が高いことが必要とされる。第３および第４の例は、ポート数を削減できるが、Ａ／Ｄコンバータポートが必要であり、全ての情報処理装置１に対して実装できない問題がある。

したがって、この発明の目的は、かかる従来の問題点を解決することができるスイッチ回路を提供することにある。

上述した課題を解決するために、この発明は、固定の抵抗値を有する基準抵抗と第１のコンデンサとからなり、固定の第１の時定数を有する第１の充放電回路と、
複数の抵抗の直列回路と、複数の抵抗にそれぞれ並列に接続された複数のスイッチと、第２のコンデンサとからなり、複数の抵抗の合成抵抗値が複数のスイッチの動作状態と１対１に対応する第２の時定数を有する第２の充放電回路と、
第１および第２の充放電回路がそれぞれ接続された第１および第２の入出力ポートと、
第１および第２の入出力ポートを通じて第１および第２の充放電回路をそれぞれ充電または放電することによって、第１および第２の時定数を測定し、測定された第１および第２の時定数の比率から複数のスイッチの動作状態を判別する制御部と
を備えるキー入力装置である。

制御部は、さらに第３の入出力ポートを有し、
第１および第２の時定数の測定のために第３の入出力ポートを使用する。

複数の抵抗の値が互いに異なり、複数の抵抗の値が２の巾乗の値にそれぞれ設定される。

第１および第２のコンデンサが共通のコンデンサとされても良い。

基準抵抗と並列に共通のコンデンサの放電路を形成する素子が接続される。

この発明は、固定の容量値を有する基準コンデンサと第１の抵抗とからなり、固定の第１の時定数を有する第１の充放電回路と、
複数のコンデンサの並列回路と、複数のコンデンサにそれぞれ直列に接続された複数のスイッチと、第２の抵抗とからなり、複数のコンデンサの合成コンデンサ値が複数のスイッチの動作状態と１対１に対応する第２の時定数を有する第２の充放電回路と、
第１および第２の充放電回路がそれぞれ接続された第１および第２の入出力ポートと、
第１および第２の入出力ポートを通じて第１および第２の充放電回路をそれぞれ充電または放電することによって、第１および第２の時定数を測定し、測定された第１および第２の時定数の比率から複数のスイッチの動作状態を判別する制御部と
を備えるキー入力装置である。

この発明によるスイッチ回路は、従来のスイッチ回路に比して以下の利点を有する。
・同時に２以上のキースイッチの状態を判別できる。
・複数のスイッチの状態を判別するために必要となる情報処理装置の入出力ポート数を従来に比して少なくできる。
・Ａ／Ｄコンバータポートではなく、汎用入出力ポートを使用できる。
・この発明は、キーのとりうる全ての組合せ状態を時間軸上に分布させるので、スイッチの状態を判別するのに要する時間が長くなりすぎない範囲で、１つのポートに割り当てるスイッチの数を増やすことができる。

以下、この発明を実施するための最良の形態（以下実施の形態とする）について説明する。なお、説明は、以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．第４の実施の形態
５．第５の実施の形態
なお、以下に説明する実施の形態は、この発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、この発明の範囲は、以下の説明において、特にこの発明を限定する旨の記載がない限り、これらの実施の形態に限定されないものとする。

＜１．第１の実施の形態＞
「第１の実施の形態の構成」
図５にこの発明の第１の実施の形態の構成を示す。情報処理装置１は、汎用入出力ポートとしてＧＰＩＯ０、ＧＰＩＯ１およびＣＡＰTimerを有する。汎用入出力ポートは、ハ
イレベルおよびローレベルの入力または出力を扱う。入出力ポートが入力ポートして機能するか、出力ポートとして機能するかは、情報処理装置１内の制御部としてのＣＰＵ(Central Processing Unit)によって指定される。

すなわち、情報処理装置１内のＣＰＵによって、各入出力ポートは、入力状態と出力状態とが選択的に指定される。出力状態において、ハイレベルおよびローレベルの指定された一方が入出力ポートから出力される。入力状態において、入出力ポートがハイインピーダンス状態とされる。ハイインピーダンス状態において、充放電回路のコンデンサの端子電圧が測定される。

情報処理装置１の一例は、電子機器に組み込まれた組み込みマイクロコンピュータである。組み込みマイクロコンピュータは、汎用コンピュータと異なり、組み込まれている機械、機器の制御を行う。情報処理装置１においては、ＣＰＵによって、上述した入出力ポート以外に、周期測定用のカウンタ、ＲＯＭ(Read Only Memory) ＲＡＭ(Random Access
Memory)、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ、タイマー等が制御される。なお、ＣＰ
Ｕに代えてシーケンサを使用しても良い。

入出力ポートＧＰＩＯ０が基準抵抗ＲrefおよびコンデンサＣを介して接地される。入
出力ポートＧＰＩＯ１が６個の抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６とコンデンサＣを介して接地される。各抵抗に並列にキースイッチＳ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５およびＳ６とが接続されている。入出力ポートＣＡＰTimerがコンデンサＣの接地されていない
側の電極に接続される。

この発明の第１の実施の形態は、基準充電時間を測定するために、基準充放電回路が基準抵抗ＲrefとコンデンサＣとによって構成される。さらに、キースイッチの動作状態を
判別する被測定充放電回路がキースイッチＳ１−Ｓ６、抵抗Ｒ１−Ｒ６およびコンデンサＣによって構成される。

情報処理装置１のＣＰＵは、ＧＰＩＯ０をハイレベルとすることによって、基準充放電回路を充電し、充電時の電圧変化がＣＡＰTimerを通じて測定される。続いて情報処理装
置１のＣＰＵは、ＧＰＩＯ１をハイレベルとすることによって、被測定充放電回路を充電し、充電時の電圧変化がＣＡＰTimerを通じて測定される。このように、充電動作が時分
割でなされる。

情報処理装置１のＣＰＵによって予め設定したしきい値と充電時の電圧とが比較される。しきい値は、情報処理装置１がローレベルとハイレベルとを判別するための値である。充電開始時点から電圧がしきい値に達し、ローレベルからハイレベルに遷移するまでの時間（充電時間と称する）は、充電時定数と対応している。基準充放電回路の充電時定数は、ＲrefとＣとで定まる。被測定充放電回路の充電時定数は、キースイッチＳ１−Ｓ６の
動作状態に応じて定まる合成抵抗値（Ｒｘと表記する。Ｒｘは、相対値である。）とコンデンサＣとで定まる。

ＣＰＵは、基準充放電回路の充電時間と、第２の充放電回路（被測定充放電回路と称する）の充電時間とを測定することによって、基準充放電回路の時定数（第１の時定数）と被測定充放電回路の時定数（第２の時定数）との比率を求めることができる。情報処理装置１における時間測定は、一例として内部クロックの数をカウンタで計数することによって行うことができる。

基準充放電回路と被測定充放電回路との間でコンデンサＣが共通であるので、時定数の比は、充電抵抗の比（Ｒref：Ｒｘ）となる。コンデンサＣの容量値の精度は、計測精度
に影響しない。さらに、各充放電回路の電圧変化を測定するポートが共通のポートＣＡＰTimerを使用するので、ポート間の性能差（主としてしきい値のバラツキ）の影響を受け
ない利点がある。

「抵抗値の例」
キースイッチＳ１−Ｓ６の動作状態の全ての組合せと、合成抵抗値Ｒｘとが１対１に対応するようになされている。すなわち、合成抵抗値Ｒｘは、キースイッチの動作状態に応じて一意に定まる値となる。一例として、抵抗Ｒ１−Ｒ６の値が下記の相対値（比率）で示すように２の巾乗の値に設定されている。２の巾乗の値は、ソフトウェア処理に適している。さらに、一例として、基準抵抗Ｒrefは、抵抗Ｒ１−Ｒ６の何れかの値と等しい値
に設定されている。

Ｒ１ ＝２⁰ ＝１
Ｒ２ ＝２¹ ＝２
Ｒ３ ＝２² ＝４
Ｒ４ ＝２³ ＝８
Ｒ５ ＝２⁴ ＝１６
Ｒ６ ＝２⁵ ＝３２

図６に部分的に示すように、キースイッチＳ１−Ｓ６の動作状態に応じて合成抵抗値Ｒｘが一意に決定される。図６において、「０」がキースイッチのＯＮ状態を表し、「１」がキースイッチのＯＦＦ状態を表す。全てのキースイッチがＯＦＦの場合には、（Ｒｘ＝６３）となる。キースイッチＳ１のみがＯＮの場合には、抵抗Ｒ１がショートされるので、（Ｒｘ＝６２）となる。キースイッチＳ１以外のキースイッチが全てＯＮの場合には、（Ｒｘ＝１）となる。キースイッチのＯＮ／ＯＦＦと「０」／「１」の関係は、図６に示す６ビットのコードと６３の値のコードとをＥＸ−ＯＲすることで反転できる。

このような抵抗Ｒ１−Ｒ６の値の設定方法は、一例であって、スイッチＳ１−Ｓ６の動作状態と１対１に対応する合成抵抗値Ｒｘを生じさせるものであれば良い。例えば以下に記載するように、各抵抗の抵抗値を３の巾乗に設定しても良い。

Ｒ１ ＝３⁰ ＝１
Ｒ２ ＝３¹ ＝３
Ｒ３ ＝３² ＝９
Ｒ４ ＝３³ ＝３６
Ｒ５ ＝３⁴ ＝８１
Ｒ６ ＝３⁵ ＝２４３

図７に部分的に示すように、キースイッチＳ１−Ｓ６の動作状態に応じて合成抵抗値Ｒｘが一意に決定される。図７において、「０」がキースイッチのＯＮ状態を表し、「１」がキースイッチのＯＦＦ状態を表す。全てのキースイッチがＯＦＦの場合には、（Ｒｘ＝３６４）となる。キースイッチＳ１のみがＯＮの場合には、抵抗Ｒ１がショートされるので、（Ｒｘ＝３６３）となる。キースイッチＳ２以外のキースイッチが全てＯＮの場合には、（Ｒｘ＝３）となる。

「第１の実施の形態の動作」
上述したように、時定数の比は、基準充放電回路の基準抵抗Ｒrefと被測定充放電回路
の合成抵抗値Ｒｘの比の関係を利用して、合成抵抗値Ｒｘを求める。合成抵抗値Ｒｘは、キースイッチＳ１−Ｓ６の動作状態と一意に対応しているので、合成抵抗値ＲｘからキースイッチＳ１−Ｓ６の動作状態が判別できる。

図８を参照してこの発明の第１の実施の形態の動作について説明する。図８は、入出力ポートＧＰＩＯ０，ＧＰＩＯ１およびＣＡＰTimerのそれぞれにおける状態を表す。各ポ
ートは、情報処理装置１のＣＰＵによってハイレベルまたはローレベルを出力する出力状態と、ハイインピーダンスとされる入力状態との一方が指定される。図８において、太線で示す波形の区間が各ポートの出力状態の区間であり、細線で示す波形の区間が各ポートが入力状態の区間の波形である。

タイミングｔ１およびｔ２の区間では、全入出力ポートＧＰＩＯ０，ＧＰＩＯ１およびＣＡＰTimerからローレベルが出力される。この区間は、コンデンサＣが放電される放電
区間である。

次に、タイミングｔ２において、入出力ポートＧＰＩＯ０がハイレベルとされ、他の入出力ポートＧＰＩＯ１およびＣＡＰTimerが入力状態（ハイインピーダンス）とされる。
入出力ポートＧＰＩＯ０がハイレベルに立ち上がり、コンデンサＣが基準抵抗Ｒrefを通
じて充電される。充電によって、コンデンサＣの端子電圧（ＧＰＩＯ１およびＣＡＰTimerの入力電圧）が基準抵抗ＲrefとコンデンサＣとで定まる時定数でもって徐々に大きくなる。

タイミングｔ３において、入出力ポートＣＡＰTimerに入力される電圧がしきい値ＴＨ
に到達し、入出力ポートＣＡＰTimerがローレベルからハイレベルに遷移することが情報
処理装置１のＣＰＵによって検出される。タイミングｔ３において、ＣＰＵが全ての入出力ポートＧＰＩＯ０、ＧＰＩＯ１およびＣＡＰTimerをローレベルに変化させる。これに
よって、コンデンサＣの充電電荷が放電される。

次に、タイミングｔ４において、入出力ポートＧＰＩＯ１がハイレベルとされ、他の入出力ポートＧＰＩＯ０およびＣＡＰTimerが入力状態（ハイインピーダンス）とされる。
入出力ポートＧＰＩＯ１がハイレベルに立ち上がり、コンデンサＣがＯＦＦしているキースイッチと並列の抵抗（合成抵抗値Ｒｘ）を通じて充電される。充電によって、コンデンサＣの端子電圧（ＧＰＩＯ０およびＣＡＰTimerの入力電圧）が合成抵抗値Ｒｘとコンデ
ンサＣとで定まる時定数でもって徐々に大きくなる。

タイミングｔ５において、入出力ポートＣＡＰTimerに入力される電圧がしきい値ＴＨ
に到達し、入出力ポートＣＡＰTimerがローレベルからハイレベルに遷移することが情報
処理装置１のＣＰＵによって検出される。タイミングｔ５において、ＣＰＵが全ての入出力ポートＧＰＩＯ０、ＧＰＩＯ１およびＣＡＰTimerをローレベルに変化させる。これに
よって、コンデンサＣの充電電荷が放電される。ｔ１−ｔ２の期間の長さ、並びにｔ３−ｔ４の期間の長さは、コンデンサＣを放電させるのに必要な長さに設定される。

基準充放電回路の充電時の電圧がしきい値ＴＨに達するのに要する充電時間Ｔref（ｔ
３−ｔ２）と、被測定充放電回路の充電時の電圧がしきい値ＴＨに達するのに要する充電時間Ｔｘ（ｔ５−ｔ４）とがそれぞれＣＰＵによって測定される。充電時間の比率から時定数の比を求めることができる。コンデンサＣが二つの充放電回路の間で共通とされているので、時定数の比は、充電抵抗の比となる。

すなわち、（Ｔref：Ｔｘ＝Ｒref：Ｒｘ）の関係が成立する。この関係は、（Ｔｘ／Ｔref＝Ｒｘ／Ｒref）となる。この関係から合成抵抗値Ｒｘが求められる。合成抵抗値Ｒｘは、上述したように、キースイッチＳ１−Ｓ６の動作状態の組合せに対応するので、情報処理装置１は、合成抵抗値ＲｘからキースイッチＳ１−Ｓ６の動作状態を判別することができる。なお、充電時間の比率（Ｔｘ／Ｔref）または抵抗値の比率（Ｒｘ／Ｒref）を予めテーブルとしてメモリに記憶しておき、ＣＰＵがテーブルを参照してキースイッチの動作状態を判別しても良い。

第１の実施の形態によれば、同時に２以上のキースイッチの状態を判別でき、情報処理装置の入出力ポート数を少なくでき、Ａ／Ｄコンバータポートではなく、汎用入出力ポートを使用できる。さらに、充電時間の測定の精度を高くすることができる。

＜第２の実施の形態＞
図９に示すように、入出力ポートＧＰＩＯ０およびＧＰＩＯ１をそれぞれ入出力ポートＣＡＰTimerとして使用することによって、ポート数をより少なくすることができる。基
準抵抗Ｒrefと並列にダイオードＤが接続される。ダイオードＤのアノードがコンデンサ
Ｃと接続され、ダイオードＤのカソードが入出力ポートＧＰＩＯ０と接続される。

「第２の実施の形態の動作」
図１０を参照してこの発明の第２の実施の形態の動作について説明する。図１０は、入出力ポートＧＰＩＯ０（ＣＡＰTimer０）およびＧＰＩＯ１（ＣＡＰTimer１）のそれぞれにおける状態を表す。さらに、コンデンサＣの端子電圧Ｖｃの変化が図１０に示されている。各ポートは、情報処理装置１のＣＰＵによってハイレベルまたはローレベルを出力する出力状態と、ハイインピーダンスとされる入力状態との一方が指定される。図１０において、太線で示す波形の区間が各ポートの出力状態の区間であり、細線で示す波形の区間が各ポートが入力状態の区間の波形である。

第２の実施の形態では、プリチャージを行ってから基準充放電回路の充電時間と被測定充放電回路の充電時間とが測定される。タイミングｔ１１より前の区間では、全入出力ポートＧＰＩＯ０およびＧＰＩＯ１からローレベルが出力される。この区間は、コンデンサＣの電荷が放電される放電区間である。

次に、タイミングｔ１１において、入出力ポートＧＰＩＯ０がハイレベルとされ、他の入出力ポートＧＰＩＯ１が入力状態（ハイインピーダンス）とされる。入出力ポートＧＰＩＯ０がハイレベルに立ち上がり、コンデンサＣが基準抵抗Ｒrefを通じて充電される。
充電によって、コンデンサＣの端子電圧Ｖｃが基準抵抗ＲrefとコンデンサＣとで定まる
時定数でもって徐々に大きくなる。

タイミングｔ１２において、入出力ポートＧＰＩＯ１（ＣＡＰTimer１）に入力される
電圧がしきい値ＴＨに到達し、入出力ポートＧＰＩＯ１（ＣＡＰTimer１）の入力がロー
レベルからハイレベルに遷移することが情報処理装置１のＣＰＵによって検出される。タイミングｔ１２において、ＣＰＵが入出力ポートＧＰＩＯ０およびＧＰＩＯ１をローレベルに変化させる。これによって、コンデンサＣの充電電荷がダイオードＤおよび入出力ポートＧＰＩＯ０を通じて放電される。

ダイオードＤの順方向電圧降下によってコンデンサＣの充電電荷が完全には放電されずに多少残っている。この条件から基準充電時間の測定がなされる。タイミングｔ１２から所定の時間の経過後のタイミングｔ１３において、入出力ポートＧＰＩＯ０がハイレベルとされ、他の入出力ポートＧＰＩＯ１が入力状態（ハイインピーダンス）とされる。入出力ポートＧＰＩＯ０がハイレベルに立ち上がり、コンデンサＣが基準抵抗Ｒrefを通じて
充電される。充電によって、コンデンサＣの端子電圧Ｖｃが基準抵抗Ｒrefとコンデンサ
Ｃとで定まる時定数でもって徐々に大きくなる。

タイミングｔ１４において、入出力ポートＧＰＩＯ１（ＣＡＰTimer１）に入力される
電圧がしきい値ＴＨに到達し、入出力ポートＧＰＩＯ１（ＣＡＰTimer１）の入力がロー
レベルからハイレベルに遷移することが情報処理装置１のＣＰＵによって検出される。タイミングｔ１４において、ＣＰＵが入出力ポートＧＰＩＯ０およびＧＰＩＯ１をローレベルに変化させる。これによって、コンデンサＣの充電電荷がダイオードＤおよび入出力ポートＧＰＩＯ０を通じて放電される。ｔ１４−ｔ１３が基準充電時間Ｔrefである。

ダイオードＤの順方向電圧降下によってコンデンサＣの充電電荷が完全には放電されずに多少残っている。この条件から被測定充放電回路の充電時間の測定がなされる。タイミングｔ１４から所定の時間の経過後のタイミングｔ１５において、入出力ポートＧＰＩＯ１がハイレベルとされ、他の入出力ポートＧＰＩＯ０が入力状態（ハイインピーダンス）とされる。入出力ポートＧＰＩＯ１がハイレベルに立ち上がり、コンデンサＣが基準抵抗Ｒrefを通じて充電される。充電によって、コンデンサＣの端子電圧Ｖｃが合成抵抗値Ｒ
ｘとコンデンサＣとで定まる時定数でもって徐々に大きくなる。

タイミングｔ１６において、入出力ポートＧＰＩＯ０（ＣＡＰTimer０）に入力される
電圧がしきい値ＴＨに到達し、入出力ポートＧＰＩＯ０（ＣＡＰTimer０）の入力がロー
レベルからハイレベルに遷移することが情報処理装置１のＣＰＵによって検出される。タイミングｔ１６において、ＣＰＵが入出力ポートＧＰＩＯ０およびＧＰＩＯ１をローレベルに変化させる。これによって、コンデンサＣの充電電荷がダイオードＤおよび入出力ポートＧＰＩＯ０を通じて放電される。ｔ１６−ｔ１５が充電時間Ｔｘである。

＜第３の実施の形態＞
図１１に示すように、入出力ポートＧＰＩＯ０、ＧＰＩＯ１およびＣＡＰTimerを使用
する点では、第１の実施の形態と同様の構成である。基準充放電回路のためのコンデンサＣ１１と被測定充放電回路のためのコンデンサＣ１２とが別々に設けられている。コンデンサＣ１１およびＣ１２の容量が同一とされる。コンデンサＣ１１およびＣ１２の容量の差は、信号処理（ソフトウェア処理）によってキャンセルするようになされる。

＜第４の実施の形態＞
図１２に示すように、基準充放電回路が固定の容量値を有する基準コンデンサＣrefと
第１の抵抗Ｒとから構成される。被測定充放電回路が複数のコンデンサＣ１−Ｃ６と、複数のコンデンサＣ１−Ｃ６とそれぞれ直列に接続された複数のスイッチＳ１−Ｓ６と、抵抗Ｒとから構成される。

コンデンサの合成容量値は、スイッチＳ１−Ｓ６の動作状態と１対１に対応する。充電時間を測定することによって、コンデンサの合成容量を求め、合成容量値がスイッチＳ１−Ｓ６の動作状態を判別できる。

＜第５の実施の形態＞
以上の第１乃至第４の実施の形態は、充電時間を測定する例である。しかしながら、この発明では、放電時間を測定しても良い。図１３は、放電時間を測定する場合のタイミングチャートである。

タイミングｔ２１およびｔ２２の区間では、全入出力ポートＧＰＩＯ０，ＧＰＩＯ１およびＣＡＰTimerからハイレベルが出力される。この区間は、コンデンサＣが充電される
充電区間である。

次に、タイミングｔ２２において、入出力ポートＧＰＩＯ０がローレベルとされ、他の入出力ポートＧＰＩＯ１およびＣＡＰTimerが入力状態（ハイインピーダンス）とされる
。入出力ポートＧＰＩＯ０がローレベルに立ち下がり、コンデンサＣが基準抵抗Ｒrefを
通じて放電される。放電によって、コンデンサＣの端子電圧（ＧＰＩＯ１およびＣＡＰTimerの入力電圧）が基準抵抗ＲrefとコンデンサＣとで定まる放電時定数でもって徐々に小さくなる。

タイミングｔ２３において、入出力ポートＣＡＰTimerに入力される電圧がしきい値Ｔ
Ｈに到達し、入出力ポートＣＡＰTimerがハイレベルからローレベルに遷移することが情
報処理装置１のＣＰＵによって検出される。タイミングｔ２３において、ＣＰＵが全ての入出力ポートＧＰＩＯ０、ＧＰＩＯ１およびＣＡＰTimerをハイレベルに変化させる。こ
れによって、コンデンサＣが充電される。

次に、タイミングｔ２４において、入出力ポートＧＰＩＯ１がローレベルとされ、他の入出力ポートＧＰＩＯ０およびＣＡＰTimerが入力状態（ハイインピーダンス）とされる
。入出力ポートＧＰＩＯ１がローレベルに立ち下がり、コンデンサＣがＯＦＦしているキースイッチと並列の抵抗（合成抵抗値Ｒｘ）を通じて放電される。放電によって、コンデンサＣの端子電圧（ＧＰＩＯ０およびＣＡＰTimerの入力電圧）が合成抵抗値Ｒｘとコン
デンサＣとで定まる時定数でもって徐々に小さくなる。

タイミングｔ２５において、入出力ポートＣＡＰTimerに入力される電圧がしきい値Ｔ
Ｈに到達し、入出力ポートＣＡＰTimerがハイレベルからローレベルに遷移することが情
報処理装置１のＣＰＵによって検出される。タイミングｔ２５において、ＣＰＵが全ての入出力ポートＧＰＩＯ０、ＧＰＩＯ１およびＣＡＰTimerをハイレベルに変化させる。こ
れによって、コンデンサＣが充電される。充電時間は、コンデンサを充電できるのに必要な時間に選定される。

基準充放電回路の放電時の電圧がしきい値ＴＨに達するのに要する放電時間Ｔref（ｔ
２３−ｔ２２）と、被測定充放電回路の放電時の電圧がしきい値ＴＨに達するのに要する放電時間Ｔｘ（ｔ２５−ｔ２４）とがそれぞれＣＰＵによって測定される。放電時間の比率から時定数の比を求めることができる。コンデンサＣが二つの充放電回路の間で共通とされているので、時定数の比は、放電抵抗の比となり、合成抵抗値Ｒｘが求められる。合成抵抗値Ｒｘは、上述したように、キースイッチＳ１−Ｓ６の動作状態の組合せに対応するので、情報処理装置１は、合成抵抗値ＲｘからキースイッチＳ１−Ｓ６の動作状態を判別することができる。

「ポート数とキースイッチの数との関係」
従来技術とこの発明との間で、必要とする入出力ポート数を比較した結果を図１４のグラフに示す。図１４の横軸が使用ポート数であり、縦軸が読み取り可能なキースイッチ数である。図１４において、線２０ａが１ポート当たり６個のスイッチを割り当てたこの発明の特性を示し、線２０ｂが１ポート当たり８個のスイッチを割り当てたこの発明の特性を示す。さらに、線３１は、図１に示した従来の第１の方式（ダイレクト方式）の場合の特性であり、線３２は、図２に示した従来の第２の方式（キーマトリクス）の場合の特性である。

図１４のグラフによれば、検出対象のキースイッチの数が１００〜２００程度までであれば、この発明が従来の方式に比して有利であると考えられ、多くの装置がこの発明の適用対象となりうることが分かる。この発明は、汎用入出力ポート上に実装できるので、応用範囲が広い利点を有する。

「変形例」
この発明は、電子機器のパネルに設けられた操作スイッチのみならず、機器内部のセンサスイッチからなるスイッチ回路に対しても適用することができる。

従来のスイッチ回路の第１の例の接続図である。 従来のスイッチ回路の第２の例の接続図である。 従来のスイッチ回路の第３の例の接続図である。 従来のスイッチ回路の第３の例の接続図である。 この発明の第１の実施の形態の接続図である。 第１の実施の形態における抵抗値の一例を示す略線図である。 第１の実施の形態における抵抗値の他の例を示す略線図である。 第１の実施の形態の動作説明に使用するタイミングチャートである。 この発明の第２の実施の形態の接続図である。 第１の実施の形態の動作説明に使用するタイミングチャートである。 この発明の第３の実施の形態の接続図である。 この発明の第４の実施の形態の接続図である。 この発明の第５の実施の形態の説明のためのタイミングチャートである。 従来技術とこの発明との間で、必要とする入出力ポート数を比較した結果を示すグラフである。

符号の説明

Ｒref 基準充放電回路の抵抗
Ｃ コンデンサ
Ｒ１−Ｒ６ 被測定充放電回路の抵抗
Ｓ１−Ｓ６ スイッチ
ＧＰＩＯ０，ＧＰＩＯ１，ＣＡＰTimer 汎用入出力ポート
１ 情報処理装置

Claims (8)

1. 固定の抵抗値を有する基準抵抗と第１のコンデンサとからなり、固定の第１の時定数を有する第１の充放電回路と、
   複数の抵抗の直列回路と、上記複数の抵抗にそれぞれ並列に接続された複数のスイッチと、第２のコンデンサとからなり、上記複数の抵抗の合成抵抗値が上記複数のスイッチの動作状態と１対１に対応する第２の時定数を有する第２の充放電回路と、
   上記第１および第２の充放電回路がそれぞれ接続された第１および第２の入出力ポートと、
   上記第１および第２の入出力ポートを通じて上記第１および第２の充放電回路をそれぞれ充電または放電することによって、上記第１および第２の時定数を測定し、測定された上記第１および第２の時定数の比率から上記複数のスイッチの動作状態を判別する制御部と
   を備えるキー入力装置。
2. 上記制御部は、さらに第３の入出力ポートを有し、
   上記第１および第２の時定数の測定のために上記第３の入出力ポートを使用する請求項１記載のキー入力装置。
3. 上記複数の抵抗の値が互いに異なり、上記複数の抵抗の値が２の巾乗の値にそれぞれ設定される請求項１記載のキー入力装置。
4. 上記第１および第２のコンデンサが共通のコンデンサとされた請求項１記載のキー入力装置。
5. 上記基準抵抗と並列に上記共通のコンデンサの放電路を形成する素子が接続された請求項４記載のキー入力装置。
6. 固定の容量値を有する基準コンデンサと第１の抵抗とからなり、固定の第１の時定数を有する第１の充放電回路と、
   複数のコンデンサの並列回路と、上記複数のコンデンサにそれぞれ直列に接続された複数のスイッチと、第２の抵抗とからなり、上記複数のコンデンサの合成コンデンサ値が上記複数のスイッチの動作状態と１対１に対応する第２の時定数を有する第２の充放電回路と、
   上記第１および第２の充放電回路がそれぞれ接続された第１および第２の入出力ポートと、
   上記第１および第２の入出力ポートを通じて上記第１および第２の充放電回路をそれぞれ充電または放電することによって、上記第１および第２の時定数を測定し、測定された上記第１および第２の時定数の比率から上記複数のスイッチの動作状態を判別する制御部と
   を備えるキー入力装置。
7. 上記制御部は、さらに第３の入出力ポートを有し、
   上記第１および第２の時定数の測定のために上記第３の入出力ポートを使用する請求項６記載のキー入力装置。
8. 上記複数の抵抗の値が互いに異なり、上記複数の抵抗の値が２の巾乗の値にそれぞれ設定される請求項６記載のキー入力装置。

Images