JPS62173809A - 増幅装置 - Google Patents
増幅装置Info
- Publication number
- JPS62173809A JPS62173809A JP1469286A JP1469286A JPS62173809A JP S62173809 A JPS62173809 A JP S62173809A JP 1469286 A JP1469286 A JP 1469286A JP 1469286 A JP1469286 A JP 1469286A JP S62173809 A JPS62173809 A JP S62173809A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- switches
- divided
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 238000003491 array Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔(既 要〕
増幅装置であって、差動増幅回路(1)とスイッチング
手段(4)を備え、該増幅回路の出力電圧および入力信
号(Vi)電圧をそれぞれスイッチング手段(4)によ
り分圧して該増幅回路(11に印加し、その出力を出力
信号(vO)とすることにより、比較的小規模で、高精
度にゲインを変えることを可能とする。
手段(4)を備え、該増幅回路の出力電圧および入力信
号(Vi)電圧をそれぞれスイッチング手段(4)によ
り分圧して該増幅回路(11に印加し、その出力を出力
信号(vO)とすることにより、比較的小規模で、高精
度にゲインを変えることを可能とする。
本発明は増幅装置に関し、特に、アナログ信号の振幅を
ディジタル信号にて制御することによりゲイン調整を行
うようにした装置に関する。本発明による装置は、例え
ばPCM(パルス符号変調)端局装置において音声周波
信号をPCM信号に符号化する符号器の前段、あるいは
PCM信号を音声周波信号に復号化する復号器の後段に
配設されて利用される他に、オーディオ機器等にも利用
され得る。
ディジタル信号にて制御することによりゲイン調整を行
うようにした装置に関する。本発明による装置は、例え
ばPCM(パルス符号変調)端局装置において音声周波
信号をPCM信号に符号化する符号器の前段、あるいは
PCM信号を音声周波信号に復号化する復号器の後段に
配設されて利用される他に、オーディオ機器等にも利用
され得る。
従来形の増幅装置の一例が第3図に示される。
この装置は、差動入力型の演算増幅器(以下オペアンプ
と称する)30と、直列接続された17個の抵抗からな
り、入力信号Vi の電圧を抵抗比に応じて分圧し得る
抵抗ストリング31と、この抵抗ストリングで分圧され
るべき電圧を多段的に切換えてオペアンプ30の非反転
入力端子に供給するスイッチ群32からなっている。オ
ペアンプ30の出力信号Voは反転入力端子に供給され
、いわゆるボルテージホロワ形のアンプとして形成され
ている。
と称する)30と、直列接続された17個の抵抗からな
り、入力信号Vi の電圧を抵抗比に応じて分圧し得る
抵抗ストリング31と、この抵抗ストリングで分圧され
るべき電圧を多段的に切換えてオペアンプ30の非反転
入力端子に供給するスイッチ群32からなっている。オ
ペアンプ30の出力信号Voは反転入力端子に供給され
、いわゆるボルテージホロワ形のアンプとして形成され
ている。
スイッチ群32は4組のスイッチアレイがらなり、すな
わち各抵抗間に設けられたタップに接続された16個の
スイッチからなるスイッチアレイと、これら16個のス
イッチの2個毎に対応して設けられた8個のスイッチか
らなるスイッチアレイと、これら8個のスイッチの2個
毎に対応して設けられた4個のスイッチからなるスイッ
チアレイと、これら4個のスイッチの2個毎に対応して
設けられた2個のスイッチからなるスイッチアレイとで
構成されている。各スイッチアレイは、一方が閉成され
かつ他方が開路された2個のスイッチをl単位としてお
り、外部からの2値制御信号aI +a2 +
’I +a4により各スイッチの切換制御が行われる
ようになっている。第3図は(a、。
わち各抵抗間に設けられたタップに接続された16個の
スイッチからなるスイッチアレイと、これら16個のス
イッチの2個毎に対応して設けられた8個のスイッチか
らなるスイッチアレイと、これら8個のスイッチの2個
毎に対応して設けられた4個のスイッチからなるスイッ
チアレイと、これら4個のスイッチの2個毎に対応して
設けられた2個のスイッチからなるスイッチアレイとで
構成されている。各スイッチアレイは、一方が閉成され
かつ他方が開路された2個のスイッチをl単位としてお
り、外部からの2値制御信号aI +a2 +
’I +a4により各スイッチの切換制御が行われる
ようになっている。第3図は(a、。
a2 、a3 、a4)= (0,0,0,0)の場合
を示しており、この場合、オペアンプ30に印加さ■ れる入力電圧は□Viである。この入力電圧は、例えば
(a+ 、az 、aa 、a4)= (1,0
゜■、0)とした場合には□Viとなる。
を示しており、この場合、オペアンプ30に印加さ■ れる入力電圧は□Viである。この入力電圧は、例えば
(a+ 、az 、aa 、a4)= (1,0
゜■、0)とした場合には□Viとなる。
第4図には従来形の増幅装置の他の例が示される。この
装置は、非反転入力端子が接地されたオペアンプ40と
、直列接続された4個の抵抗からなり、一端が入力信号
Vi用の端子に接続され他端がオペアンプ40の反転入
力端子に接続された抵抗ストリング41と、この抵抗ス
トリング41の抵抗値を外部からの2値制御信号す、、
bZ 。
装置は、非反転入力端子が接地されたオペアンプ40と
、直列接続された4個の抵抗からなり、一端が入力信号
Vi用の端子に接続され他端がオペアンプ40の反転入
力端子に接続された抵抗ストリング41と、この抵抗ス
トリング41の抵抗値を外部からの2値制御信号す、、
bZ 。
b3に基づいて多段的に切換えるスイッチ群42と、直
列接続された4個の抵抗からなり、一端がオペアンプ4
0の出力端子に接続され他端がオペアンプ40の反転入
力端子に接続された抵抗ストリング43と、この抵抗ス
トリング43の抵抗値を外部からの2値制御信号CI
+ cZ + 03に基づいて多段的に切換えるス
イッチ群44からなっている。第4図はbI + b
Z + ”3 + c+ + 02+c、 =
(0、O、O、0、0、O)の場合を示しているが、例
えば(bI + bZ + b3 + CI +
CZ+ct)=(0,0,1,0,0,1)とした場
合にはV o = −3V i となる。
列接続された4個の抵抗からなり、一端がオペアンプ4
0の出力端子に接続され他端がオペアンプ40の反転入
力端子に接続された抵抗ストリング43と、この抵抗ス
トリング43の抵抗値を外部からの2値制御信号CI
+ cZ + 03に基づいて多段的に切換えるス
イッチ群44からなっている。第4図はbI + b
Z + ”3 + c+ + 02+c、 =
(0、O、O、0、0、O)の場合を示しているが、例
えば(bI + bZ + b3 + CI +
CZ+ct)=(0,0,1,0,0,1)とした場
合にはV o = −3V i となる。
上述した従来形の増幅装置においては、第3図に示され
る装置の場合、入力信号電圧を抵抗ストリングで分圧し
た電圧を増幅するようにしているため精度の点では問題
はないが、その反面、使用される抵抗およびスイッチの
数が多くなるため装置規模が比較的大きくなるという問
題点がある。
る装置の場合、入力信号電圧を抵抗ストリングで分圧し
た電圧を増幅するようにしているため精度の点では問題
はないが、その反面、使用される抵抗およびスイッチの
数が多くなるため装置規模が比較的大きくなるという問
題点がある。
これはIC化する上で極めて不利な要因となる。
一方、第4図に示される装置の場合、抵抗値可変の入力
抵抗(抵抗ストリング41)およびフィードバック抵抗
(抵抗ストリング43)の組合せにより電圧の増幅を行
うようにしているため、抵抗およびスイッチの数を比較
的少くすることができるが、その反面、スイッチのオン
抵抗がゲインに影響し、精度が得られないという問題が
ある。
抵抗(抵抗ストリング41)およびフィードバック抵抗
(抵抗ストリング43)の組合せにより電圧の増幅を行
うようにしているため、抵抗およびスイッチの数を比較
的少くすることができるが、その反面、スイッチのオン
抵抗がゲインに影響し、精度が得られないという問題が
ある。
例えば第4図において各抵抗をRとし、(bI 。
bz +bl +CI 、Cz 、cs)=(
0,0,1゜0.0.1)とした場合、スイッチのオン
抵抗がインチがrというオン抵抗を持つとゲインは本発
明は、上述した従来形における問題点に鑑み創作された
もので、比較的小規模で、高精度にゲインを変えること
ができる増幅装置を掃供することを目的としている。
0,0,1゜0.0.1)とした場合、スイッチのオン
抵抗がインチがrというオン抵抗を持つとゲインは本発
明は、上述した従来形における問題点に鑑み創作された
もので、比較的小規模で、高精度にゲインを変えること
ができる増幅装置を掃供することを目的としている。
第1図に本発明による増幅装置の原理ブロック図が示さ
れる。
れる。
第1図においてIは差動増幅回路であり、2は第1分圧
回路であって、入力信号Viの電圧を多段的に分圧し得
る機能を有している。3は第2分圧回路であって、差動
増幅回路1の出力電圧を多段的に分圧し得る機能を有し
ている。4はスイッチング手段であって、第1および第
2の分圧回路に対し、分圧されるべき電圧を多段的に切
換えるためのものである。
回路であって、入力信号Viの電圧を多段的に分圧し得
る機能を有している。3は第2分圧回路であって、差動
増幅回路1の出力電圧を多段的に分圧し得る機能を有し
ている。4はスイッチング手段であって、第1および第
2の分圧回路に対し、分圧されるべき電圧を多段的に切
換えるためのものである。
本発明の装置は、第1および第2の分圧回路で分圧され
たそれぞれの電圧を差動増幅回路に人力し、該差動増幅
回路の出力を出力信号Voとするように構成されている
。
たそれぞれの電圧を差動増幅回路に人力し、該差動増幅
回路の出力を出力信号Voとするように構成されている
。
本発明による増幅装置においては、スイッチング手段の
切換制御により、入力信号電圧が第1の分圧回路で適宜
分圧され、一方、スイッチング手段の切換制御により差
動増幅回路の出力電圧が第2の分圧回路で適宜分圧され
、第1および第2の分圧回路で分圧されたそれぞれの電
圧が差動増幅回路に入力され、該差動増幅回路より出力
信号が得られるようになっているため、装置規模を大き
くすることなく高精度にゲインを変えることが可能とな
る。
切換制御により、入力信号電圧が第1の分圧回路で適宜
分圧され、一方、スイッチング手段の切換制御により差
動増幅回路の出力電圧が第2の分圧回路で適宜分圧され
、第1および第2の分圧回路で分圧されたそれぞれの電
圧が差動増幅回路に入力され、該差動増幅回路より出力
信号が得られるようになっているため、装置規模を大き
くすることなく高精度にゲインを変えることが可能とな
る。
第2図に本発明の一実施例としての増幅装置が示される
。
。
第2図において参照番号1〜4は第1図に示される構成
要素に対応する。第1分圧回路2は5個の抵抗Rが直列
に接続された抵抗ストリングで構成され、この抵抗スト
リングの一端は入力信号Vi用端子に接続され、他端は
接地されている。
要素に対応する。第1分圧回路2は5個の抵抗Rが直列
に接続された抵抗ストリングで構成され、この抵抗スト
リングの一端は入力信号Vi用端子に接続され、他端は
接地されている。
第2分圧回路3は5個の抵抗Rが直列に接続された抵抗
ストリングで構成され、この抵抗ストリングの一端はオ
ペアンプ1の出力側に接続され、他端は接地されている
。
ストリングで構成され、この抵抗ストリングの一端はオ
ペアンプ1の出力側に接続され、他端は接地されている
。
第1分圧回路2の各抵抗R間に設けられた4個のタップ
にはそれぞれスイッチSt 、 St 、 S3+
S、が接続され、さらにスイッチS、およびS2に対応
してスイッチS、が接続され、スイッチS3およびS4
に対応してスイッチS6が接続されている。スイッチS
、およびS6はオペアンプ1の非反転入力端子に接続さ
れている。スイッチ81〜S4は外部からの2値制御信
号AIにより切換えられ、スイッチS、およびS、は2
値制御信号A2により切換えられるようになっている。
にはそれぞれスイッチSt 、 St 、 S3+
S、が接続され、さらにスイッチS、およびS2に対応
してスイッチS、が接続され、スイッチS3およびS4
に対応してスイッチS6が接続されている。スイッチS
、およびS6はオペアンプ1の非反転入力端子に接続さ
れている。スイッチ81〜S4は外部からの2値制御信
号AIにより切換えられ、スイッチS、およびS、は2
値制御信号A2により切換えられるようになっている。
一方、第2分圧回路3の各抵抗R間に設けられた4個の
タップにはそれぞれスイッチング 、S8゜S9.Sl
。が接続され、さらにスイッチS7およびS8に対応し
てスイッチS11が接続され、スイッチS、およびSI
Oに対応してスイッチSI2が接続されている。スイッ
チS、およびSl□はオペアンプ1の反転入力端子に接
続されている。スイッチ37〜510は2値制御信号A
ffにより切換えられ、スイッチSl+およびSI2は
2値制御信号A4により切換えられるようになっている
。
タップにはそれぞれスイッチング 、S8゜S9.Sl
。が接続され、さらにスイッチS7およびS8に対応し
てスイッチS11が接続され、スイッチS、およびSI
Oに対応してスイッチSI2が接続されている。スイッ
チS、およびSl□はオペアンプ1の反転入力端子に接
続されている。スイッチ37〜510は2値制御信号A
ffにより切換えられ、スイッチSl+およびSI2は
2値制御信号A4により切換えられるようになっている
。
第2図は(AI 、 A2 、 AI 、 A4)=
(0、0゜0.0)の場合を示しており、この場合、
本装置は、制御信号A1〜A4の論理レベルを変えるこ
とにより変更され得る。ゲインGと制御信号A。
(0、0゜0.0)の場合を示しており、この場合、
本装置は、制御信号A1〜A4の論理レベルを変えるこ
とにより変更され得る。ゲインGと制御信号A。
〜A4の論理レベルとの関係が以下の表に示される。
表
第2図に示される装置においては、入力信号Vi雷電圧
抵抗ストリングの抵抗比に応じて分圧した電圧と出力信
号vO雷電圧抵抗ストリングの抵抗比に応じて分圧した
電圧とを差動的に増幅しており、しかもオペアンプ1の
入力インピーダンスが極めて高いため、各スイッチS、
−,−S1□のオン抵抗がゲインに及ぼす影響は無視す
ることができ、それ放置精度にゲインを変えることがで
きる。
抵抗ストリングの抵抗比に応じて分圧した電圧と出力信
号vO雷電圧抵抗ストリングの抵抗比に応じて分圧した
電圧とを差動的に増幅しており、しかもオペアンプ1の
入力インピーダンスが極めて高いため、各スイッチS、
−,−S1□のオン抵抗がゲインに及ぼす影響は無視す
ることができ、それ放置精度にゲインを変えることがで
きる。
また、各スイッチのオン抵抗を考慮する必要がないので
、各スイッチの規模を小さくすることができ、それ故装
置規模の縮小化を図ることができる。
、各スイッチの規模を小さくすることができ、それ故装
置規模の縮小化を図ることができる。
さらに、第2図に示される増幅装置を例えばPCM端局
装置のコーデックの前後段にそれぞれ配設し、dB(デ
シベル)単位でゲイン調整を行う場合には、dB表示で
はゲインGは G = 20 logto(第1分圧回路2の分圧比)
+ 20 log+。(第2分圧回路3の分圧比の逆数
)となり、和の形でゲインを表わすことができるのでゲ
インの調整は容易となる。
装置のコーデックの前後段にそれぞれ配設し、dB(デ
シベル)単位でゲイン調整を行う場合には、dB表示で
はゲインGは G = 20 logto(第1分圧回路2の分圧比)
+ 20 log+。(第2分圧回路3の分圧比の逆数
)となり、和の形でゲインを表わすことができるのでゲ
インの調整は容易となる。
以上説明したように本発明によれば、比較的小規模で、
精度の高いゲイン調整を行うことができる。
精度の高いゲイン調整を行うことができる。
第1図は本発明による増幅装置の原理ブロック図、
第2図は本発明の一実施例を示す回路図、第3図は従来
形の一例を示す回路図、 第4図は従来形の他の例を示す回路図、である。 l・・・差動増幅回路(オペアンプ)、2・・・第1分
圧回路(抵抗ストリング)、3・・・第2分圧回路(抵
抗ストリング)、4・・・スイッチング手段、 Vi・・・入力信号、 Vo・・・出力信号。 本発明の原理ブ07り図 第1図 本発明の実施例を示す回路図 第2図 従来形の一例を示す回路図 従来形の他の例を示す回路図 ^−tt C11
形の一例を示す回路図、 第4図は従来形の他の例を示す回路図、である。 l・・・差動増幅回路(オペアンプ)、2・・・第1分
圧回路(抵抗ストリング)、3・・・第2分圧回路(抵
抗ストリング)、4・・・スイッチング手段、 Vi・・・入力信号、 Vo・・・出力信号。 本発明の原理ブ07り図 第1図 本発明の実施例を示す回路図 第2図 従来形の一例を示す回路図 従来形の他の例を示す回路図 ^−tt C11
Claims (1)
- 【特許請求の範囲】 差動増幅回路(1)と、 入力信号(Vi)の電圧を多段的に分圧し得る第1の分
圧回路(2)と、 前記差動増幅回路(1)の出力電圧を多段的に分圧し得
る第2の分圧回路(3)と、 前記第1および第2の分圧回路に対し、分圧されるべき
電圧を多段的に切換えるスイッチング手段(4)とを備
え、 前記第1および第2の分圧回路で分圧されたそれぞれの
電圧を前記差動増幅回路(1)の入力電圧とし、 該差動増幅回路(1)の出力を出力信号(Vo)とする
ようにした増幅装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1469286A JPS62173809A (ja) | 1986-01-28 | 1986-01-28 | 増幅装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1469286A JPS62173809A (ja) | 1986-01-28 | 1986-01-28 | 増幅装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62173809A true JPS62173809A (ja) | 1987-07-30 |
Family
ID=11868241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1469286A Pending JPS62173809A (ja) | 1986-01-28 | 1986-01-28 | 増幅装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62173809A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02226324A (ja) * | 1989-02-27 | 1990-09-07 | Fuji Xerox Co Ltd | 入力処理装置 |
JPH02138919U (ja) * | 1989-04-24 | 1990-11-20 | ||
US5523721A (en) * | 1992-05-20 | 1996-06-04 | Fujitsu Limited | Digitally controlled variable gain circuit |
JPH09135132A (ja) * | 1995-11-10 | 1997-05-20 | Fujitsu Ltd | 増幅回路 |
JP2009081545A (ja) * | 2007-09-25 | 2009-04-16 | Fujitsu Microelectronics Ltd | プログラマブルゲイン回路及び増幅回路 |
JP2010503347A (ja) * | 2006-09-07 | 2010-01-28 | ナショナル セミコンダクタ コーポレイション | プログラマブル利得増幅器用の利得調節 |
JP2010028243A (ja) * | 2008-07-15 | 2010-02-04 | New Japan Radio Co Ltd | 電子ボリウム |
JP2019193140A (ja) * | 2018-04-26 | 2019-10-31 | 株式会社デンソー | アナログマルチプレクサ付き増幅回路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5226862B2 (ja) * | 1972-07-17 | 1977-07-16 | ||
JPS5693408A (en) * | 1979-12-27 | 1981-07-29 | Nec Corp | Variable gain amplifier |
JPS57125508A (en) * | 1981-01-29 | 1982-08-04 | Nec Corp | Negative feedback amplifying circuit |
-
1986
- 1986-01-28 JP JP1469286A patent/JPS62173809A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5226862B2 (ja) * | 1972-07-17 | 1977-07-16 | ||
JPS5693408A (en) * | 1979-12-27 | 1981-07-29 | Nec Corp | Variable gain amplifier |
JPS57125508A (en) * | 1981-01-29 | 1982-08-04 | Nec Corp | Negative feedback amplifying circuit |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02226324A (ja) * | 1989-02-27 | 1990-09-07 | Fuji Xerox Co Ltd | 入力処理装置 |
JPH02138919U (ja) * | 1989-04-24 | 1990-11-20 | ||
US5523721A (en) * | 1992-05-20 | 1996-06-04 | Fujitsu Limited | Digitally controlled variable gain circuit |
JPH09135132A (ja) * | 1995-11-10 | 1997-05-20 | Fujitsu Ltd | 増幅回路 |
JP2010503347A (ja) * | 2006-09-07 | 2010-01-28 | ナショナル セミコンダクタ コーポレイション | プログラマブル利得増幅器用の利得調節 |
JP2009081545A (ja) * | 2007-09-25 | 2009-04-16 | Fujitsu Microelectronics Ltd | プログラマブルゲイン回路及び増幅回路 |
JP2010028243A (ja) * | 2008-07-15 | 2010-02-04 | New Japan Radio Co Ltd | 電子ボリウム |
JP2019193140A (ja) * | 2018-04-26 | 2019-10-31 | 株式会社デンソー | アナログマルチプレクサ付き増幅回路 |
WO2019207980A1 (ja) * | 2018-04-26 | 2019-10-31 | 株式会社デンソー | アナログマルチプレクサ付き増幅回路 |
US11799464B2 (en) | 2018-04-26 | 2023-10-24 | Denso Corporation | Amplification circuit with analog multiplexer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Rijns | CMOS low-distortion high-frequency variable-gain amplifier | |
US4855685A (en) | Precision switchable gain circuit | |
US7417499B2 (en) | Gain controlled amplifier and cascoded gain controlled amplifier based on the same | |
JPH05327376A (ja) | ディジタル制御可変利得回路 | |
EP1794882A2 (en) | Programmable low noise amplifier and method | |
CA1184262A (en) | Signal transfer device having a transfer characteristic which is adjustable in steps | |
US5319345A (en) | Variable resistor | |
JPS62173809A (ja) | 増幅装置 | |
US4875045A (en) | Variable gain encoder apparatus and method | |
US6310567B1 (en) | Programmable configuration, level and output voltage range circuits and methods for signal processors | |
JPH05175762A (ja) | 演算増幅器の利得調整回路 | |
US5231360A (en) | Multi-range voltage amplifier having multiplying digital/analog converters and programmable filter using multiplying DAC in feedback loop | |
US3629720A (en) | Digitally controlled variable-gain linear dc amplifier | |
US6492924B2 (en) | Circuits, systems, and methods for signal processors that buffer a signal dependent current | |
US4829263A (en) | High speed instrumentation amplifier with minimized offset voltage and drift | |
US3824413A (en) | Analog feedback frequency responsive circuit | |
US5045805A (en) | High precision composite amplifier with improved high speed response | |
US3885220A (en) | Buffered multiplexer with differential amplifier | |
JPS6313572B2 (ja) | ||
JP4120786B2 (ja) | 可変利得増幅器 | |
JPS5919438B2 (ja) | ダイナミック制御レンジの大きな制御装置 | |
JPH04160912A (ja) | 電子ボリューム | |
JPS592415A (ja) | 増幅器 | |
Adams et al. | Design of a programmable OTA with multi-decade transconductance adjustment | |
JP3455063B2 (ja) | 可変利得増幅器 |