JP4120786B2

JP4120786B2 - 可変利得増幅器

Info

Publication number: JP4120786B2
Application number: JP2002260647A
Authority: JP
Inventors: 武彦中村
Original assignee: アキュフェーズ株式会社
Priority date: 2002-09-05
Filing date: 2002-09-05
Publication date: 2008-07-16
Anticipated expiration: 2022-09-05
Also published as: JP2004104269A

Description

【０００１】
【発明の属する技術分野】
本発明は、定電流ドライブ回路を用いた信号切替器及び同信号切替器を備えた可変利得増幅器に関する。
【０００２】
【従来の技術】
アナログ信号の出力レベルを制御するには可変抵抗器と増幅器とが用いられていることが多い。
図７は従来例１のゲイン可変Ｄ／Ａ変換装置の回路図で、電流出力Ｄ／Ａコンバータ１０１でデジタル・データに応じたアナログ電流を出力し、アナログスイッチＳＷ１０３、増幅器１０２、固定抵抗器１０５、コンデンサ１０４で構成された電流／電圧変換デグリッチ回路によりアナログ電圧を出力する。その出力電圧を可変抵抗器１０７で制御し、増幅器１０８、固定抵抗器１０９，１１０で構成された増幅器で増幅し、所定の出力レベルを得ている。
【０００３】
ここでアナログスイッチＳＷ１０３にＳＷ制御信号が加えられると、増幅器１０２の反転入力端子（−）はＳＷ１０３によって接地され出力レベルは零となる。
前記電流／電圧変換デグリッチ回路はＤ／Ａコンバータで、デジタル信号が入力されてから一定の出力が得られるまでの変換に要する時間であるセットリングタイムの時間の誤差により発生したグリッチ部分を出力しないようにデグリッチコントロール信号であるＳＷ制御信号によってアナログスイッチ１０３を制御し、出力信号に前記グリッチ部分が出力されないようにしている。
さらに、低域フィルタを構成する固定抵抗器１０５とコンデンサ１０４が並列接続され、増幅器１０２に帰還接続して、アナログ信号中に含まれている標本化周波数で基本波が変調されたデジタルフィードスルー信号を減衰させることができる。
【０００４】
図８は従来例２のゲイン可変Ｄ／Ａ変換装置の回路図で、従来例１のフィードバック抵抗の固定抵抗器１０５を可変抵抗器１０６に置換してフィードバック量を制御することによって出力電圧を制御することができ、同時に回路部品点数を低減している。
また、例えばオーディオのステレオアンプとして応用する場合は、前記２つの従来例回路を左右２チャンネル分用意すればよい。この場合それぞれのチャンネルの出力電圧は、可変抵抗器１０７又は１０６に２連型可変抵抗器又は２重軸型可変抵抗器を使用して制御する例が多い。
【０００５】
上記従来例１，２によれば、前記可変抵抗器の抵抗面摺動は機械式接点を利用しているため、経年変化でいわゆる「ガリ」音が発生するなど信頼性が低い。また抵抗値の精度が取れない。さらに信号経路に抵抗体を使用しているためインピーダンスが増加し熱雑音、歪み、クロストークなどが悪化しやすい。
上記オーディオのステレオアンプとしての応用例の場合は、その構造上、左右チャンネルの信号が接近し、かつ抵抗体を通すため出力インピーダンスが高く、そのためクロストーク、ノイズの悪化は基本的にさけることが難しい。
また、前記可変抵抗器は機械的な接点を介して抵抗値を決めているため左右の抵抗値の誤差（連動誤差：通常３ｄＢ程度、微少レベルでは５ｄＢ程度）による信号レベルの差異を生じやすい。
【０００６】
従来例３として、電子的に制御できる可変利得増幅回路を使用した特開平１１−３４０７６０号公報「可変利得増幅回路」によれば、入力信号電圧を電流に変換して出力する電圧−電流変換手段と、設定された可変利得で前記電流を増幅する電流増幅手段と、前記増幅された電流を出力電圧に変換する手段と、基準となる電圧が入力されている時間に前記出力電圧が所定の範囲に収束するように動作点を設定する動作点設定手段とを有して構成している。
【０００７】
上記従来例３の構成によって、８ビットの信号によって制御される８個のアナログスイッチが全てオンした場合に出力電圧が異常に上昇して電源電圧に張り付いてしまうことになって回路として破綻してしまうため、入力信号電圧が所定の動作点（入力動作基準電圧値）にある場合に出力電圧も所定の動作点（出力動作基準電圧値）になるように制御する必要があるために、動作点設定手段として作動する電圧調整回路を配設して、その電圧調整回路から出力されたVclpで制御されたトランジスタと抵抗とで構成されるバイパス回路によって、ＩinからＩbpをバイパスすることによりＩout が所定出力動作点を与えるようなＩsig電流を得るようにＶclpが制御される。また、前記出力電圧の調整動作は、電圧調整回路に供給されるクロックφclpに同期して離散的（間欠的）に行われる。
【０００８】
上記従来例３によれば、電子的に制御できる可変利得増幅回路として、動作点設定手段として作動する電圧調整回路や、バイパス回路などが必要で複雑な回路構成になっていることと、アナログスイッチ切替時に、ドライバ側からストレ・キャパシティによって微分されたパルスが信号側に飛び込んできたり、特に出力電圧の調整動作が、電圧調整回路に供給されるクロックφclpに同期して行われるため大きな入力信号波形のピーク値近辺で調整動作（アナログスイッチ切替）を行った場合、切替ノイズが発生しやすい傾向にある。
【０００９】
【発明が解決しようとする課題】
以上説明した現状に鑑み、回路構成が簡単で、ノイズ発生が無く、複数の信号切替器を並列使用してもクロストークが極めて少なく、また、複数系統の可変利得増幅器の利得合わせを精密に、かつ容易にできる信号切替器及び同信号切替器を備えた可変利得増幅器を提供する。
【００１４】
【課題を解決するための手段】
本発明者は，上記に鑑み鋭意研究の結果，次の手段によりこの課題を解決した。
（１）入力端子に加えられた入力信号電圧Ｖｉｎを電流Ｉに変換して出力する複数の定電流ドライブ回路と、
該定電流ドライブ回路の出力電流Ｉを電圧Ｖｏｕｔに変換して出力する一つの電流−電圧変換回路と、
前記定電流ドライブ回路の各出力端と前記電流−電圧変換回路の反転入力端との間に接続された直列スイッチ回路及び前記複数の定電流ドライブ回路出力端と接地との間に接続された短絡スイッチ回路の二つのスイッチ回路で構成される複数の信号切替回路と、前記複数の信号切替器の直列スイッチ回路及び短絡スイッチ回路の開閉を制御するスイッチ制御回路とで構成され、
かつ、これら複数の定電流ドライブ回路の入力信号電圧Ｖｉｎに対する出力電流Ｉが、それぞれ
Ｉ＝（ｇｍ／２ ⁿ ）×Ｖｉｎ（ｇｍ：相互コンダクタンス、ｎ：０〜ｎの正数）
の関係を有し、初段の定電流ドライブ回路の出力電流Ｉ＝（ｇｍ／２ ⁰ ）×Ｖｉｎに対し、次段以降の各定電流ドライブ回路の出力電流Ｉが順次１／２ ¹ 〜１／２ ⁿ に設定されてなり、これら出力電流Ｉを異にする複数の定電流ドライブ回路それぞれの信号切替回路を制御して得られる出力電流を前記電流−電圧変換回路に加えることによって、前記電流−電圧変換回路の出力電圧を制御する可変利得増幅器において、
前記直列スイッチ及び短絡スイッチが開閉する際に生じるスイッチング・トランジェント・ノイズを相殺するため、前記各直列スイッチ及び短絡スイッチに対応し、前記直列スイッチ及び短絡スイッチの開閉タイミングで開閉する二つのスイッチで構成する複数のチャージインジェクション打ち消し回路を、前記電流−電圧変換回路の非反転入力端と接地間に接続されてなることを特徴とする可変利得増幅器。
【００１５】
（２）前記スイッチ制御回路が、前記複数の信号切替回路の直列スイッチ回路がオンの時短絡スイッチ回路をオフとし、直列スイッチ回路がオフの時短絡スイッチ回路をオンとするようにスイッチの開閉タイミングを制御するものであることを特徴とする前項（１）に記載の可変利得増幅器。
【００１６】
（３）前記スイッチ制御回路が、複数個並列接続された前記信号切替回路の直列スイッチ回路と短絡スイッチ回路のそれぞれのスイッチの開閉タイミングを前記入力信号電圧のゼロクロス点を検知して制御するものであることを特徴とする前項（１）又は（２）に記載の可変利得増幅器。
【００１８】
（４）前記信号切替器を備えた可変利得増幅器の複数台構成において、前記スイッチ制御回路が、前記複数台の可変利得増幅器それぞれに複数個並列接続されている前記信号切替回路のスイッチの開閉を単独又は複数個を制御して複数台の前記可変利得増幅器の利得を制御できることを特徴とする前項（１）〜（３）のいずれか１項に記載の可変利得増幅器。
【００２０】
（５）前記スイッチ回路が、ＣＭＯＳアナログスイッチを用いたブレークビフォアメイクのスイッチ回路であることを特徴とする前項（１）〜（４）のいずれか１項に記載の可変利得増幅器。
【００２１】
【発明の実施の形態】
本発明の実施の形態を図に基づいて説明する。
図１は、本願発明実施例１に記載の信号切替器のブロック図、図２は、図１に示すＶ−ＩＣｏｎｖ．（定電流ドライブ回路）．及びＩ−ＶＣｏｎｖ．（電流−電圧変換回路）の回路図、図３は、実施例２に記載の可変利得増幅器のブロック図、図４は、実施例３に記載の本発明のチャージインジェクション打ち消し回路を有する可変利得増幅器のブロック図、図５は、可変利得増幅器の利得計算説明図、図６は、実施例４に記載の可変利得増幅器を利用したステレオ・オーディオアンプのブロック図、である。
図において、１は信号切替器、２は入力端子、３は出力端子、４は信号切替回路、５はスイッチ制御回路、６は切替信号発生回路、７，８は遅延回路、９はゼロクロス検知回路、１０はゲインボリューム、１１は可変利得増幅器、１２はバランスボリューム、１３はチャージインジェクション打ち消し回路、Ｖｉｎは入力信号電圧、Ｖｏｕｔは出力信号電圧、ＶＩ０〜ＶＩ１５は定電流ドライブ回路（Ｖ−ＩＣｏｎｖ．）、ＩＶは電流−電圧変換回路（Ｉ−ＶＣｏｎｖ．）、ＯＰはオペアンプ、Ｓ０〜Ｓ１５は直列スイッチ回路、ＳＳ０〜ＳＳ１５は短絡スイッチ回路、Ｓ０’〜Ｓ１５’直列スイッチ回路、ＳＳ０’〜ＳＳ１５’は短絡スイッチ回路、Ｂｕｆはバッファーアンプ、ａ，ｂ，ｍ，Ｒは固定抵抗器、Ｚは負荷インピーダンス、である。
【００２２】
［実施例１］
図１に、入力端子２に加えられた入力信号電圧Ｖｉｎを電流に変換して出力し、かつ
Ｉ＝（ｇｍ／２ ⁿ ）×Ｖｉｎ（ｇｍ：相互コンダクタンス、ｎ：０〜ｎの正数）
の関係（電圧電流変換利得）有する定電流ドライブ回路ＶＩ（Ｖ−ＩＣｏｎｖ．）と、定電流ドライブ回路ＶＩの出力電流Ｉを出力信号電圧Ｖｏｕｔに変換して出力端子３に出力する電流−電圧変換回路ＩＶ（Ｉ−ＶＣｏｎｖ．）と、前記定電流ドライブ回路ＶＩと定電流ドライブ回路ＶＩ出力端と前記電流−電圧変換回路ＩＶの入力端との間に接続されたアナログスイッチである直列スイッチ回路Ｓ及び前記定電流ドライブ回路ＶＩ出力端と接地との間に接続されたアナログスイッチである短絡スイッチ回路ＳＳとで構成する信号切替回路４と、前記直列スイッチ回路Ｓ及び短絡スイッチ回路ＳＳを制御するスイッチ制御回路５で構成された信号切替器を示した。
図２において、入力端子２に供給された入力信号電圧Ｖｉｎは固定抵抗器ａを介してオペアンプＯＰの反転端子へ入力され、オペアンプＯＰとバッファーアンプＢｕｆ及び５点の固定抵抗器ａ，ｂ，ｍで構成する定電流ドライブ回路ＶＩで電圧−電流変換され、さらに直列スイッチ回路Ｓを介して、オペアンプＯＰとフィードバック用固定抵抗器Ｒで構成する電流−電圧変換回路ＩＶの反転端子に入力される。電流−電圧変換回路ＩＶは入力電流Ｉを電圧変換し、かつ増幅して出力信号電圧Ｖｏｕｔとして出力端子３を介して図示しない他機器へ供給する。
ここで、定電流ドライブ回路ＶＩの出力電流Ｉは、前記固定抵抗器ａ、ｂ、ｍの抵抗値ａ、ｂ、ｍから、Ｉ＝（ｂ／ａ）×（Ｖｉｎ／ｍ）として決定され、（ｂ／ａ・ｍ）＝（ｇｍ／２ⁿ）とすれば、前式はＩ＝（ｇｍ／２ⁿ）×Ｖｉｎとなり、前記固定抵抗器ａ、ｂ、ｍの抵抗値を適切に選定すれば出力電流Ｉを適宜設定することができる。なお、ここでｇｍは相互コンダクタンス、ｎは０〜ｎの正数である。
【００２３】
図１において、スイッチ制御回路５は、スイッチ回路Ｓ，ＳＳを制御するためのスイッチ制御信号を発生する切替信号発生回路６と、入力信号電圧Ｖｉｎの信号レベルの０電位を検知し、遅延回路７，８を介してスイッチ回路Ｓ，ＳＳを入力信号電圧Ｖｉｎのゼロクロス点、又はゼロ近辺で切り替えるためのスイッチ制御信号を出力するゼロクロス検知回路９で構成している。
ゼロクロス検知回路９を使用しているので、定電流ドライブ回路ＶＩの出力振幅が大きくても信号が０レベルをクロスする点を検知してスイッチ回路Ｓ，ＳＳを制御するため殆どノイズを発生しない。
また、スイッチ回路Ｓ，ＳＳは、前記スイッチ制御回路５によって、直列スイッチ回路Ｓがオンの時、短絡スイッチ回路ＳＳをオフとし、直列スイッチ回路Ｓがオフの時、短絡スイッチ回路ＳＳをオンとするように制御して、定電流ドライブ回路ＶＩが無負荷状態になることを防止している。
なお、本実施例回路の電源は，＋電源Ｖ⁺と、−電源Ｖ^-を使用しているため、定電流ドライブ回路ＶＩの出力端の電位はほぼ０電位で接地電位と同等であり、また、短絡スイッチ回路ＳＳをオンにしても、設定された電流以上に流れることはない。
【００２４】
さらに、上記スイッチ回路Ｓ，ＳＳは、特性が比較的揃っているブレークビフォアメイクのアナログスイッチを１チップにしてＣＭＯＳ内に４回路内蔵しているものを使用しているが、直列スイッチ回路Ｓと短絡スイッチ回路ＳＳのスイッチの開閉タイミングを、それぞれのスイッチ回路入力に接続された例えばＣＲで構成する遅延回路７，８を介して制御することにより、スイッチ回路Ｓ，ＳＳが同時にオン、又は同時にオフになるタイミングを無くして定電流ドライブ回路ＶＩの負荷が２つ以上になったり、又はオープン状態になることを皆無にしてノイズの発生を防止している。
【００２５】
さらにまた、一般にＤ／Ａコンバータ１０１を高速化していくと発生しやすく、Ｄ／Ａコンバータ１０１でデジタル信号が入力されてから一定の出力が得られるまで変換に必要なセットリング中に大きな誤差を発生するために生ずるグリッチ信号を、切替信号発生回路６でデグリッチコントロール信号を生成しスイッチ回路Ｓ，ＳＳを制御することにより、完全なＰＡＭ（Ｐulse Ａmplitude Ｍodulation）波を作ることも可能である。なおこの時、電流−電圧変換回路ＩＶの固定抵抗器Ｒ（図２）に並列に図示しないコンデンサを接続し、標本化の周波数の１／２の帯域制限用低域フィルタを構成し、標本化周波数で基本波が変調された信号を除去するようにすることが好ましい。
【００２６】
［実施例２］
図３は、可変利得増幅器１１のブロック図で、入力端子２に加えられた入力信号電圧Ｖｉｎを電流に変換して出力し、かつ電圧電流変換利得を有する定電流ドライブ回路ＶＩ０〜ＶＩ１５と、該定電流ドライブ回路ＶＩの出力電流を出力信号電圧Ｖｏｕｔに変換して出力し、かつ増幅機能を有する電流−電圧変換回路ＩＶと、前記入力端子２と前記電流−電圧変換回路ＩＶの入力端との間に複数（１６個）個並列接続された前記定電流ドライブ回路ＶＩと該定電流ドライブ回路ＶＩ出力端と前記電流−電圧変換回路ＩＶの入力端との間に接続された直列スイッチ回路Ｓ０〜Ｓ１５及び前記定電流ドライブ回路ＶＩ出力端と接地との間に接続された短絡スイッチ回路ＳＳ０〜ＳＳ１５とで構成する複数の信号切替回路４と、前記スイッチ回路を制御するスイッチ制御回路５と、利得を制御するゲインボリューム１０とで可変利得増幅器１１を構成している。
【００２７】
入力端子２に入力された入力信号電圧Ｖｉｎは、１６個の信号切替回路４の定電流ドライブ回路ＶＩへ入力され電圧−電流変換される。定電流ドライブ回路ＶＩ０〜ＶＩ１５はその出力電流Ｉを後述する電流決定方法によりそれぞれ異なる電圧電流変換利得を有するように決定し、直列スイッチ回路Ｓ０〜Ｓ１５を介して電流−電圧変換回路ＩＶで電流−電圧変換し、出力端子３から出力信号電圧Ｖｏｕｔを出力する。
スイッチ制御回路５は、利得制御用ゲインボリューム１０から入力された直流電位を１６ビットのデジタル信号に変換し、前記直列スイッチ回路Ｓ０〜Ｓ１５及び短絡スイッチ回路ＳＳ０〜ＳＳ１５を制御する。
これら両スイッチ回路は、ゲインボリューム１０から入力された直流電位を変換した１６ビットのデジタル信号にしたがって、前記スイッチ回路を単独切替又は複数個を所定時間間隔で順次切替えることによって利得が制御される。
【００２８】
可変利得増幅器１１の利得を変えるときには、本来なら前記１６個の並列接続された信号切替回路４のアナログスイッチの開閉を１６ビットの信号で同時に切り替えるのが望ましい。しかし、Ｓ０〜Ｓ１５を同時に切り替えると、切替ノイズも同時に発生し、また、スイッチ制御回路５を介してアナログスイッチの開閉を制御して利得を可変するゲインボリューム１０を急激に変化させた時に発生するノイズもあり、聴感上好ましくない。
そこで、ゲインボリューム１０を回して目標の設定値にしたとき、一度に必要以上のスイッチ切替を行わないように許容範囲を決め、数ｍｓｅｃ程度の間隔をあけながら徐々に下位ビットも切り替えていくように、スイッチ制御回路５によってそれぞれのスイッチに対応する遅延回路７，８（図１）を介してスイッチ切替信号を送出すると、聴感上、なめらかに変化するように聞こえ、ノイズも目立たなくなる効果がある。
なお、前記信号切替回路４の直列スイッチ回路Ｓ０〜Ｓ１５を全てオフとし、短絡スイッチ回路ＳＳ０〜ＳＳ１５を全てオンとするように制御すれば、出力信号電圧Ｖｏｕｔは零となるミュート回路として作動する。
その他の構成及び作用は、実施例１と同様である。
【００２９】
［実施例３］
アナログスイッチ切替時に、ドライバ側からストレ・キャパシティによって微分されたパルスが信号側に飛び込んでくる。このスイッチング・トランジェント・ノイズは、スイッチ・ドライバの出力振幅、スイッチング速度、ゲート−ドレイン／ゲート−ソース間の容量、ゲート・ドライバのインピーダンスの影響などで発生するノイズで、アナログスイッチ固有のものであり、対策が必要となる。図４において、さらに実施例２に加え、前記定電流ドライブ回路ＶＩの出力端に接続された前記直列スイッチ回路Ｓ０〜Ｓ１５及び前記短絡スイッチ回路ＳＳ０〜ＳＳ１５のそれぞれに対応する同様な接続形式で配設された、直列スイッチ回路Ｓ０’〜Ｓ１５’と短絡スイッチ回路ＳＳ０’〜ＳＳ１５’のみで構成するチャージインジェクション打ち消し回路１３を前記電流−電圧変換回路ＩＶの入力端に備えて構成している。
【００３０】
そして、前記チャージインジェクション打ち消し回路１３のそれぞれのスイッチ回路の開閉が、例えば、前記信号切替回路４の直列スイッチ回路Ｓ１５を制御する遅延回路７（図１参照）の同じ出力信号によって直列スイッチ回路Ｓ１５’を切替制御し、同様に短絡スイッチ回路ＳＳ１５を制御する遅延回路８（図１参照）の同じ出力信号によって短絡スイッチ回路ＳＳ１５’を切替制御して電流−電圧変換回路ＩＶの非反転端子に入力する。一方信号切替回路４の出力信号は電流−電圧変換回路ＩＶの反転端子に入力されているので、この２つの同相・同時間タイミングの前記スイッチング・トランジェント・ノイズは、電流−電圧変換回路ＩＶ内で相殺され出力には現れない。
Ｚは電流−電圧変換回路ＩＶの反転端子及び非反転端子の入力インピーダンスである。
【００３１】
なお、図１における信号切替器１において、上記説明と同様な直列スイッチ回路Ｓ’及び短絡スイッチ回路ＳＳ’で構成するチャージインジェクション打ち消し回路を配設して、電流−電圧変換回路ＩＶの非反転端子に入力すれば、一方、電流−電圧変換回路ＩＶの反転端子に加えられた直列スイッチ回路Ｓ及び短絡スイッチ回路ＳＳからの信号によって相殺され、前記スイッチング・トランジェント・ノイズは、電流−電圧変換回路ＩＶの出力信号電圧Ｖｏｕｔには現れない。
その他の構成及び作用は、実施例２と同様である。
【００３２】
図５により、実施例２，３における前記定電流ドライブ回路ＶＩ０〜ＶＩ１５の電流配分について説明する。
前記定電流ドライブ回路ＶＩ０〜ＶＩ１５の出力電流Ｉは、図２で記述した定電流ドライブ回路ＶＩの出力電流Ｉの計算式にしたがって、最上位ビットと最下位ビットの電流値を前記固定抵抗器ａ，ｂ，ｍを適切に選定して決定することができ、よって図における上から順に、Ｉ₍₁₅₎＝（ｇｍ／２⁰）Ｖｉｎ、Ｉ₍₁₄₎＝（ｇｍ／２¹）Ｖｉｎ、Ｉ₍₁₃₎＝（ｇｍ／２²）Ｖｉｎ、・・・Ｉ₍₁₎＝（ｇｍ／２¹⁴）Ｖｉｎ、Ｉ₍₀₎＝（ｇｍ／２¹⁵）Ｖｉｎ、に設定されている。
したがって、１６ビットでアナログスイッチＳ０〜Ｓ１５を制御することにより、定電流ドライブ回路ＶＩ０の電流値はＶＩ１５の電流値に対し、−９６ｄＢまでの利得制御が可能な電流値になる。
【００３３】
本願発明によれば、Ｓ０〜Ｓ１５全てのアナログスイッチを同時にオンにしても全電流値はＩ₍₁₅₎の２倍以上にはならない。
また、アナログスイッチの入力インピーダンス（オン抵抗）は、数十Ω〜数百Ωと高いが、本願発明のような電流合成型の場合、アナログスイッチのインピーダンスの影響を受けないため、最上位ビットと最下位ビットの電圧電流変換利得（電流値）を決定する定電流ドライブ回路ＶＩの３種の固定抵抗器ａ，ｂ，ｍ（図２）の抵抗値選択自由度が大きく、また、高抵抗値を使うこともないため熱雑音の発生の極めて少ない回路設計ができる。
【００３４】
［実施例４］
図６において、実施例２，３で示した可変利得増幅器１１をステレオ・オーディオアンプに応用した実施例で、スイッチ制御回路５と、利得を制御するゲインボリューム１０と、左右チャンネルの利得バランスを制御するバランスボリューム１２と、２つの可変利得増幅器１１とで構成されている。
ステレオ・オーディオアンプを構成する前記２つの可変利得増幅器１１は、バランスボリューム１２から入力された直流電位を変換した１６ビットのデジタル信号にしたがって、それぞれの直列スイッチ回路Ｓ０〜Ｓ１５及び短絡スイッチ回路ＳＳ０〜ＳＳ１５を単独切替又は複数個を所定時間間隔で順次切替えて利得を制御することによって、左右チャンネルのバランスが所望の設定になるように制御している。
ここで、ゲインボリューム１０を可変してそれぞれの前記スイッチ回路を単独切替又は複数個を所定時間間隔で順次切替えることによって利得を制御しても、常に左右チャンネルのバランスが所望の設定になるように制御される。
その他の構成と作用は、実施例１〜３と同様である。
【００３５】
上記説明で、ゲインボリューム１０及びバランスボリューム１２によって直流電位をスイッチ制御回路５へ入力しデジタル信号へ変換するように記述したが、前記両ボリュームの代わりにデジタル信号を発生するロータリーエンコーダを使用し、直接デジタル信号をスイッチ制御回路５へ入力しても良い。
【００３６】
【発明の効果】
本願発明によれば、次のような効果が発揮される。
１．定電流ドライブ回路を使用しているので、直列スイッチ回路のオン抵抗の性能に左右されないので、安価なスイッチ回路を採用でき、かつ歪みが悪化しない回路構成を容易に構築できる。
また、スイッチ制御回路が、信号切替回路の直列スイッチ回路がオンの時短絡スイッチ回路をオフとし、特に直列スイッチ回路がオフの時短絡スイッチ回路をオンとするように制御しているので、定電流ドライブ回路出力が電気的に切り離されるだけでなく接地されるため、極めて残留雑音が少なく、かつクロストークの無い信号切替器を提供できる。
【００３７】
２．直列スイッチ回路と短絡スイッチ回路の開閉タイミングをそれぞれのスイッチ回路入力に接続された遅延回路を介して制御しているので、両スイッチ回路が同時にオン、又は同時にオフになるタイミングを無くして定電流ドライブ回路の負荷が２つ以上になったり、又はオープン状態になることを皆無にしてノイズの発生を防止できる。
【００３８】
３．直列スイッチ回路と短絡スイッチ回路の開閉タイミングを入力信号電圧のゼロクロス点を検知して制御しているので、大きな入力信号電圧の信号を切り替えても切替ノイズの無い信号切替器を提供できる。
【００３９】
４．また、前項１．の効果に加えて、定電流ドライブ回路の電圧電流変換利得を精度の良い固定抵抗器で決定でき、複数の信号切替器を電子的に制御しているので、精度の優れた利得制御と、信頼性の高い可変利得増幅器の製作が可能となり、かつスイッチ回路の開閉を単独切替又は複数個を所定時間間隔で順次切り替えて利得を制御できるので、高級なオーディオアンプに採用しても聴感上もなめらかに変化するように聞こえ、切替ノイズの無い可変利得増幅器を提供できる。
【００４０】
５．さらに、電圧−電流変換回路の直列抵抗を低抵抗値に設定できることと、未使用状態では直列スイッチによって電圧−電流変換回路の一部が切り離されることから、極めて雑音が少ない、可変利得増幅器を提供できる。
【００４１】
６．複数の直列スイッチ回路と短絡スイッチ回路の開閉タイミングをそれぞれのスイッチ回路入力に接続された遅延回路を介して制御しているので、両スイッチ回路が同時にオン、又は同時にオフになるタイミングを無くして、複数の定電流ドライブ回路の負荷が２つ以上になったり、又はオープンになることを皆無にしてノイズの発生を防止できる。
【００４２】
７．複数の直列スイッチ回路と短絡スイッチ回路の開閉タイミングを入力信号電圧のゼロクロス点を検知して一斉に制御しているので、大きな入力信号電圧の信号を切り替えても切替ノイズの無い可変利得増幅器を提供できる。
【００４３】
８．前記複数個並列接続された信号切替回路の電圧電流変換利得を有する定電流ドライブ回路が、前記電圧電流変換利得が１／２⁰の初段の定電流ドライブ回路に対し、次段以降の各定電流ドライブ回路の電圧電流変換利得が順次１／２¹〜１／２ⁿに設定できるので、例えば１６ビットの信号で１６個のアナログスイッチを制御することにより、最下位ビットで制御するスイッチ回路の電流値は最上位ビットの電流値に対し、−９６ｄＢまでの電圧電流変換利得制御が可能な電流値になる。さらに全てのアナログスイッチを同時にオンにしても全電流値は最上位ビットの電流値の２倍以上にはならないので、簡単な回路構成で信頼性に優れた可変利得増幅器を提供できる。
【００４４】
９．前項４．〜８．の効果に加えて、例えば、オーディオアンプで従来の可変抵抗器による左右チャンネルの利得バランスの連動誤差は０〜−６０ｄＢでは３ｄＢ以内、０〜−７０ｄＢでは５ｄＢ以内の精度であったが、本願発明によれば０〜−９６ｄＢで±０．２ｄＢ以内の精度で制御できる。また、左右チャンネルの利得バランスを維持した上で利得制御が可能な可変利得増幅器を提供できる。
【００４５】
１０．直列スイッチ回路と短絡スイッチ回路のみで構成するチャージインジェクション打ち消し回路を、単独又は複数の前記信号切替回路の各スイッチ回路に対応して前記電流−電圧変換回路の入力端に備え、かつ前記チャージインジェクション打ち消し回路のそれぞれのスイッチ回路の開閉が、前記信号切替回路の各スイッチ回路を制御するそれぞれの遅延回路出力信号と同一信号によって制御されているので、スイッチング・トランジェント・ノイズが出力端子には全く現れない信号切替器及び同信号切替器を備えた可変利得増幅器を提供できる。
【００４６】
１１．上記スイッチ回路は、特性が比較的揃っているブレークビフォアメイクのアナログスイッチを１チップにしてＣＭＯＳ内に、例えば４回路内蔵しているものを使用することができるので、安価で簡単な回路構成で構築できる信号切替器及び同信号切替器を備えた可変利得増幅器を提供できる。
【図面の簡単な説明】
【図１】本願発明実施例１に記載の信号切替器のブロック図。
【図２】図１に示すＶ−ＩＣｏｎｖ．（定電流ドライブ回路）．及びＩ−ＶＣｏｎｖ．（電流−電圧変換回路）の回路図。
【図３】実施例２に記載の可変利得増幅器のブロック図。
【図４】実施例３に記載の本発明のチャージインジェクション打ち消し回路を有する可変利得増幅器のブロック図。
【図５】可変利得増幅器の利得計算説明図。
【図６】実施例４に記載の可変利得増幅器を利用したステレオ・オーディオアンプのブロック図。
【図７】従来例１のゲイン可変Ｄ／Ａ変換装置の回路図。
【図８】従来例２のゲイン可変Ｄ／Ａ変換装置の回路図。

Claims

入力端子に加えられた入力信号電圧Ｖｉｎを電流Ｉに変換して出力する複数の定電流ドライブ回路と、
該定電流ドライブ回路の出力電流Ｉを電圧Ｖｏｕｔに変換して出力する一つの電流−電圧変換回路と、
前記定電流ドライブ回路の各出力端と前記電流−電圧変換回路の反転入力端との間に接続された直列スイッチ回路及び前記複数の定電流ドライブ回路出力端と接地との間に接続された短絡スイッチ回路の二つのスイッチ回路で構成される複数の信号切替回路と、前記複数の信号切替回路の直列スイッチ回路及び短絡スイッチ回路の開閉を制御するスイッチ制御回路とで構成され、
かつ、これら複数の定電流ドライブ回路の入力信号電圧Ｖｉｎに対する出力電流Ｉが、それぞれ
Ｉ＝（ｇｍ／２ ⁿ ）×Ｖｉｎ（ｇｍ：相互コンダクタンス）
の関係を有し、初段の定電流ドライブ回路の出力電流Ｉ＝（ｇｍ／２ ⁰ ）×Ｖｉｎに対し、次段以降の各定電流ドライブ回路の出力電流Ｉが順次１／２ ¹ 〜１／２ ⁿ に設定されてなり、これら出力電流Ｉを異にする複数の定電流ドライブ回路それぞれの信号切替回路を制御して得られる出力電流を前記電流−電圧変換回路に加えることによって、前記電流−電圧変換回路の出力電圧を制御する可変利得増幅器において、
前記直列スイッチ回路及び短絡スイッチ回路が開閉する際に生じるスイッチング・トランジェント・ノイズを相殺するため、前記各直列スイッチ回路及び短絡スイッチ回路に対応し、前記直列スイッチ回路及び短絡スイッチ回路の開閉タイミングで開閉する二つのスイッチ回路で構成する複数のチャージインジェクション打ち消し回路を、前記電流−電圧変換回路の非反転入力端と接地間に接続されてなることを特徴とする可変利得増幅器。
前記スイッチ制御回路が、前記複数の信号切替回路の直列スイッチ回路がオンの時短絡スイッチ回路をオフとし、直列スイッチ回路がオフの時短絡スイッチ回路をオンとするようにスイッチの開閉タイミングを制御するものであることを特徴とする請求項１に記載の可変利得増幅器。
前記スイッチ制御回路が、複数個並列接続された前記信号切替回路の直列スイッチ回路と短絡スイッチ回路のそれぞれのスイッチの開閉タイミングを前記入力信号電圧のゼロクロス点を検知して制御するものであることを特徴とする請求項１又は２に記載の可変利得増幅器。
前記信号切替器を備えた可変利得増幅器の複数台構成において、前記スイッチ制御回路が、前記複数台の可変利得増幅器それぞれに複数個並列接続されている前記信号切替回路のスイッチの開閉を単独又は複数個を制御して複数台の前記可変利得増幅器の利得を制御できることを特徴とする請求項１〜３のいずれか１項に記載の可変利得増幅器。
前記スイッチ回路が、ＣＭＯＳアナログスイッチを用いたブレークビフォアメイクのスイッチ回路であることを特徴とする請求項１〜４のいずれか１項に記載の可変利得増幅器。