JP2006311361A - 減衰器、それを用いた可変利得増幅器ならびに電子機器 - Google Patents

Abstract

【課題】 マイコンでオーディオ信号増幅器の利得をソフトウェア制御する場合、マイコンの負荷が重くなるという問題が発生する。
【解決手段】 減衰器１００は、２つの入力端子に印加される信号を増幅する増幅器３０に、入力信号Ｖｉｎを減衰して出力する。抵抗群１０は、複数の抵抗Ｒ１〜Ｒｎが直列に接続され、一端に入力信号Ｖｉｎが印加され、他端が接地される。スイッチ群１２は複数のスイッチを含み、第１出力端子１０６および第２出力端子１０８と接続ノードＮ１〜Ｎｎを接続する。比較判定回路１８は、現在の減衰率に対応するデータ変数Ｄｙと、目標値となる減衰率に対応した目標データＤｘとを比較し、アップ信号またはダウン信号を出力する。デコーダ回路１４は、第１、第２スイッチ群ＳＷａ、ＳＷｂのうち、アップダウンカウンタ１６から出力されるデジタルデータＤｙに対応したスイッチを一つづつ選択してオンする。
【選択図】 図２

Description

本発明は、可変利得増幅器の利得制御技術に関する。

オーディオ機器においては、微弱な電気信号であるオーディオ信号を増幅してスピーカやイヤホンなどの音声出力部に供給するために、オーディオ信号増幅器が用いられる。こうしたオーディオ信号増幅器においては、ボリュームを調節するためにその利得を変化させている。こうしたボリュームの調節にはたとえば特許文献１に記載の可変利得増幅器が用いられる。

オーディオ信号増幅器においては、利得を変化させる際に、信号の振幅が不連続となると、クリック音などとして知られる不快なノイズがスピーカから発生し、オーディオを聞く人間の聴覚を刺激する。

こうしたクリック音を低減するためには、オーディオ信号増幅器の利得を緩やかに変化させる必要がある。オーディオ信号増幅器の利得を緩やかに変化させるためには、キャパシタを備えた時定数回路が用いられる。この時定数回路は、キャパシタを充放電することにより、ある時定数を持って上昇、あるいは下降する電圧を生成し、この電圧にもとづいてオーディオ信号増幅器の利得を制御する。

特開２００４−３３６１２９号公報

ここで、オーディオ信号増幅器の利得制御について考える。オーディオ信号増幅器が搭載される電子機器にはマイコンが搭載され、オーディオ信号増幅器の利得は、このマイコンにより制御される。ここで、従来のオーディオ信号増幅器において、利得を大幅に切り替える場合を考える。たとえば、利得が５０段階で切り替え可能なオーディオ信号増幅器の利得を、最大利得から最小利得まで切り替える場合、一度に切り替えるとオーディオ信号が歪んでしまう。そこで、オーディオ信号が歪まないように、マイコンにより、利得を段階的に切り替える制御を行うことになる。しかしながら、マイコンでオーディオ信号増幅器の利得をソフトウェア制御する場合、マイコンの負荷が重くなるという問題が発生する。

本発明はこうした課題に鑑みてなされたものであり、その目的は、減衰率あるいは利得を回路内部で段階的に切り替え可能な減衰器および可変利得増幅器の提供にある。

本発明のある態様は、２つの入力端子に印加される信号を増幅する増幅器に、入力信号を減衰して出力する減衰器に関する。この減衰器は、増幅器の２つの入力端子にそれぞれ接続されるべき第１、第２出力端子と、現在の減衰率に対応するデータ変数と、目標値となる減衰率に対応した目標データとを比較し、アップ信号またはダウン信号を出力する比較判定回路と、比較判定回路から出力されるアップ信号、ダウン信号にもとづき、データ変数を増減するアップダウンカウンタと、を備え、アップダウンカウンタから出力されるデータ変数にもとづき、第１、第２出力端子にそれぞれ異なる減衰率で減衰した入力信号を出力する。

この態様によると、外部から目標値となる減衰率に対応した目標データのみを与えることにより、減衰率が段階的に変化していくため、信号の歪みを低減することができる。なお、本明細書において、入力端子あるいは出力端子とはＬＳＩのパッドを意味するものではなく、回路上の一点を意味するものである。

本発明の別の態様も、２つの入力端子に印加される信号を増幅する増幅器に、入力信号を減衰して出力する減衰器に関する。この減衰器は、増幅器の２つの入力端子にそれぞれ接続されるべき第１、第２出力端子と、複数の抵抗が直列に接続され、一端に入力信号が印加され、他端が接地された抵抗群と、第１出力端子と複数の抵抗の接続ノード間に設けられる複数のスイッチを含む第１スイッチ群と、第２出力端子と複数の抵抗の接続ノード間に設けられる複数のスイッチを含む第２スイッチ群と、現在の減衰率に対応するデータ変数と、目標値となる減衰率に対応した目標データとを比較し、アップ信号またはダウン信号を出力する比較判定回路と、比較判定回路から出力されるアップ信号、ダウン信号にもとづき、データ変数を増減するアップダウンカウンタと、第１、第２スイッチ群から、アップダウンカウンタから出力されるデータ変数に対応したスイッチを一つづつ選択してオンするデコーダ回路と、を備える。

この態様によると、デコーダ回路によってスイッチの選択を制御することにより、抵抗の分圧比を制御することができ、減衰率を段階的に変化させることができる。

第１スイッチ群および第２スイッチ群にそれぞれ含まれる複数のスイッチは、抵抗群に含まれる複数の抵抗の接続ノードに交互に接続されてもよい。
この場合、複数の抵抗の接続ノードに１つのスイッチが接続されることになるため、回路規模の増大を抑えることができるとともに、配線効率の向上を図ることができる。

アップダウンカウンタのカウントステップは、可変であってもよい。入力信号の振幅に応じてカウントステップを制御することにより、減衰率の変化を所望のカーブに近づけることができる。

減衰器は、目標データを保持するためのレジスタ回路をさらに備えてもよい。この場合、マイコンなどにより、外部からレジスタ回路に所望の目標データを書き込めば、減衰器の減衰率はその目標データに対応した値に緩やかに近づいていく。

本発明の別の態様は、可変利得増幅器である。この可変利得増幅器は、上述の減衰器と、第１非反転入力端子および第１反転入力端子に対応づけられた第１差動対と、第２非反転入力端子および第２反転入力端子に対応づけられた第２差動対と、第１、第２差動対に共通に設けられたカレントミラー負荷と、を含む演算増幅器と、演算増幅器の出力端子から第１、第２反転入力端子へと至る帰還経路と、を備える。演算増幅器の第１、第２非反転入力端子には、減衰器の第１、第２出力端子が接続され、減衰器には入力信号として、本可変利得増幅器により増幅すべき信号が入力される。

演算増幅器は、アクティブとする差動対を所定の時定数に従って交互に切り替える。この態様によると、演算増幅器に入力される信号の振幅が徐々に切り替わっていくため、信号の振幅を緩やかに変化させることができる。

本発明のさらに別の態様もまた、可変利得増幅器である。この可変利得増幅器は、上述の減衰器と、第１非反転入力端子および第１反転入力端子に対応づけられた第１差動対と、第２非反転入力端子および第２反転入力端子に対応づけられた第２差動対と、第１、第２差動対に共通に設けられたカレントミラー負荷と、を含む演算増幅器と、を備える。演算増幅器の第１、第２非反転入力端子には、本可変利得増幅器により増幅すべき信号が入力され、第１、第２反転入力端子には、減衰器の第１、第２出力端子が接続される。

演算増幅器の出力端子と反転入力端子間に設けられる帰還抵抗として、上述の減衰器を用いることにより、非反転型の可変利得増幅器を構成することができ、その利得を緩やかに切り替えることができる。

本発明のさらに別の態様もまた、可変利得増幅器である。この可変利得増幅器は、第１非反転入力端子および第１反転入力端子に対応づけられた第１差動対と、第２非反転入力端子および第２反転入力端子に対応づけられた第２差動対と、第１、第２差動対に共通に設けられたカレントミラー負荷と、を含む演算増幅器と、複数の抵抗が直列に接続され、一端に入力信号が印加され、他端が演算増幅器の出力端子に接続された帰還抵抗と、演算増幅器の第１、第２非反転入力端子に基準電圧を印加する電圧源と、演算増幅器の第１反転入力端子と複数の抵抗の接続ノード間に設けられる複数のスイッチを含む第１スイッチ群と、演算増幅器の第２反転入力端子と複数の抵抗の接続ノード間に設けられる複数のスイッチを含む第２スイッチ群と、現在の利得に対応するデータ変数と、目標値となる利得に対応した目標データとを比較し、アップ信号またはダウン信号を出力する比較判定回路と、比較判定回路から出力されるアップ信号、ダウン信号にもとづき、データ変数を増減するアップダウンカウンタと、第１、第２スイッチ群から、アップダウンカウンタから出力されるデータ変数に対応したスイッチを一つづつ選択してオンするデコーダ回路と、を備える。

この態様によると、演算増幅器の出力端子と反転入力端子間に帰還抵抗を備えた反転型の可変利得増幅器において、帰還抵抗の抵抗分圧比をアップダウンカウンタの出力に応じて切り替えることにより、その利得を緩やかに切り替えることができる。

演算増幅器の第１、第２差動対のバイアス電流は、アップダウンカウンタと同期して制御されてもよい。この場合、演算増幅器のアクティブとする差動対がアップダウンカウンタと同期して制御されるため、より滑らかに可変利得増幅器の利得を切り替えることができる。

可変利得増幅器には、増幅すべき信号として、オーディオ信号が入力されてもよい。この場合、可変利得増幅器の利得がボリュームに対応することになる。可変利得増幅器の利得を緩やかに変化させることにより、ボリュームを切り替える際に、オーディオ信号の歪を低減することができる。

可変利得増幅器は、ひとつの半導体基板上に一体集積化されてもよい。

本発明のさらに別の態様は、電子機器である。この電子機器は、音声出力部と、音声出力部に、増幅したオーディオ信号を出力する上述の可変利得増幅器と、可変利得増幅器に、ボリュームに対応した利得を指示するマイコンと、を備える。
音声出力部とは、スピーカやイヤホンなどを含む。この態様によれば、マイコンによって変更後のボリューム値を設定すれば、そのボリュームになるまで可変利得増幅器が段階的に利得を切り替えるため、マイコンの負荷を減らすことができるとともに、音声出力部から不要なノイズが発生するのを防止することができる。

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明に係る減衰器および可変利得増幅器によれば、その減衰率あるいは利得を、回路内部で段階的に切り替えることができ、外部のマイコンなどの負荷を低減することができる。

図１は、本実施の形態に係る可変利得増幅器が使用されるオーディオ信号出力装置の構成を示すブロック図である。オーディオ信号出力装置１０００は、可変利得増幅器２００、パワーアンプ２０２、Ｄ／Ａコンバータ２１０、再生装置２２０、マイコン２３０、スピーカＳＰ１を備える。
このオーディオ信号出力装置は、たとえば車載用オーディオ機器として使用される。
再生装置２２０は、ＣＤプレイヤやＭＤプレイヤ、あるいはその他のデジタルオーディオプレイヤであって、ディスクなどにデジタルデータとして記録される音声データを読み出す。再生装置２２０は、読み出したデジタルデータをデコードして得られるデジタル信号ＳＩＧ１をＤ／Ａコンバータ２１０に出力する。Ｄ／Ａコンバータ２１０は、デジタル信号ＳＩＧ１をＤ／Ａ変換し、アナログ信号ＳＩＧ２として出力する。

可変利得増幅器２００は、アナログ信号ＳＩＧ２を増幅し、パワーアンプ２０２へと出力する。可変利得増幅器２００の利得は、マイコン２３０によって、ボリューム制御信号ＶＯＬにより制御される。
パワーアンプ２０２は、可変利得増幅器２００から出力されるアナログ信号ＳＩＧ３を増幅し、スピーカＳＰ１を駆動する。可変利得増幅器２００の利得が変化することにより、パワーアンプ２０２の入力および出力信号の振幅が制御され、スピーカＳＰ１から出力される音声のボリュームが調節される。

図２は、本実施の形態に係る可変利得増幅器２００の構成を示すブロック図である。可変利得増幅器２００は、減衰器１００、増幅器３０、時定数回路３２を含む。可変利得増幅器２００は、ひとつの半導体基板上に一体集積化されている。
減衰器１００は、入力信号Ｖｉｎを減衰し、２つの入力端子に印加される信号を増幅する増幅器３０に、第１出力信号Ｖｘ１および第２出力信号Ｖｘ２を出力する。詳しくは後述するが、増幅器３０は、２つの入力端子を備え、各入力端子に印加される第１出力信号Ｖｘ１、第２出力信号Ｖｘ２をそれぞれ増幅する２つの増幅部を含んでいる。増幅器３０は、いずれの増幅部をアクティブとするかを連続的に切り替え可能となっている。

減衰器１００は、入出力端子として入力端子１０２、ボリューム制御端子１０４、第１出力端子１０６、第２出力端子１０８を備える。入力端子１０２には、減衰すべき入力信号Ｖｉｎが入力される。この入力信号Ｖｉｎは、図１のＤ／Ａコンバータ２１０から出力されるアナログ信号ＳＩＧ２に相当する。
ボリューム制御端子１０４には、図１のマイコン２３０から出力されるボリューム制御信号ＶＯＬが入力される。減衰器１００は、このボリューム制御信号ＶＯＬにもとづいて減衰率を切り替え、入力信号Ｖｉｎを減衰して増幅器３０へと出力する。
第１出力端子１０６は、後段の増幅器３０の一方の入力端子に第１出力信号Ｖｘ１を出力するための端子であり、第２出力端子１０８は、増幅器３０の他方の入力端子に第２出力信号Ｖｘ２を出力するための端子である。

減衰器１００は、抵抗群１０、スイッチ群１２、デコーダ回路１４、アップダウンカウンタ１６、比較判定回路１８、レジスタ回路２０を含む。
抵抗群１０は、直列に接続された複数の抵抗Ｒ１〜Ｒｎを含み、一端に入力信号Ｖｉｎが印加され、他端が接地される。抵抗群１０は、抵抗分圧回路として機能し、複数の抵抗Ｒ１〜Ｒｎの各接続ノードＮ１〜Ｎｎには、入力信号Ｖｉｎを分圧した電圧が現れる。抵抗群１０の各接続ノードＮ１〜Ｎｎは、スイッチ群１２に接続される。

図３は、スイッチ群１２の内部構成を示す図である。スイッチ群１２は、第１スイッチ群ＳＷａと総称される複数のスイッチＳＷ１ａ、ＳＷ３ａ、ＳＷ５ａ、…、ＳＷｎａと、第２スイッチ群ＳＷｂと総称される複数のスイッチＳＷ２ｂ、ＳＷ４ｂ、ＳＷ６ｂ、…、ＳＷ（ｎ−１）ｂを含む。
第１スイッチ群ＳＷａ内のスイッチは、第１出力端子１０６と接続ノードＮ１〜Ｎｎ間に設けられる。また、第２スイッチ群ＳＷｂ内のスイッチは、第２出力端子１０８と接続ノードＮ１〜Ｎｎ間に設けられる。
第１スイッチ群ＳＷａおよび第２スイッチ群ＳＷｂにそれぞれ含まれる複数のスイッチは、複数の抵抗Ｒ１〜Ｒｎの接続ノードＮ１〜Ｎｎに交互に接続される。すなわち、第１出力端子１０６は、奇数番目の接続ノードのいずれかと接続され、第２出力端子１０８は偶数番目の接続ノードのいずれかと接続される。

図２に戻る。レジスタ回路２０には、マイコン２３０から出力され、ボリューム制御端子１０４に入力されるボリューム制御信号ＶＯＬが書き込まれる。
比較判定回路１８は、レジスタ回路２０と接続されており、レジスタ回路２０に書き込まれたボリューム制御信号ＶＯＬを、デジタルデータＤｘとして読み出す。このデジタルデータＤｘは、減衰器１００の減衰率の目標値となるデータである。また、比較判定回路１８には、現在の減衰率に対応するデジタルデータＤｙが入力されている。比較判定回路１８は、デジタルデータＤｘとＤｙを比較し、Ｄｘ＞Ｄｙのときアップ信号を、Ｄｘ＜Ｄｙのときダウン信号を、Ｄｘ＝Ｄｙのとき停止信号をアップダウンカウンタ１６に出力する。

アップダウンカウンタ１６は、比較判定回路１８から出力されるアップ信号、ダウン信号にもとづき、デジタルデータＤｙを増減する。すなわち、アップ信号が入力されるとき、デジタルデータＤｙを１増加し、ダウン信号が入力されるとき、デジタルデータを１減少させる。アップダウンカウンタ１６および比較判定回路１８により、スイッチ群１２に出力されるデジタルデータＤｙは、目標値となるデジタルデータＤｘに近づいていく。

デコーダ回路１４は、第１、第２スイッチ群ＳＷａ、ＳＷｂのうち、アップダウンカウンタ１６から出力されるデジタルデータＤｙに対応したスイッチを一つづつ選択してオンする。デコーダ回路１４は、たとえば、デジタルデータＤｙと接続ノードＮとを対応させてもよい。すなわち、デジタルデータＤｙ＝ｉが奇数のとき、第１スイッチ群ＳＷａにおいて、ｉ番目のスイッチＳＷｉａをオンし、その他のスイッチをオフするとともに、第２スイッチ群のスイッチにおいては、スイッチの接続状態を保持する。デジタルデータＤｙ＝ｉが偶数のとき、第２スイッチ群においてｉ番目のスイッチＳＷｉｂをオンし、その他のスイッチをオフするとともに、第１スイッチ群ＳＷａの接続状態を保持する。

デジタルデータＤｙはアップダウンカウンタ１６によって連続的に変化するため、第１、第２スイッチ群に属し、互いに隣接する２つのスイッチが同時にオンすることになる。その結果、第１出力端子１０６および第２出力端子１０８にそれぞれ現れる第１出力信号Ｖｘ１および第２出力信号Ｖｘ２は、入力信号Ｖｉｎが異なる減衰率で減衰され、振幅が異なる信号となっている。

以上が減衰器１００の構成である。次に、増幅器３０の構成について説明する。図４は、増幅器３０および時定数回路３２を示す回路図である。増幅器３０は、２つの差動入力端子を備える演算増幅器ＯＰ１を用いたボルテージフォロア回路であり、演算増幅器ＯＰ１の出力端子と反転入力端子は、帰還経路で接続されている。

図５は、増幅器３０に使用される演算増幅器ＯＰ１の構成を示す回路図である。この演算増幅器ＯＰ１は、２組の差動入力端子を備える。以下、第１の差動入力端子をＡチャンネル、第２の差動入力端子をＢチャンネルとよぶ。
演算増幅器ＯＰ１は、トランジスタＭ１〜トランジスタＭ１０、出力増幅段５０を含む。

この演算増幅器ＯＰ１は、トランジスタＭ１、トランジスタＭ２により構成され、Ａチャンネルに対応した第１差動対５２と、トランジスタＭ３、トランジスタＭ４により構成され、Ｂチャンネルに対応した第２差動対５４の２つの差動対を備える。
トランジスタＭ１〜トランジスタＭ４は、ＰチャンネルＭＯＳトランジスタであって、それぞれのゲート端子は、第１非反転入力端子（＋Ａ）、第１反転入力端子（−Ａ）、第２非反転入力端子（＋Ｂ）、第２反転入力端子（−Ｂ）となっている。

トランジスタＭ１、トランジスタＭ２により構成される第１差動対５２には、テール電流源としてトランジスタＭ７が接続される。このトランジスタＭ７はトランジスタＭ８とカレントミラー接続されている。トランジスタＭ７、Ｍ８はＰチャンネルＭＯＳトランジスタであり、トランジスタＭ８のドレイン端子は、第１電流供給端子６０に接続される。同様に、トランジスタＭ３、トランジスタＭ４により構成される第２差動対５４には、トランジスタＭ９が接続される。トランジスタＭ９は、トランジスタＭ１０とカレントミラー接続されている。トランジスタＭ１０のドレイン端子は、第２電流供給端子６２に接続される。第１電流供給端子６０および第２電流供給端子６２は、時定数回路３２に接続される。時定数回路３２は、時定数に従って相補的に増減する第１バイアス電流Ｉｂｉａｓ１および第２バイアス電流Ｉｂｉａｓ２を生成する。
その結果、第１差動対５２には、テール電流として第１バイアス電流Ｉｂｉａｓ１が流れ、第２差動対５４には、テール電流として第２バイアス電流Ｉｂｉａｓ２が流れる。

トランジスタＭ５、トランジスタＭ６は、第１差動対５２および第２差動対５４に共通に接続されたカレントミラー負荷である。トランジスタＭ５、トランジスタＭ６はＮチャンネルＭＯＳトランジスタであって、ソース端子が接地されており、ゲート端子は、トランジスタＭ５のドレイン端子に接続されている。
また、トランジスタＭ５のドレイン端子はトランジスタＭ１、トランジスタＭ３のドレイン端子と接続され、同様にトランジスタＭ６のドレイン端子はトランジスタＭ２、トランジスタＭ４のドレイン端子と接続される。
トランジスタＭ５、トランジスタＭ６は、第１差動対５２および第２差動対５４の定電流負荷として機能する。

トランジスタＭ６のドレイン端子には出力増幅段５０が接続されている。出力増幅段５０は、２つの差動対により生成された出力電流Ｉｏｕｔを増幅し、出力端子６４から出力する。出力増幅段５０は、一般的な演算増幅器の出力段、すなわち増幅段とバッファを備えて構成されるものであればよく、その回路形式は本実施の形態において特に限定されるものではない。

以上のように構成された演算増幅器ＯＰ１の動作について説明する。
第１差動対５２の相互コンダクタンスｇｍ１は、ｇｍ１＝√（β×Ｉｂｉａｓ１）で与えられる。ここで、βは、ゲート幅Ｗ、ゲート長Ｌ、移動度μ、ゲート酸化膜のキャパシタンスＣｏｘを用いて、β＝Ｗ／Ｌ×μＣｏｘで与えられる。いま、第１非反転入力端子（＋Ａ）、第１反転入力端子（−Ａ）に入力される電圧の差、すなわち差動入力電圧をＶｉｎ１とすると、第１差動対により生成される差動電流Ｉｏｕｔ１は、Ｉｏｕｔ１＝ｇｍ１×Ｖｉｎ１となる。
同様にして第２差動対５４の相互コンダクタンスｇｍ２は、ｇｍ２＝√（β×Ｉｂｉａｓ２）で与えられ、差動入力電圧をＶｉｎ２とすると、第２差動対５４により生成される差動電流Ｉｏｕｔ２は、Ｉｏｕｔ２＝ｇｍ２×Ｖｉｎ２となる。

出力増幅段５０により増幅される出力電流Ｉｏｕｔは、第１差動対５２および第２差動対５４によりそれぞれ生成される差動電流Ｉｏｕｔ１、Ｉｏｕｔ２の和で与えられる。すなわち、Ｉｏｕｔ＝Ｉｏｕｔ１＋Ｉｏｕｔ２＝ｇｍ１×Ｖｉｎ１＋ｇｍ２×Ｖｉｎ２で与えられる。
このように、差動対の相互コンダクタンスｇｍ１、ｇｍ２は、それぞれ第１バイアス電流Ｉｂｉａｓ１、第２バイアス電流Ｉｂｉａｓ２の関数として与えられる。したがって、この演算増幅器ＯＰ１においては、第１バイアス電流Ｉｂｉａｓ１、第２バイアス電流Ｉｂｉａｓ２を制御することにより、第１差動対５２および第２差動対５４に対応したＡチャンネル、Ｂチャンネルのいずれをアクティブとするかを、連続的に切り替えることができる。

本実施の形態においては、時定数回路３２は、第１差動対５２、第２差動対５４に流れるテール電流の和を一定値Ｉｓｓとなるように制御し、第１差動対５２および第２差動対５４に流すテール電流のいずれを大きくするかによって、Ａチャンネル、Ｂチャンネルのいずれを支配的とするかを調節する。
たとえば、Ｉｂｉａｓ１＝０、Ｉｂｉａｓ２＝Ｉｓｓとした場合、第２非反転入力端子（＋Ｂ）、第２反転入力端子（−Ｂ）に入力される電圧が差動増幅され、Ｉｂｉａｓ１＝Ｉｓｓ、Ｉｂｉａｓ２＝０とした場合、第１非反転入力端子（＋Ａ）、第１反転入力端子（−Ａ）に入力される電圧を差動増幅することができる。第１、第２差動対の両方にバイアス電流を供給した場合、Ａチャンネル、Ｂチャンネルそれぞれの差動入力電圧がバイアス電流の平方根に比例して増幅される。

図４に戻る。演算増幅器ＯＰ１の第１、第２非反転入力端子には、それぞれ減衰器１００の第１出力信号Ｖｘ１、第２出力信号Ｖｘ２が入力される。
時定数回路３２は、第１バイアス電流Ｉｂｉａｓ１および第２バイアス電流Ｉｂｉａｓ２を互いに相補的な関係を保ちつつ、所定の時定数で増加、あるいは減少させる。このとき増幅器３０において、演算増幅器ＯＰ１のＡチャンネルおよびＢチャンネルのいずれをアクティブとするかが連続的に切り替えられる。

上述したように、第１出力信号Ｖｘ１および第２出力信号Ｖｘ２は、可変利得増幅器２００の入力信号Ｖｉｎが異なる減衰率で減衰された振幅の異なる信号となっている。そのため、Ａチャンネルがアクティブの状態から、Ｂチャンネルがアクティブの状態へ演算増幅器ＯＰ１の動作状態を遷移させると、出力信号Ｖｏｕｔの振幅は、第１出力信号Ｖｘ１の振幅から第２出力信号Ｖｘ２の振幅へと滑らかに切り替えられることになる。

以上のように構成された可変利得増幅器２００の動作について説明する。図６は、本実施の形態に係る可変利得増幅器２００の動作状態を示すタイムチャートである。説明の簡単のため、入力信号Ｖｉｎの振幅および周波数は一定であるとする。
時刻Ｔ０〜Ｔ１の期間、第１スイッチ群ＳＷａにおいてスイッチＳＷ１ａがオンしており、第２スイッチ群ＳＷｂにおいてスイッチＳＷ２ｂがオンしている。このときの第１出力信号Ｖｘ１、第２出力信号Ｖｘ２の振幅は、それぞれＶａｍｐ１、Ｖａｍｐ２となっている。第１出力信号Ｖｘ１の振幅は入力信号Ｖｉｎの振幅と等しい。

また、時定数回路３２により生成されるバイアス電流は、Ｉｂｉａｓ１＝Ｉｓｓ、Ｉｂｉａｓ２＝０に設定されており、増幅器３０の演算増幅器ＯＰ１はＡチャンネルがアクティブとなっている。このとき、増幅器３０は、第１出力信号Ｖｘ１を利得１倍で増幅して出力することになるため、可変利得増幅器２００全体の利得（減衰率）は０ｄＢ、すなわち１倍となる。この状態において、デコーダ回路１４から出力される現在の減衰率に対応するデジタルデータＤｙは１である。また、アップダウンカウンタ１６からは停止信号が出力されている。

時刻Ｔ１に、ユーザがボリュームを低下させる。マイコン２３０は、変更後のボリュームに対応したボリューム制御信号ＶＯＬを可変利得増幅器２００に出力する。このボリューム制御信号ＶＯＬは、レジスタ回路２０に書き込まれる。図６では、変更後のボリュームに相当するデジタルデータＤｘが６の場合を説明する。
レジスタ回路２０のデータが書き換えられると、比較判定回路１８は、デジタルデータＤｘとＤｙを比較する。この状態において、Ｄｙ＜Ｄｘであるため、比較判定回路１８はアップ信号を出力し、アップダウンカウンタ１６はデジタルデータＤｙを２に設定する。デコーダ回路１４は、デジタルデータＤｙ＝２が入力されると、第２スイッチ群ＳＷｂのスイッチＳＷ２ｂをオンする。ただし、図６に示す例では、時刻Ｔ１以前において、あらかじめスイッチＳＷ２ｂがオンとなっているため変化はない。

アップダウンカウンタ１６は、デコーダ回路１４にアップ信号を出力するのと同時に、時定数回路３２に同期信号ＳＹＮＣを出力する。時定数回路３２は、同期信号ＳＹＮＣが入力されると、バイアス電流Ｉｂｉａｓ１を時定数に従って減少させ、バイアス電流Ｉｂｉａｓ２を増加させる。バイアス電流の変化に伴い、演算増幅器ＯＰ１のアクティブとなるチャンネルがＡからＢへと切り替わる。すなわち、時刻Ｔ０〜Ｔ１の時定数回路３２の遷移期間において、可変利得増幅器２００の出力信号Ｖｏｕｔの振幅は、第１出力信号Ｖｘ１の振幅Ｖａｍｐ１から第２出力信号Ｖｘ２の振幅Ｖａｍｐ２へと徐々に変化する。

時刻Ｔ２に、Ｉｂｉａｓ２＝Ｉｓｓ、Ｉｂｉａｓ１＝０となると、演算増幅器ＯＰ１のＢチャンネルがアクティブとなる。時刻Ｔ２に、比較判定回路１８は、デジタルデータＤｙ＝２と、デジタルデータＤｘ＝６を比較し、再度アップ信号を出力する。
比較判定回路１８からアップ信号が出力されると、アップダウンカウンタ１６はデジタルデータＤｙを１増加させ、Ｄｙ＝３とする。デコーダ回路１４は、Ｄｙ＝３が入力されると、第１スイッチ群ＳＷｂのスイッチＳＷ３ａをオンし、スイッチＳＷ１ａをオフする。このとき、第１出力信号Ｖｘ１の振幅はＶａｍｐ３に切り替えられる。Ｄｙは奇数であるため、第２スイッチ群ＳＷｂの切り替えは行わない。

時定数回路３２には、同期信号ＳＹＮＣが再度入力され、バイアス電流Ｉｂｉａｓ２を時定数に従って減少させ、バイアス電流Ｉｂｉａｓ１を増加させる。バイアス電流の変化に伴い、演算増幅器ＯＰ１のアクティブとなるチャンネルがＢからＡへと切り替わる。すなわち、時刻Ｔ１〜Ｔ２の時定数回路３２の遷移期間において、可変利得増幅器２００の出力信号Ｖｏｕｔの振幅は、第２出力信号Ｖｘ２の振幅Ｖａｍｐ２から第１出力信号Ｖｘ１の振幅Ｖａｍｐ３へと徐々に変化する。

時刻Ｔ３以降、同様の動作を繰り返すことにより、比較判定回路１８、アップダウンカウンタ１６によってデジタルデータＤｙが徐々に増加し、出力信号Ｖｏｕｔの振幅は徐々に減少していき、ボリュームが切り替えられる。時刻Ｔ６にＤｘ＝Ｄｙとなり、所望のボリューム値が得られると、比較判定回路１８は停止信号を出力する。アップダウンカウンタ１６は、停止信号が入力されるとデジタルデータＤｙの増減を停止する。

このように、本実施の形態に係る可変利得増幅器２００によれば、マイコン２３０により変更後のボリューム制御信号ＶＯＬを指定すると、比較判定回路１８およびアップダウンカウンタ１６により、自動的にボリュームが１段階ずつ所望の値に近づいていく。
もし、アップダウンカウンタ１６、比較判定回路１８を設けない場合、マイコン２３０において、現在のボリューム値から目標とするボリューム値に達するまで、都度レジスタ回路２０を書き換える必要があるため、マイコン２３０の負荷が増加することになる。また、目標とするボリューム値に対応するデータをレジスタ回路２０に直接書き込むと、現在のボリューム値との差が非常に大きい場合に、出力信号の振幅が急激に変化してしまうため、ノイズが発生してしまう。すなわち、本実施の形態に係る可変利得増幅器２００によれば、スピーカＳＰ１から出力される信号の振幅を緩やかに切り替えてノイズの発生を低減するとともに、マイコン２３０の負荷を軽減することができる。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

図７（ａ）、（ｂ）は、図２の可変利得増幅器２００の変形例を示す回路図である。
図７（ａ）の可変利得増幅器２００は、減衰器１００および演算増幅器ＯＰ１を含む。演算増幅器ＯＰ１の第１非反転入力端子（＋Ａ）、第２非反転入力端子（＋Ｂ）には、本可変利得増幅器により増幅すべき信号Ｖｉｎが入力され、第１反転入力端子（−Ａ）、第２反転入力端子（−Ｂ）には、減衰器１００の第１出力端子１０６、第２出力端子１０８が接続される。このようにして構成された可変利得増幅器２００は、帰還抵抗に図２の減衰器１００を用いた非反転型の増幅器となっており、帰還抵抗の値を変化させることにより利得を緩やかに変化させることができる。

図７（ｂ）の可変利得増幅器２００も、減衰器１００および演算増幅器ＯＰ１を含む。この可変利得増幅器２００においては、減衰器１００の抵抗群１０の他端は接地される代わりに演算増幅器ＯＰ１の出力端子に接続される。演算増幅器ＯＰ１の第１非反転入力端子（＋Ａ）、第２非反転入力端子（＋Ｂ）には、電圧源から出力される基準電圧Ｖｒｅｆが入力される。また、減衰器１００の第１出力端子１０６、第２出力端子１０８はそれぞれ、演算増幅器ＯＰ１の第１反転入力端子（−Ａ）、第２反転入力端子（−Ｂ）と接続される。
このようにして構成された可変利得増幅器２００は、帰還抵抗に図２の減衰器１００を用いた反転型の増幅器となっており、帰還抵抗の値を変化させることにより利得を緩やかに変化させることができる。

実施の形態では、アップダウンカウンタ１６はアップ信号およびダウン信号が入力されたときに、デジタルデータＤｙを１づつカウントアップ、あるいはカウントダウンしたがこれには限定されず、２以上のステップで増減してもよい。このステップは、ノイズが発生しない範囲で設定すればよい。
また、カウントステップは可変としてもよい。ボリューム変更時に発生するノイズは、出力信号Ｖｏｕｔの振幅の変動量の絶対値に依存する。したがって、たとえば、出力信号Ｖｏｕｔの振幅が大きいときには、カウントのステップを小さく設定して振幅の変化を小さく設定する。また、出力信号Ｖｏｕｔの振幅が小さい場合にはカウントのステップを大きく設定してもよい。この場合、ノイズの発生を抑制しつつ、所望のボリューム値に遷移するまでの時間を短縮することができる。

ここで、出力信号Ｖｏｕｔの振幅は、減衰器１００の減衰率および入力信号Ｖｉｎの振幅に依存するため、アップダウンカウンタ１６のカウントステップは、いずれかに応じて切り替えてもよい。減衰器１００の減衰率に応じてカウントステップを変化させる場合、デジタルデータＤｙがＤｙ１〜Ｄｙ２の範囲において１ステップとし、Ｄｙ２〜Ｄｙ３の範囲において２ステップとし、Ｄｙ３〜Ｄｙ４の範囲において４ステップとするなどの設定が考えられる。

また、図４や図７（ａ）、（ｂ）に示した増幅器３０は、３つ以上の差動入力端子を備えていてもよい。たとえば、３つの差動入力端子を備える場合、図５の演算増幅器ＯＰ１に３つの差動対を設け、時定数回路３２は、各差動対に対して３つのバイアス電流Ｉｂｉａｓ１〜Ｉｂｉａｓ３を生成すればよい。また、図２、図３に示す減衰器１００には、第１〜第３出力端子を設け、各出力端子ごとに第１から第３のスイッチ群を設ければよい。同様にして、さらに多くの差動入力対を設けてもよい。

実施の形態では、第１スイッチ群ＳＷａおよび第２スイッチ群ＳＷｂに含まれるスイッチは、抵抗群１０の接続ノードに交互に接続される場合について説明したがこれには限定されず、回路面積に余裕がある場合には、第１スイッチ群ＳＷａ、第２スイッチ群ＳＷｂそれぞれに含まれるスイッチをすべての接続ノードに設けてもよい。

実施の形態に係る可変利得増幅器が使用されるオーディオ信号出力装置の構成を示すブロック図である。 図１の可変利得増幅器の構成を示すブロック図である。 図２のスイッチ群の内部構成を示す図である。 図２の増幅器および時定数回路を示す回路図である。 図４の増幅器に使用される演算増幅器の構成を示す回路図である。 図２の可変利得増幅器の動作状態を示すタイムチャートである。 図７（ａ）、（ｂ）は、図２の可変利得増幅器の変形例を示す回路図である。

符号の説明

１００ 減衰器、 １０ 抵抗群、 １２ スイッチ群、 １４ デコーダ回路、 １６ アップダウンカウンタ、 １８ 比較判定回路、 ２０ レジスタ回路、 １０２ 入力端子、 １０４ ボリューム制御端子、 １０６ 第１出力端子、 １０８ 第２出力端子、 ３０ 増幅器、 ３２ 時定数回路、 ２００ 可変利得増幅器、 ＳＷａ 第１スイッチ群、 ＳＷｂ 第２スイッチ群、 Ｖｘ１ 第１出力信号、 Ｖｘ２ 第２出力信号、 ＯＰ１ 演算増幅器、 ２０２ パワーアンプ、 ２１０ Ｄ／Ａコンバータ、 ２２０ 再生装置、 ＳＰ１ スピーカ、 ２３０ マイコン。

Claims (12)

1. ２つの入力端子に印加される信号を増幅する増幅器に、入力信号を減衰して出力する減衰器であって、
   前記増幅器の２つの入力端子にそれぞれ接続されるべき第１、第２出力端子と、
   現在の減衰率に対応するデータ変数と、目標値となる減衰率に対応した目標データとを比較し、アップ信号またはダウン信号を出力する比較判定回路と、
   前記比較判定回路から出力されるアップ信号、ダウン信号にもとづき、前記データ変数を増減するアップダウンカウンタと、
   を備え、前記アップダウンカウンタから出力される前記データ変数にもとづき、前記第１、第２出力端子にそれぞれ異なる減衰率で減衰した前記入力信号を出力することを特徴とする減衰器。
2. ２つの入力端子に印加される信号を増幅する増幅器に、入力信号を減衰して出力する減衰器であって、
   前記増幅器の２つの入力端子にそれぞれ接続されるべき第１、第２出力端子と、
   複数の抵抗が直列に接続され、一端に前記入力信号が印加され、他端が接地された抵抗群と、
   前記第１出力端子と前記複数の抵抗の接続ノード間に設けられる複数のスイッチを含む第１スイッチ群と、
   前記第２出力端子と前記複数の抵抗の接続ノード間に設けられる複数のスイッチを含む第２スイッチ群と、
   現在の減衰率に対応するデータ変数と、目標値となる減衰率に対応した目標データとを比較し、アップ信号またはダウン信号を出力する比較判定回路と、
   前記比較判定回路から出力されるアップ信号、ダウン信号にもとづき、前記データ変数を増減するアップダウンカウンタと、
   前記第１、第２スイッチ群から、前記アップダウンカウンタから出力される前記データ変数に対応したスイッチを一つづつ選択してオンするデコーダ回路と、
   を備えることを特徴とする減衰器。
3. 前記第１スイッチ群および前記第２スイッチ群にそれぞれ含まれる複数のスイッチは、前記抵抗群に含まれる複数の抵抗の接続ノードに交互に接続されることを特徴とする請求項２に記載の減衰器。
4. 前記アップダウンカウンタのカウントステップは、可変であることを特徴とする請求項１から３のいずれかに記載の減衰器。
5. 前記目標データを保持するためのレジスタ回路をさらに備えることを特徴とする請求項１から３のいずれかに記載の減衰器。
6. 請求項１から５のいずれかに記載の減衰器と、
   第１非反転入力端子および第１反転入力端子に対応づけられた第１差動対と、第２非反転入力端子および第２反転入力端子に対応づけられた第２差動対と、前記第１、第２差動対に共通に設けられたカレントミラー負荷と、を含む演算増幅器と、
   前記演算増幅器の出力端子から前記第１、第２反転入力端子へと至る帰還経路と、を備え、
   前記演算増幅器の前記第１、第２非反転入力端子には、前記減衰器の前記第１、第２出力端子が接続され、前記減衰器には前記入力信号として、本可変利得増幅器により増幅すべき信号が入力されることを特徴とする可変利得増幅器。
7. 請求項１から５のいずれかに記載の減衰器と、
   第１非反転入力端子および第１反転入力端子に対応づけられた第１差動対と、第２非反転入力端子および第２反転入力端子に対応づけられた第２差動対と、前記第１、第２差動対に共通に設けられたカレントミラー負荷と、を含む演算増幅器と、を備え、
   前記演算増幅器の前記第１、第２非反転入力端子には、本可変利得増幅器により増幅すべき信号が入力され、前記第１、第２反転入力端子には、前記減衰器の前記第１、第２出力端子が接続されることを特徴とする可変利得増幅器。
8. 第１非反転入力端子および第１反転入力端子に対応づけられた第１差動対と、第２非反転入力端子および第２反転入力端子に対応づけられた第２差動対と、前記第１、第２差動対に共通に設けられたカレントミラー負荷と、を含む演算増幅器と、
   複数の抵抗が直列に接続され、一端に入力信号が印加され、他端が前記演算増幅器の出力端子に接続された帰還抵抗と、
   前記演算増幅器の第１、第２非反転入力端子に基準電圧を印加する電圧源と、
   前記演算増幅器の第１反転入力端子と前記複数の抵抗の接続ノード間に設けられる複数のスイッチを含む第１スイッチ群と、
   前記演算増幅器の第２反転入力端子と前記複数の抵抗の接続ノード間に設けられる複数のスイッチを含む第２スイッチ群と、
   現在の利得に対応するデータ変数と、目標値となる利得に対応した目標データとを比較し、アップ信号またはダウン信号を出力する比較判定回路と、
   前記比較判定回路から出力されるアップ信号、ダウン信号にもとづき、前記データ変数を増減するアップダウンカウンタと、
   前記第１、第２スイッチ群から、前記アップダウンカウンタから出力される前記データ変数に対応したスイッチを一つづつ選択してオンするデコーダ回路と、
   を備えることを特徴とする可変利得増幅器。
9. 前記演算増幅器の第１、第２差動対のバイアス電流は、前記アップダウンカウンタと同期して制御されることを特徴とする請求項６から８のいずれかに記載の可変利得増幅器。
10. 増幅すべき信号として、オーディオ信号が入力されることを特徴とする請求項６から８のいずれかに記載の可変利得増幅器。
11. 前記可変利得増幅器は、ひとつの半導体基板上に一体集積化されることを特徴とする請求項６から８のいずれかに記載の可変利得増幅器。
12. 音声出力部と、
    前記音声出力部に、増幅したオーディオ信号を出力する請求項１０に記載の可変利得増幅器と、
    前記可変利得増幅器に、ボリュームに対応した利得を指示するマイコンと、
    を備えることを特徴とする電子機器。

Images