KR20090034718A

KR20090034718A - 음성출력장치 및 음성출력 방법

Info

Publication number: KR20090034718A
Application number: KR1020080076878A
Authority: KR
Inventors: 토시미 야마다
Original assignee: 오끼 덴끼 고오교 가부시끼가이샤
Priority date: 2007-10-04
Filing date: 2008-08-06
Publication date: 2009-04-08
Also published as: KR101499485B1; US8150064B2; JP5156321B2; US20090092264A1; JP2009094635A; CN101404479A

Abstract

비교적 간단하고 소규모의 회로 구성과 제어 타이밍에 의해, 팝 노이즈의 발생을 방지한다. D/A변환기(20)에 의해, 디지털 음성신호를 아날로그 음성신호로 변환하는 동시에, 비반전 앰프(30)에 의해, 상기 아날로그 음성신호를 증폭한다. 2단의 반전 앰프 40,50에 의해, 제1 타이밍에서, 비반전 앰프(30)의 출력 신호를 증폭하는 동시에, 스위치(75)에 의해 반전 앰프(50)의 출력 신호를 스피커 앰프(60)에 입력한다. 제1 타이밍 후의 제2 타이밍에서, 반전 앰프(50)의 출력 신호를 스피커(83)에 출력하는 동시에, 스피커 앰프(60)에 의해, 반전 앰프(50)의 출력 신호를 증폭하여 스피커(83)에 출력한다. 제2 타이밍후의 제3 타이밍에서, 반전 앰프 40,50의 출력을 정지하는 동시에, 스피커 앰프(60)의 출력을 정지한다.

D/A변환기, 비반전 앰프, 반전 앰프, 스피커 앰프, 출력 신호

Description

음성출력장치 및 음성출력 방법{VOICE OUTPUT DEVICE AND VOICE OUTPUT METHOD}

본 발명은, 오디오 시스템 등에 있어서의 팝 노이즈 발생을 방지할 수 있는 음성출력장치 및 음성출력 방법에 관한 것이다.

예를 들면 오디오 시스템에서는, 전원 투입시나 전원 차단시 등에 헤드폰, 이어폰 또는 스피커로부터 “찌직”과 같은 잡음, 소위 팝 노이즈가 발생하므로, 이 팝 노이즈를 저감하기 위한 기술이, 예를 들면 다음과 같은 문헌 등에서 제안되고 있다.

[특허문헌 1] 일본국 공개특허공보 특개평 7-264066호

[특허문헌 2] 일본국 공개특허공보 특개 2005-159871호

특허문헌 1에는, 전원 투입시 및 차단시의 팝 노이즈의 발생 등을 방지할 수 있는 디지털/아날로그(이하 「D/A」라고 한다.)변환 장치의 기술이 기재되어 있다. 이 기술은, 디지털 신호를 아날로그 신호로 변환하는 D/A변환기와, 이 D/A변환기의 출력 신호를 증폭하는 왼쪽 채널용의 증폭기(이하 「앰프」라고 한다.) 및 오른쪽 채널용의 앰프와, 이들 2개의 앰프의 출력 신호로부터 고역 노이즈를 제거하는 2개의 로패스 필터로 이루어지는 D/A변환 장치에 있어서, 상기 D/A변환기의 출력 신호를 입력하여 출력 신호를 상기 2개의 앰프로 내보내는 칩 인에이블 단자가 있는 2개의 로직 버퍼와, 전원 불안정 기간 동안 디스에이블 신호를 상기 칩 인에이블 단자로 내보내고, 동시에 전원이 안정한 상태에서 인에이블 신호를 상기 칩 인에이블 단자로 내보내는 제어회로를 설치하고 있다.

또한, 특허문헌 2에는, 오디오용 앰프의 전원 투입시나 전원 차단시에 발생하는 팝 노이즈를 저감할 수 있는 팝 노이즈 저감 회로의 기술이 기재되어 있다. 이 팝 노이즈 저감 회로는, 오디오 신호(음성신호)를 증폭하는 앰프의 전원 투입시 또는 전원 차단시에, 이 앰프의 출력 신호를 아날로그/디지털(이하 「A/D」라고 한다.) 변환한 출력 데이터를 공급하는 A/D변환기와, 상기 출력 데이터를 받아들여, 이 출력 데이터에 따라, 상기 앰프의 출력 신호가 그 재생시에 재생용 스피커로 재생할 수 없는 가청대역 이하의 주파수의 신호가 되도록 하는 바이어스 전압을 상기 앰프에 부여하기 위한 데이터를 공급하는 제어 수단과, 상기 데이터를 받아, 이것을 D/A변환하여 바이어스 전압으로서 상기 앰프에 공급하는 D/A변환기를 구비하고 있다.

도 11은, 종래의 일반적인 음성출력장치를 나타내는 개략의 구성도이다.

이 음성출력장치는, 디지털 음성신호를 아날로그 음성신호로 변환하는 D/A변환기(1)를 가지고, 이 출력측에, 결합 용량(커플링 콘덴서)(2)을 통해 앰프(3)가 접속되어 있다. 앰프(3)의 출력측에는, 왼쪽 채널용 앰프(4) 및 오른쪽 채널용 앰 프(5)가 접속되고, 이 2개의 앰프 4,5의 출력측에, 부하 저항 8Ω의 스피커(6)가 접속되어 있다.

이 종류의 음성출력장치에서는, 디지털 음성신호가 입력되면, 이 디지털 음성신호가 D/A변환기(1)에 의해 아날로그 음성신호로 변환된다. 아날로그 음성신호는, 결합 용량(2)을 통해, 앰프(3)에 의해 증폭되고, 또한 이 앰프(3)의 출력 신호가, 왼쪽 채널용 앰프(4) 및 오른쪽 채널용 앰프(5)에 의해 각각 증폭된 후, 스피커(6)로부터 음성신호로서 출력된다.

여기에서, 결합 용량(2)은, D/A변환기(1)와 앰프 3∼5의 전원전압이 다르고 음성신호의 중심전압이 다를 경우에, 이 결합 용량(2)으로 교류(이하 「ＡＣ」라고 한다.) 결합함으로써, 직류(이하 「ＤＣ」라고 한다.)성분을 분리하는 기능을 가지고 있다. 또한 이 결합 용량(2)은, 파워 업 시(전원 투입시)나 파워 다운 시(전원 차단시)에, 앰프 3∼5의 ＤＣ오프셋 전압에 대하여 D/A변환기(1)의 ＤＣ오프셋 전압이 가산되는 것을 방지하고, 팝 노이즈 출력을 방지하는 역할도 하고 있다.

일반적으로는, 팝 노이즈라고 판단할 수 있는 가청음은 ＤＣ레벨에서 10mV이상의 변화로, 20kHz까지의 주파수 성분이 된다. 또한, 특허문헌 2에 기재되어 있는 바와 같이, 앰프의 기준전압을 D/A변환기에 의해 단계적으로 상승시켜, 팝 노이즈를 저감시키는 방법도 있다.

그러나, 종래의 음성출력장치에 있어서, D/A변환기(1)와 앰프 3∼5 사이에 결합 용량(2)을 삽입하는 방법을 반도체 장치로 실현할 경우, 팝 노이즈의 발생 등을 방지하기 위해, 앰프 3∼5측의 음성신호의 중심전압(기준전압)으로 동작할 필요가 있다. 이 때, 앰프(3)를 예를 들면 입력 저항을 가지는 반전 앰프에 의해 구성했을 경우, 이 앰프(3)의 입력측이 (결합 용량(2)+저항)의 하이패스 필터(고주파 통과 필터)가 되므로, 음성신호의 통과 영역을 생각하면, 1μＦ정도의 용량값이 필요하기 때문에, 레이아웃 면적이 팽대하게 되는 과제가 있다. 예를 들면 결합 용량(2)의 시트 용량값이 1ｆＦ[μm²]인 경우, 레이아웃 면적 31.6[mm] ×31.6[mm]이 필요하게 되어, 현실적으로 실현하기 위해서는 반도체장치에 외장형 용량이 필요하게 되므로, 외장형 부품추가의 결점이 있다.

또한, 특허문헌 2와 같이 , 앰프 3∼5의 기준전압을 D/A변환기로 제어하는 방법에 있어서는, 별도 제어용의 회로가 필요하게 되어, 배치 면적이 증대하게 되는 과제가 있다.

본 발명의 음성출력장치는, 디지털 음성신호를 아날로그 음성신호로 변환하는 D/A변환기와, 상기 D/A변환기와 함께 활성화하고, 소정의 중심전압을 기준으로 하여 상기 아날로그 음성신호를 증폭하여 출력하는 제1 증폭 수단과, 제2 증폭 수 단과, 제3 증폭 수단을 가지고 있다.

여기에서, 상기 제2 증폭 수단은, 상기 제1 증폭 수단의 활성화 후의 제1 타이밍에서, 제1 논리 레벨 및 제2 논리 레벨로 천이하는 제1 인에이블 신호의 상기 제1 논리 레벨에 의해 활성화하고, 상기 제1 증폭 수단의 출력 신호를 증폭하여 전기/음성변환기에 출력하고, 상기 제1 타이밍후의 제3 타이밍에서, 상기 제2 논리 레벨에 의해 상기 전기/음성변환기로의 출력을 정지하는 것이다.

또한 상기 제3 증폭 수단은, 상기 제1 타이밍에서, 상기 제1 논리 레벨에 의해 상기 제2 증폭 수단의 출력 신호를 입력하고, 상기 제1 및 제3 타이밍 사이의 제2 타이밍에서, 제3 논리 레벨 및 제4 논리 레벨로 천이하는 제2 인에이블 신호의 상기 제3 논리 레벨에 의해 활성화하고, 상기 제2 증폭 수단의 출력 신호를 증폭하여 상기 전기/음성변환기에 출력하고, 상기 제3 타이밍에서, 상기 제4 논리 레벨에 의해 상기 전기/음성변환기로의 출력을 정지하는 것이다.

본 발명의 다른 음성출력장치는, D/A변환기와, 제1, 제2 및 제3 증폭 수단과, 스위치와, 출력제어수단을 가지고 있다.

여기에서, 상기 D/A변환기는, 제1 타이밍에서, 제1 논리 레벨 및 제2 논리 레벨로 천이하는 제1 인에이블 신호의 상기 제1 논리 레벨에 의해 활성화하고, 상기 제1 타이밍후의 제2 타이밍에서, 디지털 음성신호를 아날로그 음성신호로 변환하여 출력하고, 상기 제2 타이밍후의 제3 타이밍에서, 상기 제2 논리 레벨에 의해 상기 출력을 정지하는 것이다. 상기 제1 증폭 수단은, 상기 제1 타이밍에서, 상기 제1 논리 레벨에 의해 활성화하고, 상기 제2 타이밍에서, 소정의 중심전압을 기준 으로 하여 상기 아날로그 음성신호를 증폭하여 출력하고, 상기 제2 논리 레벨에 의해 상기 출력을 정지하는 것이다. 상기 제2 증폭 수단은, 제3 논리 레벨 및 제4 논리 레벨로 천이하는 제2 인에이블 신호의 상기 제3 논리 레벨에 의해 활성화하고, 상기 제2 타이밍에서, 상기 제1 증폭 수단의 출력 신호를 증폭하여 제1 음성출력 단자에 출력하고, 상기 제4 논리 레벨에 의해 상기 제1 음성출력 단자로의 출력을 정지하는 것이다.

상기 제3 증폭 수단은, 상기 제3 논리 레벨에 의해 상기 제2 증폭 수단의 출력 신호를 입력하고, 제5 논리 레벨 및 제6 논리 레벨로 천이하는 제3 인에이블 신호의 상기 제5 논리 레벨에 의해 활성화하고, 상기 제2 증폭 수단의 출력 신호를 증폭하여 제2 음성출력 단자에 출력하고, 상기 제6 논리 레벨에 의해 상기 제2 음성출력 단자로의 출력을 정지하는 것이다. 상기 스위치는, 상기 제2 타이밍에서, 제7 논리 레벨 및 제8 논리 레벨로 천이하는 제4 인에이블 신호의 상기 제7 논리 레벨에 의해 온 상태가 되어서 상기 제1 증폭 수단의 출력 신호를 상기 제1 음성출력 단자에 출력하고, 상기 제3 타이밍후의 소정의 타이밍에서, 상기 제8 논리 레벨에 의해 오프 상태가 되어 상기 제1 음성출력 단자로의 출력을 정지하는 것이다. 또한 상기 출력제어수단은, 상기 제2 또는 제4 인에이블 신호에 근거하여, 상기 제1 음성출력 단자로부터의 출력을 제어하는 것이다.

본 발명의 음성출력 방법은, D/A변환기에 의해, 디지털 음성신호를 아날로그 음성신호로 변환하는 동시에, 제1 증폭 수단에 의해, 소정의 중심전압을 기준으로 하여 상기 아날로그 음성신호를 증폭하여 출력하는 처리와, 제1 논리 레벨 및 제2 논리 레벨로 천이하는 제1 인에이블 신호의 상기 제1 논리 레벨에 의해 활성화하는 제2 증폭 수단에 의해, 상기 제1 증폭 수단의 활성화 후의 제1 타이밍에서, 상기 제1 증폭 수단의 출력 신호를 증폭하여 출력하는 동시에, 상기 제1 논리 레벨에 의해 상기 제2 증폭 수단의 출력 신호를, 제3 논리레벨 및 제4 논리 레벨로 천이하는 제2 인에이블 신호의 상기 제3 논리 레벨에 의해 활성화하는 제3 증폭 수단에 입력하는 처리를 행한다.

다음에 상기 제1 타이밍 후의 제2 타이밍에서, 상기 제2 증폭 수단의 출력 신호를 전기/음성변환기에 출력하는 동시에, 상기 제3 증폭 수단에 의해, 상기 제2 증폭 수단의 출력 신호를 증폭하여 상기 전기/음성변환기에 출력하는 처리와, 상기 제2 타이밍후의 제3 타이밍에서, 상기 제2 논리 레벨에 의해 상기 제2 증폭 수단의 출력을 정지하는 동시에, 상기 제4 논리 레벨에 의해 상기 제3 증폭 수단의 출력을 정지하는 처리를 행한다.

본 발명의 다른 음성출력 방법은, 제1 타이밍에서, 제1 논리 레벨 및 제2 논리 레벨로 천이하는 제1 인에이블 신호의 상기 제1 논리 레벨에 의해 활성화하는 D/A변환기에 대하여, 상기 제1 타이밍후의 제2 타이밍에 기준전압이 입력되면, 상기 D/A변환기에 의해, 디지털 음성신호를 아날로그 음성신호로 변환하는 동시에, 상기 제1 논리 레벨에 의해 활성화하는 제1 증폭 수단에 의해, 소정의 중심전압을 기준으로 하여 상기 아날로그 음성신호를 증폭하여 출력하는 처리와, 제3 논리 레벨 및 제4 논리 레벨로 천이하는 제2의 인에이블 신호의 상기 제3 논리 레벨에 의해 온 상태가 되는 스위치에 의해, 상기 제1 증폭 수단의 출력 신호를 음성출력 단 자에 출력하는 처리를 행한다.

다음에 상기 제2 타이밍후의 제3 타이밍에서, 상기 제1 인에이블 신호를 상기 제2 논리 레벨로 천이하여 상기 D/A변환기 및 상기 제1 증폭 수단을 비활성화하는 처리와, 상기 제3 타이밍후의 제4 타이밍에서, 상기 제4 논리 레벨에 의해 제어되는 출력제어수단에 의해, 상기 음성출력 단자로부터의 출력을 정지하는 처리를 행한다.

본 발명의 음성출력장치에 의하면, D/A변환된 아날로그 음성신호를 결합 용량으로 ＡＣ결합하지 않고 직접 음성신호를 출력하는 구성으로 되어있기 때문에, 비교적 간단한 회로 구성으로, 팝 노이즈의 발생을 방지할 수 있고, 또한, 음성출력장치를 반도체장치 등으로 형성할 경우에 레이아웃 면적을 작게 할 수 있다.

또한, 본 발명의 음성출력 방법에 의하면, D/A변환된 아날로그 음성신호를 결합 용량으로 ＡＣ결합하지 않고 직접 음성신호를 출력하는 방법으로 되어있기 때문에, 비교적 간단한 제어 타이밍으로, 팝 노이즈의 발생을 방지할 수 있다.

음성출력장치는, 디지털 음성신호를 아날로그 음성신호로 변환하는 D/A변환기와, 상기 D/A변환기와 함께 활성화하고, 소정의 중심전압을 기준으로 하여 상기 아날로그 음성신호를 증폭하여 출력하는 비반전 앰프와, 2단의 제1 및 제2 반전 앰프와, 제3 반전 앰프를 가지고 있다.

여기에서, 상기 2단의 제1 및 제2 반전 앰프는, 상기 비반전 앰프의 활성화후의 제1 타이밍에서, 제1 논리 레벨(예를 들면 “1”) 및 제2 논리 레벨(예를 들면 “0”)로 천이하는 제1 인에이블 신호의 상기 제1 논리 레벨에 의해 활성화하고, 상기 비반전 앰프의 출력 신호를 증폭하여 전기/음성변환기(예를 들면 스피커)에 출력하고, 상기 제1 타이밍후의 제3 타이밍에서, 상기 제2 논리 레벨에 의해 상기 전기/음성변환기로의 출력을 정지한다.

또한 상기 제3 반전 앰프는, 상기 제1 타이밍에서, 상기 제1 논리 레벨에 의해 상기 제2 반전 앰프의 출력 신호를 입력하고, 상기 제1 및 제3 타이밍 사이의 제2 타이밍에서, 제3 논리 레벨(예를 들면 “1”) 및 제4 논리 레벨(예를 들면 “0”)로 천이하는 제2 인에이블 신호의 상기 제3 논리 레벨에 의해 활성화하고, 상기 제2 반전 앰프의 출력 신호를 증폭하여 상기 전기/음성변환기에 출력하고, 상기 제3 타이밍에서, 상기 제4 논리 레벨에 의해 상기 전기/음성변환기로의 출력을 정지한다.

[실시예 1]

(실시예 1의 구성)

도 1은, 본 발명의 실시예 1을 나타내는 음성출력장치를 나타내는 개략의 구성도이다.

이 음성출력장치는, 인에이블 신호인 파워 다운 신호ＰＤＮ14에 의해 활성화하여 기준전압ＶＣＯＭ, ＶＲＥＦ를 생성하는 기준전압 생성회로(10)와, D/A변환기(20)를 가지고 있다. D/A변환기(20)는, 제1 논리 레벨(예를 들면 “1”) 및 제2 논리 레벨(예를 들면 “0”)로 천이하는 인에이블 신호인 파워 다운 신호ＰＤＮ11의 “1”에 의해 활성화하여 기준전압ＶＲＥＦ에 근거하여 디지털 음성신호를 아날로그 음성신호로 변환하는 예를 들면 16비트 저항 래더형의 D/A변환기이며, 이 출력측에, 제1 증폭 수단(예를 들면 비반전 앰프)(30)이 접속되어 있다. 비반전 앰프(30)는, 파워 다운 신호ＰＤＮ11의 온(=“1”)에 의해 활성화하여 D/A변환기(20)의 출력 신호를 동위상으로 증폭하는 회로로서, 이 출력측에, 제2 증폭 수단(예를 들면 반전 앰프(40) 및 스피커 앰프 50)이 접속되어 있다.

1단째의 반전 앰프(40)는, 제1 인에이블 신호(예를 들면 파워 다운 신호)ＰＤＮ12의 온 (=“1”)에 의해 활성화하여 기준전압ＶＣＯＭ에 근거하여 비반전 앰프(30)의 출력 신호를 증폭하는 회로로서, 이 출력측에, 2단째의 스피커 앰프 50가 접속되어 있다. 2단째의 스피커 앰프 50는, 반전 앰프로 구성되어, 파워 다운 신호ＰＤＮ12의 온(=“1”)에 의해 활성화하여 기준전압ＶＣＯＭ에 근거하여 반전 앰프(40)의 출력 신호를 증폭하는 회로이며, 이 출력측에, 제3 증폭 수단(예를 들면 스피커 앰프)(60)과, 출력제어수단과, 오른쪽 채널(+)측의 음성출력 신호ＳＰＰ를 출력하는 제1 음성출력 단자(81)가 접속되어 있다. 출력제어수단은, 예를 들면 파워 다운 신호ＰＤＮ12를 반전하는 인버터(71)와, 제1 음성출력 단자(81)와 일정 전위 노드(예를 들면 그라운드)ＧＮＤ 사이에 접속되어, 그 인버터(71)의 출력 신호에 의해 온/오프 동작하는 스위치 소자(예를 들면 N채널형 MOS트랜지스터, 이하 이것을 「ＮＭＯＳ」라고 한다.)(72)로 구성되어 있다.

스피커 앰프 60은, 반전 앰프에 의해 구성되어, 파워 다운 신호ＰＤＮ12의 온 (=“1”)에 의해 온/오프 제어되는 트랜지스터 등의 스위치(75)를 통해, 반전 앰프(50)의 출력 신호를 입력하고, 제2 인에이블 신호(예를 들면 파워 다운 신호)ＰＤＮ13의 온(=“1”)에 의해 활성화하여 기준전압ＶＣＯＭ에 근거하여 반전 앰프(50)의 출력 신호를 증폭하는 회로이며, 이 출력측에, 왼쪽 채널(-)측의 음성출력 신호ＳＰＭ을 출력하는 제2 음성출력 단자(82)가 접속되어 있다. 제1 및 제2 음성출력 단자 81, 82사이에는, 전기/음성변환기(예를 들면 부하 저항 8Ω의 스피커)(83)가 외장형으로 접속되어 있다.

이하, 각 회로의 구성을 설명한다.

기준전압 생성회로(10)는, 파워 다운 신호ＰＤＮ14를 반전하는 인버터(11)와, 이 인버터(11)의 출력 신호에 의해 전도상태가 제어되는 Ｐ채널형 MOS트랜지스터(이하 「ＰＭＯＳ」라고 한다.)(12)와, 기준전압ＶＣＯＭ, ＶＲＥＦ를 생성하는 분압 저항 13∼15와, 용량(16)을 가지고 있다. 전원전압ＶＤＤ가 인가되는 ＶＤＤ노드와 그라운드ＧＮＤ 사이에는, ＰＭＯＳ(12) 및 분압 저항 13∼15가 직렬로 접속되어 있다. ＰＭＯＳ(12)의 게이트는 인버터(11)의 출력 단자에 접속되고, 이 ＰＭＯＳ(12)의 벌크가 ＶＤＤ노드에 접속되어 있다. 분압 저항 14,15에 대하여 용량(16)이 병렬로 접속되어 있다. 분압 저항 13,14사이에서 기준전압ＶＣＯＭ이 추출되고, 또한 분압 저항 14,15사이에서 기준전압ＶＣＯＭ이 추출된다.

16비트 저항 래더형의 D/A변환기(20)는, 파워 다운 신호ＰＤＮ11에 의해 활성화되어, 기준전압ＶＲＥＦ를 입력으로 하는 버퍼 앰프(21)를 가지고, 이 버퍼 앰프(21)의 출력 단자에 216개의 래더 저항(22)이 접속되어 있다. 2의 16승의 래더 저항(22)은, 디지털 음성신호에 의해 온/오프 동작하는 스위치(23)에 의해 어느 하나가 선택되어, 비반전 앰프(30)에 출력되도록 되어 있다.

비반전 앰프(30)는, 파워 다운 신호ＰＤＮ11에 의해 활성화되는 앰프 본체 31를 가지고 있다. 앰프 본체 31의 (+)측 입력 단자는, 스위치(23)의 출력 단자에 접속되고, (-)측 입력 단자는, 저항값 R32의 저항 32를 통해 이 앰프 본체 31의 출력 단자에 접속되어 있다. 저항 32는, 저항값 R33의 저항 33을 통해 그라운드ＧＮＤ에 접속되어 있다. 이 비반전 앰프(30)는, 스위치(23)의 출력 신호를 입력하고, 저항 32 및 33에 의해, (1+R32/R33)배율 하는 회로이며, 이 출력측에 스피커 앰프 40이 접속되어 있다.

스피커 앰프 40은, 앰프 본체 31의 출력 단자에 접속된 저항값 R41의 입력 저항 41을 가지고, 이 입력 저항 41이, 파워 다운 신호ＰＤＮ12에 의해 활성화되는 앰프 본체 42의 (-)측 입력 단자에 접속되어 있다. 앰프 본체 42의 (+)측 입력 단자에는, 기준전압ＶＣＯＭ이 입력되고, 이 앰프 본체 42의 (-)측 입력 단자와 출력 단자 사이에, 저항값 R43의 귀환 저항 43이 접속되어 있다. 이 스피커 앰프 40은, 파워 다운 신호ＰＤＮ12에 의해 활성화되어, 입력 저항 41으로의 입력 신호를, 입력 저항 41 및 귀환 저항 43에 의해 (-R43/R41)배율 하는 회로이며, 이 출력측에, 스피커 앰프 50이 접속되어 있다.

스피커 앰프 50은, 스피커 앰프 40과 마찬가지로, 앰프 본체 42의 출력 단자에 접속된 저항값 R51의 입력 저항 51을 가지고, 이 입력 저항 51이, 파워 다운 신호ＰＤＮ12에 의해 활성화되는 앰프 본체 52의 (-)측 입력 단자에 접속되어 있다. 앰프 본체 52의 (+)측 입력 단자에는, 기준전압ＶＣＯＭ이 입력되고, 이 앰프 본체 52의 (-)측 입력 단자와 출력 단자 사이에, 저항값 R53의 귀환 저항 53이 접속되어 있다. 이 스피커 앰프 50은, 파워 다운 신호ＰＤＮ12에 의해 활성화되어, 입력 저항 51로의 입력 신호를, 입력 저항 51 및 귀환 저항 53에 의해 (-R53/R51)배율 하는 회로다. 스피커 앰프 50의 출력측은, ＮＭＯＳ(72)의 드레인·소스를 통해 그라운드ＧＮＤ에 접속되는 동시에, 스위치(75)를 통해 스피커 앰프 60에 접속되어 있다. ＮＭＯＳ(72)의 벌크는, 그라운드ＧＮＤ에 접속되어 있다.

스피커 앰프 60은, 스피커 앰프 50과 마찬가지로, 스위치(75)에 접속된 저항값 R61의 입력 저항 61을 가지고, 이 입력 저항 61이, 파워 다운 신호ＰＤＮ13에 의해 활성화되는 앰프 본체 62의 (-)측 입력 단자에 접속되어 있다. 앰프 본체 62의 (+)측 입력 단자에는, 기준전압ＶＣＯＭ이 입력되고, 이 앰프 본체 62의 (-)측 입력 단자와 출력 단자 사이에, 저항값 R63의 귀환 저항 63이 접속되어 있다. 이 스피커 앰프 60은, 파워 다운 신호ＰＤＮ13에 의해 활성화되어, 입력 저항 61로의 입력 신호를, 입력 저항 61 및 귀환 저항 63에 의해 (-R63/R61)배율하는 회로이며, 이 출력측에, 제2 음성출력 단자(82)가 접속되어 있다.

(실시예 1의 음성출력 방법)

도 2는, 도 1의 음성출력장치에 있어서의 음성출력 방법의 일 예를 나타내는 타이밍 차트다.

우선 음성 기동시에 대하여 설명한다.

시각 t1앞에서는, 파워 다운 신호ＰＤＮ11,ＰＤＮ12,ＰＤＮ13,ＰＤＮ14가 오 프 상태(“0”=ＧＮＤ레벨=0V), 기준전압ＶＲＥＦ, ＶＣＯＭ은 기동하지 않는 상태(=0V)로 한다. 파워 다운 신호ＰＤＮ11∼ＰＤＮ13이 오프시, D/A변환기(20)의 출력 신호는 0V로 하고, 비반전 앰프(30)의 출력 신호는 0V, 반전 앰프(40) 및 스피커 앰프 50,60 자체는 하이 임피던스(이하 「Ｈｉ-Z」이라고 한다.)의 출력의 앰프로 한다. ＮＭＯＳ(72)의 게이트가 ＶＤＤ레벨이기 때문에, ＮＭＯＳ(72)가 온 하고, 음성출력 단자(81)로부터의 음성출력 신호ＳＰＰ는 0V가 된다. 스위치(75)가 오프하고, 음성출력 신호ＳＰＭ을 출력하기 위한 음성출력 단자(82)는, 외부 스피커(83)를 통해, 음성출력 신호ＳＰＰ를 출력하기 위한 음성출력 단자(81)와 접속하기 위해 0V가 된다. 한편, D/A변환기(20)의 출력 범위는, 예를 들면 4/55×ＶＤＤ부터 기준전압ＶＲＥＦ(=20/55×ＶＤＤ)까지이다.

시각 t1에 있어서, D/A변환기(20)에는 중심전압출력(12/55×ＶＤＤ)이 되는 디지털 값을 입력하고, 파워 다운 신호ＰＤＮ11을 온(0V부터 ＶＤＤ(전원)레벨로 변화)한다. D/A변환기(20)는 기동하지만, 기준전압ＶＲＥＦ가 기동하지 않기 때문에, 출력 신호는 0V다.

시각 t2에 있어서, 파워 다운 신호ＰＤＮ11의 온으로부터 100μｓ후에 파워 다운 신호ＰＤＮ14를 온으로 하고, 기준전압 생성회로(10)의 기준전압ＶＣＯＭ(=1/2×ＶＤＤ) 및 ＶＲＥＦ를 기동한다. 기준전압ＶＣＯＭ, ＶＲＥＦ는, 저항 13∼15와 용량(16)의 시정수에서 상승하는 전압이다. 100μs의 시간은 비반전 앰프(30)가 안정될 때까지의 시간이므로, 비반전 앰프(30)의 안정 속도에 의해 가변이다. 비반전 앰프(30)는, 예를 들면 저항값 R32/R33의 비가 31/24로 하고, 입력 신호에 대하여 55/24의 배율로 출력한다. 따라서, 비반전 앰프(30)의 출력 신호의 중심전압은, 1/2×ＶＤＤ(=12/55×55/24×ＶＤＤ)가 된다.

제1 타이밍인 시각 t3에 있어서, 파워 다운 신호ＰＤＮ14가 온 하고나서 50ｍｓ후에 파워 다운 신호ＰＤＮ12를 온 한다. 이 시점에서 D/A변환기(20) 및 기준전압ＶＣＯＭ, ＶＲＥＦ가 안정 전압이 되고, 비반전 앰프(30)의 출력 신호가 1/2×ＶＤＤ의 안정 전압이 된다. 또한, 파워 다운 신호ＰＤＮ12가 온 할 때까지는, ＮＭＯＳ(72)의 게이트가 ＶＤＤ레벨이므로, ＮＭＯＳ(72)가 온 하여 음성출력 신호ＳＰＰ는 0V가 된다. 한편, 50ｍｓ는 저항 13∼15와 용량(16)의 시정수로부터 결정되는 시간이기 때문에, 변경가능하다.

제2 타이밍인 시각 t4에 있어서, 파워 다운 신호ＰＤＮ12의 온으로부터 40ｍｓ후에 파워 다운 신호ＰＤＮ13을 온 한다. 이 시점에서 반전 앰프(40) 및 스피커 앰프 50의 음성출력 신호ＳＰＰ는, 40ｍｓ이내에 1/2×ＶＤＤ의 전압에 안정되는 것으로 한다. 또한, 음성출력 신호ＳＰＰ에 따라, 음성출력 신호ＳＰＭ도 음성출력 신호ＳＰＰ와 같은 동작을 한다. 파워 다운 신호ＰＤＮ13의 온으로부터 D/A변환기(20)의 입력에 디지털 음성신호(디지털 코드화된 음성신호)를 입력한다. 스위치(75)가 온 하고, ＮＭＯＳ(72)의 게이트가 0V가 되므로, ＮＭＯＳ(72)가 오프하고, 음성출력 단자(81)로부터 아날로그의 음성출력 신호ＳＰＰ를 출력하여, 음성출력 신호ＳＰＭ으로부터 음성출력 신호ＳＰＰ의 반전을 출력하기 시작한다. 40ｍｓ는 D/A변환기(20)의 분해능에 의하지만, D/A변환기(20)의 1코드 스텝이 10mV이내에서 스텝 업 하면, 변경가능하다. 한편, 저항값 R41/R43 및 저항값 R51/R53의 비는 1로 한다.

다음에 음성정지에 대하여 설명한다.

제3 타이밍인 시각 t3에 있어서, 음성송출 상태에 있어서 파워 다운 신호ＰＤＮ12 및 파워 다운 신호ＰＤＮ13을 동시에 오프(=“0”) 한다. 파워 다운 신호ＰＤＮ12의 오프에 의해 ＮＭＯＳ(72)의 게이트가 ＶＤＤ레벨이 되므로, ＮＭＯＳ(72)가 온 하고, 스피커 앰프 50,60안의 도시하지 않은 위상보상용 용량 및 ＮＭＯＳ(72)의 온 저항의 시정수에서 음성출력 신호ＳＰＰ, ＳＰＭ이 0V가 된다.

(실시예 1의 효과)

도 3, 도 4 및 도 6은, 도 2의 음성출력 신호ＳＰＰ, ＳＰＭ을 나타내는 전압 파형도이다. 도 5는, 도 2의 음성출력 신호ＳＰＰ, ＳＰＭ을 나타내는 고속 푸리에 변환(ＦＦＴ)의 해석도이다.

팝 노이즈가 발생하는 타이밍은, 스피커(83)로의 출력인 음성출력 신호ＳＰＰ, ＳＰＭ간의 전압이 ＤＣ10mV이상 변화가 상정되는 부분이다. 즉, 파워 다운 신호ＰＤＮ12,ＰＤＮ13이 변화되는 타이밍이다. 도 3에 나타내는 파워 다운 신호ＰＤＮ12가 온 하는 타이밍에서는, 음성출력 신호ＳＰＰ가 변화되지만 음성출력 신호ＳＰＭ도 동위상이기 때문에 전압차는 발생하지 않으며, 따라서 팝 노이즈도 발생하지 않는다.

도 4에 나타내는 파워 다운 신호ＰＤＮ13이 온 하는 타이밍에서는, 스피커 앰프 60이 온 하고, 음성출력 신호ＳＰＭ은 기준전압ＶＣＯＭ레벨이 될 때까지 변동한다. 음성출력 신호ＳＰＭ이 변동하므로, 음성출력 신호ＳＰＰ는 기준전압ＶＣＯＭ으로부터 외부 스피커(83)의 저항 8Ω을 통해 연동하여 동작한다. 스위칭에 의한 음성출력 신호ＳＰＰ와 ＳＰＭ의 피크 전압차는 0.3V정도이지만, 800ｎｓ정도에서 전압차가 수습되므로, 사람의 귀에는 팝 노이즈로서 들리지 않는다.

도 5의 ＦＦＴ해석을 행하면, 가청대역(20kHz까지)에 있어서 -80ｄＢ이하의 신호 성분이므로, 팝 노이즈는 발생하지 않는 것을 증명할 수 있다.

도 6에 나타내는 파워 다운 신호ＰＤＮ12,ＰＤＮ13이 동시에 오프하는 타이밍에서는, 음성출력 신호ＳＰＰ과 ＳＰＭ이 동시에 0V까지 감쇠하므로, 팝 노이즈는 발생하지 않는다.

이상으로부터, 도 2의 시퀀스를 행하면, 팝 노이즈 발생을 방지하는 것이 가능하다. 따라서, 본 실시예 1에 의하면, D/A변환된 아날로그 음성신호를 결합 용량으로 ＡＣ결합하지 않고 직접 음성신호를 출력하는 구성으로 되어있기 때문에, 비교적 간단한 회로 구성과 제어 타이밍에 의해, 팝 노이즈의 발생을 방지할 수 있으며, 또한, 음성출력장치를 반도체장치 등으로 형성할 경우에 레이아웃 면적을 작게 할 수 있다.

[실시예 2]

(실시예 2의 구성)

도 7은, 본 발명의 실시예 2를 나타내는 음성출력장치의 개략의 구성도이며, 실시예 1을 나타내는 도 1안의 요소와 공통의 요소에는 공통의 부호가 붙여지고 있다. 또한, 도 1 및 도 7에서는, 파워 다운 신호로서 공통의 부호ＰＤＮ11,ＰＤＮ12,ＰＤＮ13,ＰＤＮ14를 사용하고 있지만, 도 1과 도 7에서는 천이하는 타이밍이 다르다.

본 실시예 2의 음성출력장치에서는, 제1 및 제2 음성출력 단자 81,82사이에 스피커를 접속하지 않고, 제1 음성출력 단자(81)로부터 음성출력 신호ＳＰＰ를 출력하여 앰프 등의 외부부품으로 전기/음성변환기(예를 들면 스피커)를 구동하도록 되어 있다. 그 때문에 비반전 앰프(30)안의 앰프 본체 31의 출력 단자와 제1 음성출력 단자(81) 사이에 트랜지스터 등의 스위치(73)가 접속되고, 이 스위치(73)에 대하여 제4 인에이블 신호(예를 들면 파워 다운 신호)ＰＤＮ15에 의해 온/오프 동작의 제어가 행해진다. 또한 실시예 1의 인버터(71) 및 ＮＭＯＳ(72)대신에, 제1 음성출력 단자(81)에 출력제어수단이 접속되어 있다.

이 출력제어수단은, 반전 앰프(40) 및 스피커 앰프 50의 활성화를 제어하는 제2 인에이블 신호(예를 들면 파워 다운 신호)ＰＤＮ12와, 제4 인에이블 신호인 파워 다운 신호ＰＤＮ15에 근거하여, 음성출력 단자(81)로부터의 음성출력 신호ＳＰＰ의 출력을 제어하는 것이며, 예를 들면 논리회로인 부정 논리합 회로(이하 「NOR회로」라고 한다.)(74)와, 스위치 소자인 ＮＭＯＳ(72)로 구성되어 있다. NOR회로(74)는, 파워 다운 신호ＰＤＮ12 및 ＰＤＮ15의 논리합을 구하는 회로이며, 이 출력 단자에, ＮＭＯＳ(72)의 게이트가 접속되어 있다. ＮＭＯＳ(72)는, 이 드레인·소스가 음성출력 단자(81)와 일정 전위 노드(예를 들면 그라운드)ＧＮＤ에 접속되어, NOR회로 74의 출력 신호에 의해 온/오프 동작이 제어된다. 그 밖의 구성은, 실시예 1과 동일하다.

(실시예 2의 음성출력 방법)

도 8은, 도 7의 음성출력장치에 있어서의 음성출력 방법의 일 예를 나타내는 타이밍 차트다.

우선 음성 기동시에 대하여 설명한다.

시각 t1앞에 있어서, 제1 인에이블 신호인 파워 다운 신호ＰＤＮ11, 제2 인에이블 신호인 파워 다운 신호ＰＤＮ12, 제3 인에이블 신호인 파워 다운 신호ＰＤＮ13, 파워 다운 신호ＰＤＮ14 및 제4 인에이블 신호인 파워 다운 신호ＰＤＮ15는 오프 상태(“0”=ＧＮＤ레벨=0V)이며, 기준전압 생성회로(10)에서 생성되는 기준전압ＶＲＥＦ, ＶＣＯＭ은 기동하지 않는 상태(=0V)로 한다. 파워 다운 신호ＰＤＮ11,ＰＤＮ12,ＰＤＮ13,ＰＤＮ14가 오프시, D/A변환기(20)의 출력 신호는 0V로 하고, 비반전 앰프(30)의 출력 신호는 0V, 반전 앰프(40) 및 스피커 앰프 50,60 자체는 Ｈｉ-Z의 출력의 앰프로 한다. ＮＭＯＳ(72)의 게이트가 ＶＤＤ레벨이기 때문에, 이 ＮＭＯＳ(72)가 온 하고, 음성출력 단자(81)로부터 출력되는 음성출력 신호ＳＰＰ가 0V가 된다. 파워 다운 신호ＰＤＮ12가 “0”이므로, 스위치(75)가 오프하고, 음성출력 단자(82)의 음성출력 신호ＳＰＭ이 Ｈｉ-Z출력이 된다.

제1 타이밍인 시각 t1에 있어서, 파워 다운 신호ＰＤＮ11을 온 한다. 파워 다운 신호ＰＤＮ11의 온에 의해, D/A변환기(20) 및 비반전 앰프(30)가 기동한다. D/A변환기(20)에는 최하위 전압출력(4/55×ＶＤＤ)이 되는 디지털 값(디지털 음성신호)을 입력한다. D/A변환기(20) 및 비반전 앰프(30)는, 기준전압ＶＲＥＦ가 0V 시에 각각 오프셋 전압이 있고, 본 실시예 2의 예에서는 D/A변환기(20)가 2.3mV, 비반전 앰프(30)가 4.7mV인 경우다.

제2 타이밍인 시각 t2에 있어서, 파워 다운 신호ＰＤＮ11의 온으로부터 100μｓ후에 파워 다운 신호ＰＤＮ14 및 ＰＤＮ15를 온으로 하고, 기준전압 생성회로(10)에서 생성되는 기준전압ＶＣＯＭ, ＶＲＥＦ를 기동한다. 기준전압ＶＣＯＭ, ＶＲＥＦ는, 도 1안의 저항 13∼15와 용량(16)의 시정수에서 상승하는 전압이다. 100μs시간은 비반전 앰프(30)가 안정될 때까지의 시간이기 때문에, 이 비반전 앰프(30)의 안정 속도에 의해 가변이다. 앰프(30)는 저항값 R32/R33의 비가 31/24로 한다. 비반전 앰프(30)는, D/A변환기(20)와 오프셋 전압을 가산한 7mV를 출력한다. 또한, 파워 다운 신호ＰＤＮ15의 온에 의해, 스위치(73)가 온이 되어, 비반전 앰프(30)의 출력 신호를 음성출력 단자(81)로부터 음성출력 신호ＳＰＰ로서 출력한다.

시각 t3에 있어서, 파워 다운 신호ＰＤＮ14의 온으로부터 50ｍｓ후에 D/A변환기(20)의 출력 전압은, 기준전압ＶＲＥＦ가 안정되므로 4/55×ＶＤＤ가 된다. 따라서, 비반전 앰프(30)의 출력 전압은, 7mV에서 1/6×ＶＤＤ(=4/55×55/24×ＶＤＤ )까지 상승한다.

시각 t4에 있어서, 40ｍｓ걸려 D/A변환기(20)의 출력 전압을 이 D/A변환기(20)의 중심전압(12/55×ＶＤＤ )까지 상승시킨다. 따라서, 비반전 앰프(30)의 출력 전압은, 1/6×ＶＤＤ에서 1/2ＶＤＤ(=12/55×55/24×ＶＤＤ)=ＶＣＯＭ까지 상승시킨다. 그 후에 음성출력 단자(81)로부터 음성출력 신호ＳＰＰ를 내보낸다. 40ｍｓ는, D/A변환기(20)의 분해능에 의하지만, 이 D/A변환기(20)의 1코드 스텝이 10mV이내에서 스텝 업 하면, 변경가능하다.

다음에 음성정지에 관하여 설명한다.

시각 t4∼t5의 음성송출 상태에 있어서, D/A변환기(20)의 출력 레벨이 중심 전압값이 되면, 40ｍｓ걸려 중심 전압값으로부터 최하위 전압출력(4/55×ＶＤＤ)이 되도록 D/A변환기(20)에 디지털 코드(디지털 음성신호)를 입력한다. 40ｍｓ는, D/A변환기(20)의 분해능에 의하지만, 이 D/A변환기(20)의 1코드 스텝이 10mV이내에서 스텝 다운 하면 변경가능하다.

시각 t5의 음성송출 정지로부터 40ｍｓ후의 시각 t6에 있어서, 파워 다운 신호ＰＤＮ14를 오프로 하고, 기준전압ＶＲＥＦ, ＶＣＯＭ을 파워 다운시킨다. 기준전압ＶＲＥＦ, ＶＣＯＭ은, 용량의 전하가 도 1의 기준전압 생성회로(10)안의 저항 13∼15, 용량(16)을 통해 서서히 감소하여, 100ｍｓ후에 0V가 된다. 또한, D/A변환기(20) 및 비반전 앰프(30)는, 기준전압ＶＲＥＦ가 0V시의 오프셋 전압이 된다. 본 실시예 2의 예에서는, D/A변환기(20)가 2.3mV, 비반전 앰프(30)가 4.7mV이며, D/A변환기(20)와 비반전 앰프(30)의 오프셋 전압을 가산한 7mV의 음성출력 신호ＳＰＰ가 음성출력 단자(81)로부터 출력된다.

제3 타이밍인 시각 t7에 있어서, 파워 다운 신호ＰＤＮ14의 오프로부터 100ｍｓ후에 파워 다운 신호ＰＤＮ11을 오프한다. 파워 다운 신호ＰＤＮ11의 오프에 의해, D/A변환기(20) 및 비반전 앰프(30)의 출력 신호는 0V가 되고, 음성출력 신호ＳＰＰ도 0V가 된다. 100ｍｓ는, 기준전압ＶＲＥＦ, ＶＣＯＭ이 0V까지 안정된 시간에서 변경가능하다.

제4 타이밍인 시각 t8에 있어서, 파워 다운 신호ＰＤＮ11의 오프로부터 20μ ｓ후에 파워 다운 신호ＰＤＮ15를 오프한다. 실시예 1과 마찬가지로 ＮＭＯＳ(72)의 게이트가 ＶＤＤ레벨이 되므로, 음성출력 신호ＳＰＰ가 0V이다. 한편, 파워 다운 신호ＰＤＮ11과 ＰＮＤ15를 동시에 오프해도 되지만, 본 실시예 2에서는, 동시 오프시의 노이즈에 고려하여 타이밍에 차이를 두고 있다.

(실시예 2의 효과)

도 9는, 도 8의 파워 다운 신호ＰＤＮ11,ＰＤＮ14,ＰＤＮ15, 음성출력 신호ＳＰＰ, 기준전압ＶＣＯＭ 및 비반전 앰프(30)의 출력 신호를 나타내는 전압 파형도이다. 도 10은, 도 8의 파워 다운 신호ＰＤＮ11,ＰＤＮ14, 음성출력 신호ＳＰＰ, 기준전압ＶＣＯＭ 및 비반전 앰프(30)의 출력 신호를 나타내는 전압 파형도다.

팝 노이즈가 발생하는 타이밍은, 외부출력인 음성출력 신호ＳＰＰ의 전압이 ＤＣ10mV이상 변화가 상정되는 부분이다. 즉, 파워 다운 신호ＰＤＮ15가 온/오프하는 제2 타이밍(시각 t2) 및 파워 다운 신호ＰＤＮ11이 오프하는 제3 타이밍(시각 t7)이다.

도 9에 나타내는 파워 다운 신호ＰＤＮ15가 온 하는 제2 타이밍(시각 t2)에서는, 음성출력 신호ＳＰＰ로부터 0V에서 7mV(D/A변환기(20)와 비반전 앰프(30)의 오프셋 전압을 가산한 값)로 ＤＣ전압변동 하지만, 10mV이하이기 때문에 팝 노이즈는 발생하지 않는다. 한편, D/A변환기(20)와 비반전 앰프(30)의 합계 오프셋을 10mV이하로 조정할 필요가 있다.

도 10에 나타내는 파워 다운 신호ＰＤＮ11이 오프하는 제3 타이밍(시각 t7)에서는, 음성출력 신호ＳＰＰ로부터 7mV(D/A변환기(20)와 비반전 앰프(30)의 오프 셋 전압을 가산한 값)에서 0V로 ＤＣ전압변동 하지만, 스위칭 노이즈 이외의 ＤＣ전압변동이 10mV이하이기 때문에 팝 노이즈는 발생하지 않는다. 또한, 파워 다운 신호ＰＤＮ15가 오프하는 제4 타이밍(시각 t8)에서는, 스위칭 노이즈 이외는 없기 때문에 팝 노이즈는 발생하지 않는다.

이상으로부터, 도 8의 시퀀스를 행하면, 팝 노이즈 발생을 방지하는 것이 가능하다. 따라서, 본 실시예 2에 의하면, 실시예 1과 거의 마찬가지로, D/A변환된 아날로그 음성신호를 결합 용량으로 ＡＣ결합하지 않고 직접 음성신호를 출력하는 구성으로 되어 있기 때문에, 비교적 간단한 회로 구성과 제어 타이밍에 의해, 팝 노이즈의 발생을 방지할 수 있고, 또한, 음성출력장치를 반도체장치 등으로 형성할 경우에 레이아웃 면적을 작게 할 수 있다.

(변형예)

본 발명은, 상기 실시예에 한정되지 않고, 여러 가지의 이용 형태나 변형이 가능하다. 이 이용 형태나 변형예로서는, 예를 들면 다음의 (ａ)∼ (c)와 같은 것이 있다.

(a)기준전압 생성회로(10), D/A변환기(20) 및 앰프 30∼60 등은, 도시한 이외의 회로로 구성해도 된다.

(b)스피커(83) 대신에, 이어폰이나 헤드폰 등의 다른 전기/음성변환기를 사용해도 된다.

(c)도 1 및 도 7의 음성출력장치에 있어서의 음성출력 방법은, 도 2 및 도 8 이외의 다른 신호 타이밍 등으로 변경이 가능하다.

[산업상의 이용 가능성]

본 발명은, 팝 노이즈 발생을 방지하는 방법의 특징을 살려, 최근 다수 보여지게 된 여러 가지의 음성출력을 구비한 집적회로(ＩＣ)등의 설계에 이용할 수 있다. 예를 들면 휴대전화기 등의 통신 기기, 완구 등, 냉장고 등의 가전 제품 등의 설계에 이용가능하다.

도 1은 본 발명의 실시예 1을 나타내는 음성출력장치를 나타내는 개략의 구성도이다.

도 2는 도 1의 음성출력장치에 있어서의 음성출력 방법을 나타내는 타이밍 차트다.

도 3은 도 2의 음성출력 신호ＳＰＰ, ＳＰＭ을 나타내는 전압 파형도다.

도 4는 도 2의 음성출력 신호ＳＰＰ, ＳＰＭ을 나타내는 전압 파형도다.

도 5는 도 2의 음성출력 신호ＳＰＰ, ＳＰＭ을 나타내는 고속 푸리에 변환(ＦＦＴ)의 해석도다.

도 6은 도 2의 음성출력 신호ＳＰＰ, ＳＰＭ을 나타내는 전압 파형도다.

도 7은 본 발명의 실시예 2를 나타내는 음성출력장치의 개략의 구성도이다.

도 8은 도 7의 음성출력장치에 있어서의 음성출력 방법을 나타내는 타이밍 차트다.

도 9는 도 8의 파워 다운 신호ＰＤＮ11,ＰＤＮ14,ＰＤＮ15, 음성출력 신호ＳＰＰ, 기준전압ＶＣＯＭ 및 비반전 앰프(30)의 출력 신호를 나타내는 전압 파형도다.

도 10은 도 8의 파워 다운 신호ＰＤＮ11,ＰＤＮ14, 음성출력 신호ＳＰＰ, 기준전압ＶＣＯＭ 및 비반전 앰프(30)의 출력 신호를 나타내는 전압 파형도다.

도 11은 종래의 음성출력장치를 나타내는 개략의 구성도이다.

[부호의 설명]

10 : 기준전압 생성회로 20 : D/A변환기

30 : 비반전 앰프 40 : 반전 앰프

50,60 : 스피커 앰프 71 : 인버터

72 : ＮＭＯＳ 73,75 : 스위치

74 : NOR회로

Claims

디지털 음성신호를 아날로그 음성신호로 변환하는 디지털/아날로그 변환기와,

상기 디지털/아날로그 변환기와 함께 활성화하고, 소정의 중심전압을 기준으로 하여 상기 아날로그 음성신호를 증폭하여 출력하는 제1 증폭 수단과,

상기 제1 증폭 수단의 활성화 후의 제1 타이밍에서, 제1 논리 레벨 및 제2 논리 레벨로 천이하는 제1 인에이블 신호의 상기 제1 논리 레벨에 의해 활성화하고, 상기 제1 증폭 수단의 출력 신호를 증폭하여 전기/음성변환기에 출력하고, 상기 제1 타이밍후의 제3 타이밍에서, 상기 제2 논리 레벨에 의해 상기 전기/음성변환기로의 출력을 정지하는 제2 증폭 수단과,

상기 제1 타이밍에서, 상기 제1 논리 레벨에 의해 상기 제2 증폭 수단의 출력 신호를 입력하고, 상기 제1 및 제3 타이밍 사이의 제2 타이밍에서, 제3 논리 레벨 및 제4 논리 레벨로 천이하는 제2 인에이블 신호의 상기 제3 논리 레벨에 의해 활성화하고, 상기 제2 증폭 수단의 출력 신호를 증폭하여 상기 전기/음성변환기에 출력하고, 상기 제3 타이밍에서, 상기 제4 논리 레벨에 의해 상기 전기/음성변환기로의 출력을 정지하는 제3 증폭 수단을 갖는 것을 특징으로 하는 음성출력장치.
제1 타이밍에서, 제1 논리 레벨 및 제2 논리 레벨로 천이하는 제1 인에이블 신호의 상기 제1 논리 레벨에 의해 활성화하고, 상기 제1 타이밍후의 제2 타이밍에서, 디지털 음성신호를 아날로그 음성신호로 변환하여 출력하고, 상기 제2 타이밍후의 제3 타이밍에서, 상기 제2 논리 레벨에 의해 상기 출력을 정지하는 디지털/아날로그 변환기와,

상기 제1 타이밍에서, 상기 제1 논리 레벨에 의해 활성화하고, 상기 제2 타이밍에서, 소정의 중심전압을 기준으로 하여 상기 아날로그 음성신호를 증폭하여 출력하고, 상기 제2의 논리 레벨에 의해 상기 출력을 정지하는 제1 증폭 수단과,

제3 논리 레벨 및 제4 논리 레벨로 천이하는 제2 인에이블 신호의 상기 제3 논리 레벨에 의해 활성화하고, 상기 제2 타이밍에서, 상기 제1 증폭 수단의 출력 신호를 증폭하여 제1 음성출력 단자에 출력하고, 상기 제4 논리 레벨에 의해 상기 제1 음성출력 단자로의 출력을 정지하는 제2 증폭 수단과,

상기 제3 논리 레벨에 의해 상기 제2 증폭 수단의 출력 신호를 입력하고, 제5 논리 레벨 및 제6 논리 레벨로 천이하는 제3 인에이블 신호의 상기 제5 논리 레벨에 의해 활성화하고, 상기 제2 증폭 수단의 출력 신호를 증폭하여 제2 음성출력 단자에 출력하고, 상기 제6 논리 레벨에 의해 상기 제2 음성출력 단자로의 출력을 정지하는 제3 증폭 수단과,

상기 제2 타이밍에서, 제7 논리 레벨 및 제8 논리 레벨로 천이하는 제4 인에이블 신호의 상기 제7 논리 레벨에 의해 온 상태가 되어서 상기 제1 증폭 수단의 출력 신호를 상기 제1 음성출력 단자에 출력하고, 상기 제3 타이밍후의 소정의 타이밍에서, 상기 제8 논리 레벨에 의해 오프 상태가 되어 상기 제1 음성출력 단자로 의 출력을 정지하는 스위치와,

상기 제2 또는 제4인에이블 신호에 근거하여, 상기 제1 음성출력 단자로부터의 출력을 제어하는 출력제어수단을 갖는 것을 특징으로 하는 음성출력장치.
제 1항 또는 제 2항에 있어서,

상기 제1 증폭 수단은, 상기 디지털/아날로그 변환기의 출력 신호를 동위상으로 증폭하는 비반전 증폭기에 의해 구성되고,

상기 제2 증폭 수단은, 상기 비반전 증폭기의 출력 신호를 반전하여 증폭하는 제1 반전 증폭기와, 상기 제1 반전 증폭기의 출력 신호를 반전하여 증폭하는 제2 반전 증폭기로 구성되고,

상기 제3 증폭 수단은, 상기 제2 반전 증폭기의 출력 신호를 반전하여 증폭하는 제3 반전 증폭기에 의해 구성되어 있는 것을 특징으로 하는 음성출력장치.
제 2항에 있어서,

상기 출력제어수단은,

상기 제2 및 제4 인에이블 신호의 논리합을 구하는 논리회로와,

상기 제1 음성출력 단자와 일정 전위 노드 사이에 접속되어, 상기 논리회로의 출력 신호에 의해 온/오프 동작이 제어되는 스위치 소자를 갖는 것을 특징으로 하는 음성출력장치.
디지털/아날로그 변환기에 의해, 디지털 음성신호를 아날로그 음성신호로 변환하는 동시에, 제1 증폭 수단에 의해, 소정의 중심전압을 기준으로 하여 상기 아날로그 음성신호를 증폭하여 출력하는 처리와,

제1 논리 레벨 및 제2 논리 레벨로 천이하는 제1 인에이블 신호의 상기 제1 논리 레벨에 의해 활성화하는 제2 증폭 수단에 의해, 상기 제1 증폭 수단의 활성화후에 제1 타이밍에서, 상기 제1 증폭 수단의 출력 신호를 증폭하여 출력하는 동시에, 상기 제1 논리 레벨에 의해 상기 제2 증폭 수단의 출력 신호를, 제3 논리 레벨 및 제4 논리 레벨로 천이하는 제2 인에이블 신호의 상기 제3 논리 레벨에 의해 활성화하는 제3 증폭 수단에 입력하는 처리와,

상기 제1 타이밍후의 제2 타이밍에서, 상기 제2 증폭 수단의 출력 신호를 전기/음성변환기에 출력하는 동시에, 상기 제3 증폭 수단에 의해, 상기 제2 증폭 수단의 출력 신호를 증폭하여 상기 전기/음성변환기에 출력하는 처리와,

상기 제2 타이밍후의 제3 타이밍에서, 상기 제2 논리 레벨에 의해 상기 제2 증폭 수단의 출력을 정지하는 동시에, 상기 제4 논리 레벨에 의해 상기 제3 증폭 수단의 출력을 정지하는 처리를 갖는 것을 특징으로 하는 음성출력 방법.
제1 타이밍에서, 제1 논리 레벨 및 제2 논리 레벨로 천이하는 제1 인에이블 신호의 상기 제1 논리 레벨에 의해 활성화하는 디지털/아날로그 변환기에 대하여, 상기 제1 타이밍후의 제2 타이밍에서 기준전압이 입력되면, 상기 디지털/아날로그 변환기에 의해, 디지털 음성신호를 아날로그 음성신호로 변환하는 동시에, 상기 제1 논리 레벨에 의해 활성화하는 제1 증폭 수단에 의해, 소정의 중심전압을 기준으로 하여 상기 아날로그 음성신호를 증폭하여 출력하는 처리와,

제3 논리 레벨 및 제4 논리 레벨로 천이하는 제2인에이블 신호의 상기 제3 논리 레벨에 의해 온 상태가 되는 스위치에 의해, 상기 제1 증폭 수단의 출력 신호를 음성출력 단자에 출력하는 처리와,

상기 제2 타이밍후의 제3 타이밍에서, 상기 제1 인에이블 신호를 상기 제2 논리 레벨로 천이하여 상기 디지털/아날로그 변환기 및 상기 제1 증폭 수단을 비활성화하는 처리와,

상기 제3 타이밍후의 제4 타이밍에서, 상기 제4 논리 레벨에 의해 제어되는 출력제어수단에 의해, 상기 음성출력 단자로부터의 출력을 정지하는 처리를 갖는 것을 특징으로 하는 음성출력 방법.