JPH07264066A - Ｄ／ａ変換装置 - Google Patents
Ｄ／ａ変換装置Info
- Publication number
- JPH07264066A JPH07264066A JP7025394A JP7025394A JPH07264066A JP H07264066 A JPH07264066 A JP H07264066A JP 7025394 A JP7025394 A JP 7025394A JP 7025394 A JP7025394 A JP 7025394A JP H07264066 A JPH07264066 A JP H07264066A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- signal
- chip enable
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 電源投入時および遮断時のポップノイズの発
生を防止しかつアナログ出力（ＰＷＭ信号）の立上りエ
ッジおよび立ち下がりエッジの鈍化とリンギングを改善
したＤ／Ａ変換装置を提供する。 【構成】 Ｄ／Ａ変換器１と、Ｄ／Ａ変換器１の出力を
増幅する増幅器３、５と、増幅出力から高域ノイズを除
去するローパスフィルタ４、６とからなるＤ／Ａ変換装
置において、Ｄ／Ａ変換器１の出力を入力とし出力を増
幅器３、５へ送出するするチップイネーブル端子付きの
ロジックバッファ７、８と、電源不安定期間中ディスイ
ネーブル信号を前記チップイネーブル端子に送出し、か
つ電源が安定した状態でイネーブル信号を前記チップイ
ネーブル端子に送出する制御回路９とを備えた。
生を防止しかつアナログ出力（ＰＷＭ信号）の立上りエ
ッジおよび立ち下がりエッジの鈍化とリンギングを改善
したＤ／Ａ変換装置を提供する。 【構成】 Ｄ／Ａ変換器１と、Ｄ／Ａ変換器１の出力を
増幅する増幅器３、５と、増幅出力から高域ノイズを除
去するローパスフィルタ４、６とからなるＤ／Ａ変換装
置において、Ｄ／Ａ変換器１の出力を入力とし出力を増
幅器３、５へ送出するするチップイネーブル端子付きの
ロジックバッファ７、８と、電源不安定期間中ディスイ
ネーブル信号を前記チップイネーブル端子に送出し、か
つ電源が安定した状態でイネーブル信号を前記チップイ
ネーブル端子に送出する制御回路９とを備えた。
Description
【０００１】
【産業上の利用分野】本発明は光ディスクプレーヤなど
に利用されるＤ／Ａ変換装置に関する。
に利用されるＤ／Ａ変換装置に関する。
【０００２】
【従来の技術】従来のＤ／Ａ変換装置は、図２に示すよ
うに、符号１は水晶発振器２の発振出力がＤ／Ａ変換の
ためのクロック信号として入力され、さらに入力データ
の取り込みのためのビットクロック信号（ＢＣＫ）、左
右チャンネルに分離するためのチャンネルクロック信号
（ＬＲＣＫ）が入力されて、入力データを入力データに
対応した左右チャンネルのアナログ信号（ＰＷＭ信号）
に変換するＤ／Ａ変換器であり、Ｄ／Ａ変換器１によっ
て変換された左右チャンネルのアナログ信号はそれぞれ
増幅器３、５に供給して増幅し、増幅器３の出力、増幅
器５の出力はそれぞれローパスフィルタ４、６に供給し
て高域ノイズ成分を除去し、左チャンネル、右チャンネ
ルのアナログ信号として出力している。
うに、符号１は水晶発振器２の発振出力がＤ／Ａ変換の
ためのクロック信号として入力され、さらに入力データ
の取り込みのためのビットクロック信号（ＢＣＫ）、左
右チャンネルに分離するためのチャンネルクロック信号
（ＬＲＣＫ）が入力されて、入力データを入力データに
対応した左右チャンネルのアナログ信号（ＰＷＭ信号）
に変換するＤ／Ａ変換器であり、Ｄ／Ａ変換器１によっ
て変換された左右チャンネルのアナログ信号はそれぞれ
増幅器３、５に供給して増幅し、増幅器３の出力、増幅
器５の出力はそれぞれローパスフィルタ４、６に供給し
て高域ノイズ成分を除去し、左チャンネル、右チャンネ
ルのアナログ信号として出力している。
【０００３】
【発明が解決しようとする課題】しかし、上記した従来
のＤ／Ａ変換装置によれば、電源投入時および遮断時に
ポップノイズ（ライン出力のショックノイズ）が発生す
るという問題点のほかに、Ｄ／Ａ変換装置を構成するＤ
／Ａ変換器からのアナログ出力（ＰＷＭ信号）の立上り
エッジおよび立ち下がりエッジの鈍りとリンギングによ
って、歪みが生じ、Ｓ／Ｎが悪化するという問題点があ
った。
のＤ／Ａ変換装置によれば、電源投入時および遮断時に
ポップノイズ（ライン出力のショックノイズ）が発生す
るという問題点のほかに、Ｄ／Ａ変換装置を構成するＤ
／Ａ変換器からのアナログ出力（ＰＷＭ信号）の立上り
エッジおよび立ち下がりエッジの鈍りとリンギングによ
って、歪みが生じ、Ｓ／Ｎが悪化するという問題点があ
った。
【０００４】本発明は、電源投入時および遮断時のポッ
プノイズの発生を防止しかつアナログ出力（ＰＷＭ信
号）の立上りエッジおよび立ち下がりエッジの鈍化とリ
ンギングを改善したＤ／Ａ変換装置を提供することを目
的とする。
プノイズの発生を防止しかつアナログ出力（ＰＷＭ信
号）の立上りエッジおよび立ち下がりエッジの鈍化とリ
ンギングを改善したＤ／Ａ変換装置を提供することを目
的とする。
【０００５】
【課題を解決するための手段】本発明のＤ／Ａ変換装置
は、Ｄ／Ａ変換器と、Ｄ／Ａ変換器の出力を増幅する増
幅器と、増幅出力から高域ノイズを除去するローパスフ
ィルタとからなるＤ／Ａ変換装置において、前記Ｄ／Ａ
変換器の出力を入力とし出力を前記増幅器へ送出するチ
ップイネーブル端子付きのロジックバッファと、電源不
安定期間中ディスイネーブル信号を前記チップイネーブ
ル端子に送出し、かつ電源が安定した状態でイネーブル
信号を前記チップイネーブル端子に送出する制御回路と
を備えたことを特徴とする。
は、Ｄ／Ａ変換器と、Ｄ／Ａ変換器の出力を増幅する増
幅器と、増幅出力から高域ノイズを除去するローパスフ
ィルタとからなるＤ／Ａ変換装置において、前記Ｄ／Ａ
変換器の出力を入力とし出力を前記増幅器へ送出するチ
ップイネーブル端子付きのロジックバッファと、電源不
安定期間中ディスイネーブル信号を前記チップイネーブ
ル端子に送出し、かつ電源が安定した状態でイネーブル
信号を前記チップイネーブル端子に送出する制御回路と
を備えたことを特徴とする。
【０００６】本発明のＤ／Ａ変換装置は、Ｄ／Ａ変換器
と、Ｄ／Ａ変換器の出力を増幅する増幅器と、増幅出力
から高域ノイズを除去するローパスフィルタとからなる
Ｄ／Ａ変換装置において、前記Ｄ／Ａ変換器の出力を入
力とし出力を前記増幅器へ送出するチップイネーブル端
子付きのロジックバッファと、前記ローパスフィルタの
出力を実質的に遮断する遮断手段と、電源不安定期間中
ディスイネーブル信号を前記チップイネーブル端子に送
出すると共に前記遮断手段に遮断信号を送出し、かつ電
源が安定した状態でイネーブル信号を前記チップイネー
ブル端子に送出すると共に前記遮断手段による遮断解除
信号を送出する制御回路とを備えたことを特徴とする。
と、Ｄ／Ａ変換器の出力を増幅する増幅器と、増幅出力
から高域ノイズを除去するローパスフィルタとからなる
Ｄ／Ａ変換装置において、前記Ｄ／Ａ変換器の出力を入
力とし出力を前記増幅器へ送出するチップイネーブル端
子付きのロジックバッファと、前記ローパスフィルタの
出力を実質的に遮断する遮断手段と、電源不安定期間中
ディスイネーブル信号を前記チップイネーブル端子に送
出すると共に前記遮断手段に遮断信号を送出し、かつ電
源が安定した状態でイネーブル信号を前記チップイネー
ブル端子に送出すると共に前記遮断手段による遮断解除
信号を送出する制御回路とを備えたことを特徴とする。
【０００７】
【作用】本発明のＤ／Ａ変換装置は、電源不安定期間中
はイネーブル端子付きロジックバッファのチップイネー
ブル端子にディスイネーブル信号が供給され、かつ電源
が安定した状態でイネーブル信号が供給されるため、電
源不安定中ロジックバッファがオフ状態に制御されて電
源供給開始時、遮断時等の電源不安定のときにポップノ
イズの発生が防止される。
はイネーブル端子付きロジックバッファのチップイネー
ブル端子にディスイネーブル信号が供給され、かつ電源
が安定した状態でイネーブル信号が供給されるため、電
源不安定中ロジックバッファがオフ状態に制御されて電
源供給開始時、遮断時等の電源不安定のときにポップノ
イズの発生が防止される。
【０００８】本発明のＤ／Ａ変換装置において、上記に
さらにローパスフィルタの出力を実質的に遮断する遮断
手段を設けたときは、電源不安定期間中ロジックバッフ
ァによってＤ／Ａ変換器の出力は遮断されると共に、遮
断手段に遮断信号が送出されて、ロジックバッファ以降
のアナログラインも電源供給開始時、遮断時等の電源不
安定のときに遮断されることになって、アナログライン
系において生じたノイズも減少し、かつポップノイズの
発生が防止される。
さらにローパスフィルタの出力を実質的に遮断する遮断
手段を設けたときは、電源不安定期間中ロジックバッフ
ァによってＤ／Ａ変換器の出力は遮断されると共に、遮
断手段に遮断信号が送出されて、ロジックバッファ以降
のアナログラインも電源供給開始時、遮断時等の電源不
安定のときに遮断されることになって、アナログライン
系において生じたノイズも減少し、かつポップノイズの
発生が防止される。
【０００９】
【実施例】以下、本発明を実施例により説明する。図１
は本発明にかかるＤ／Ａ変換装置の一実施例の構成を示
すブロック図である。
は本発明にかかるＤ／Ａ変換装置の一実施例の構成を示
すブロック図である。
【００１０】本発明の一実施例のＤ／Ａ変換装置は、水
晶発振器２の発振出力がＤ／Ａ変換のためのクロック信
号として入力され、さらに入力データの取り込みのため
のビットクロック信号（ＢＣＫ）、左右チャンネルに分
離するためのチャンネルクロック信号（ＬＲＣＫ）が入
力されて、入力データを入力データに対応した左右チャ
ンネルのアナログ信号（ＰＷＭ信号）に変換するＤ／Ａ
変換器１と、Ｄ／Ａ変換器１から出力される左右チャン
ネルのアナログ信号を選択的に遮断するチップイネーブ
ル端子つきのロジックバッファ７、８（以下、単に、ロ
ジックバッファとも記す）と、ロジックバッファ８、９
の出力を増幅する増幅器３、５と、増幅器３、５からの
増幅出力をうけて高域ノイズを除去するローパスフィル
タ４、６と、ローパスフィルタ４、６の出力を左チャン
ネル出力端子ＬＣＨ、右チャンネル出力端子ＲＣＨに導
く抵抗１３、１４と、左右チャンネル出力端子ＬＣＨ、
ＲＣＨを夫々アースに選択的に接続するトランジスタ１
０、１１とからなる遮断手段としてのミュート回路１２
とを備えている。
晶発振器２の発振出力がＤ／Ａ変換のためのクロック信
号として入力され、さらに入力データの取り込みのため
のビットクロック信号（ＢＣＫ）、左右チャンネルに分
離するためのチャンネルクロック信号（ＬＲＣＫ）が入
力されて、入力データを入力データに対応した左右チャ
ンネルのアナログ信号（ＰＷＭ信号）に変換するＤ／Ａ
変換器１と、Ｄ／Ａ変換器１から出力される左右チャン
ネルのアナログ信号を選択的に遮断するチップイネーブ
ル端子つきのロジックバッファ７、８（以下、単に、ロ
ジックバッファとも記す）と、ロジックバッファ８、９
の出力を増幅する増幅器３、５と、増幅器３、５からの
増幅出力をうけて高域ノイズを除去するローパスフィル
タ４、６と、ローパスフィルタ４、６の出力を左チャン
ネル出力端子ＬＣＨ、右チャンネル出力端子ＲＣＨに導
く抵抗１３、１４と、左右チャンネル出力端子ＬＣＨ、
ＲＣＨを夫々アースに選択的に接続するトランジスタ１
０、１１とからなる遮断手段としてのミュート回路１２
とを備えている。
【００１１】さらに、本発明の一実施例のＤ／Ａ変換装
置は、電源電圧を受けて電源不安定期間中ロジックバッ
ファ７および８のチップイネーブル端子へディスイネー
ブル信号を出力すると共に、ミュート回路１２へミュー
ト信号すなわちトランジスタ１０および１１をオン状態
に駆動する信号を出力すると共に、電源が安定した状態
でロジックバッファ７および８のチップイネーブル端子
へイネーブル信号を出力すると共に、ミュート回路１２
へミュート解除信号すなわちトランジスタ１０および１
１をオフ状態に駆動する信号を出力する制御回路９を備
えている。
置は、電源電圧を受けて電源不安定期間中ロジックバッ
ファ７および８のチップイネーブル端子へディスイネー
ブル信号を出力すると共に、ミュート回路１２へミュー
ト信号すなわちトランジスタ１０および１１をオン状態
に駆動する信号を出力すると共に、電源が安定した状態
でロジックバッファ７および８のチップイネーブル端子
へイネーブル信号を出力すると共に、ミュート回路１２
へミュート解除信号すなわちトランジスタ１０および１
１をオフ状態に駆動する信号を出力する制御回路９を備
えている。
【００１２】上記のように構成した本実施例のＤ／Ａ変
換装置において、電源電圧が安定しているときは、制御
回路９からロジックバッファ７、８のチップイネーブル
端子にイネーブル信号が出力されていて、Ｄ／Ａ変換器
１から出力される左右チャンネルのアナログ信号はロジ
ックバッファ７、８を介して増幅器３、５に出力され
る。同時に、制御回路９からミュート解除信号が送出さ
れてトランジスタ１０および１１はオフ状態に制御され
て増幅器３、５からの出力はローパスフィルタ４、６を
介して左右チャンネル出力端子ＬＣＨ、ＲＣＨに出力さ
れる。
換装置において、電源電圧が安定しているときは、制御
回路９からロジックバッファ７、８のチップイネーブル
端子にイネーブル信号が出力されていて、Ｄ／Ａ変換器
１から出力される左右チャンネルのアナログ信号はロジ
ックバッファ７、８を介して増幅器３、５に出力され
る。同時に、制御回路９からミュート解除信号が送出さ
れてトランジスタ１０および１１はオフ状態に制御され
て増幅器３、５からの出力はローパスフィルタ４、６を
介して左右チャンネル出力端子ＬＣＨ、ＲＣＨに出力さ
れる。
【００１３】したがって、電源電圧が安定している期間
中においては、Ｄ／Ａ変換器１から出力される左右チャ
ンネルのアナログ信号は増幅器３、５において増幅さ
れ、増幅器３、５の出力はローパスフィルタ４、６に供
給され、増幅器３、５の出力中の高域ノイズが除去され
て、左右チャンネル出力端子ＬＣＨ、ＲＣＨに出力され
る。この場合に電源電圧が安定しているためにＤ／Ａ変
換器１からポップノイズが出力されることもない。
中においては、Ｄ／Ａ変換器１から出力される左右チャ
ンネルのアナログ信号は増幅器３、５において増幅さ
れ、増幅器３、５の出力はローパスフィルタ４、６に供
給され、増幅器３、５の出力中の高域ノイズが除去され
て、左右チャンネル出力端子ＬＣＨ、ＲＣＨに出力され
る。この場合に電源電圧が安定しているためにＤ／Ａ変
換器１からポップノイズが出力されることもない。
【００１４】電源電圧のオン、オフ時などの電源電圧が
不安定な期間中は、制御回路９からロジックバッファ
７、８のチップイネーブル端子にディスイネーブル信号
が出力されていて、Ｄ／Ａ変換器１から出力される左右
チャンネルのアナログ信号はロジックバッファ７、８に
よって遮断される。同時に、電源電圧のオン、オフ時な
どの電源電圧が不安定な期間中は、制御回路９からミュ
ート信号が送出されてトランジスタ１０および１１はオ
ン状態に制御されて左右チャンネル出力端子ＬＣＨ、Ｒ
ＣＨはトランジスタ１０、１１を介してアースされる。
不安定な期間中は、制御回路９からロジックバッファ
７、８のチップイネーブル端子にディスイネーブル信号
が出力されていて、Ｄ／Ａ変換器１から出力される左右
チャンネルのアナログ信号はロジックバッファ７、８に
よって遮断される。同時に、電源電圧のオン、オフ時な
どの電源電圧が不安定な期間中は、制御回路９からミュ
ート信号が送出されてトランジスタ１０および１１はオ
ン状態に制御されて左右チャンネル出力端子ＬＣＨ、Ｒ
ＣＨはトランジスタ１０、１１を介してアースされる。
【００１５】したがって、電源電圧が不安定な期間中に
おいて、電圧非安定期にＤ／Ａ変換器１から出力される
ポップノイズはロジックバッファ７、８の出力端には表
れない。さらに、ミュート回路１２がミュート状態に制
御されるため、増幅器３、５、ローパスフィルタ４、６
からなるアナログライン系において生ずるポップノイズ
も左右チャンネル出力端子ＬＣＨ、ＲＣＨに表れること
もない。
おいて、電圧非安定期にＤ／Ａ変換器１から出力される
ポップノイズはロジックバッファ７、８の出力端には表
れない。さらに、ミュート回路１２がミュート状態に制
御されるため、増幅器３、５、ローパスフィルタ４、６
からなるアナログライン系において生ずるポップノイズ
も左右チャンネル出力端子ＬＣＨ、ＲＣＨに表れること
もない。
【００１６】なお、上記した実施例においては、ロジッ
クバッファ７、８のほかに、ミュート回路１２も備えた
場合を例示したが、ミュート回路１２を省略しても十分
効果がある。
クバッファ７、８のほかに、ミュート回路１２も備えた
場合を例示したが、ミュート回路１２を省略しても十分
効果がある。
【００１７】
【発明の効果】以上説明した如く本発明のＤ／Ａ変換装
置によれば、電源電圧不安定期間中はイネーブル端子付
きロジックバッファのチップイネーブル端子にディスイ
ネーブル信号が供給され、かつ電源が安定した状態でイ
ネーブル信号が供給されるため、電源不安定中ロッジク
バッファがオフ状態に制御されて電源供給開始時、遮断
時等の電源不安定のときにポップノイズの発生が防止さ
れる効果がある。さらに、イネーブル端子付きロジック
バッファによってＤ／Ａ変換器の出力が波形整形される
のでＤ／Ａ変換器の出力の立上りエッジおよび立ち下が
りエッジが急峻になり、歪みおよびＳ／Ｎが改善される
効果も得られる。
置によれば、電源電圧不安定期間中はイネーブル端子付
きロジックバッファのチップイネーブル端子にディスイ
ネーブル信号が供給され、かつ電源が安定した状態でイ
ネーブル信号が供給されるため、電源不安定中ロッジク
バッファがオフ状態に制御されて電源供給開始時、遮断
時等の電源不安定のときにポップノイズの発生が防止さ
れる効果がある。さらに、イネーブル端子付きロジック
バッファによってＤ／Ａ変換器の出力が波形整形される
のでＤ／Ａ変換器の出力の立上りエッジおよび立ち下が
りエッジが急峻になり、歪みおよびＳ／Ｎが改善される
効果も得られる。
【００１８】本発明のＤ／Ａ変換装置において、上記に
さらにローパスフィルタの出力を実質的に遮断する遮断
手段を設けたときは、電源不安定期間中ロジックバッフ
ァによってＤ／Ａ変換器の出力は遮断されると共に、遮
断手段に遮断信号が送出されて、ロジックバッファ以降
のアナログラインも電源供給開始時、遮断時等の電源不
安定のときに遮断されることになって、アナログライン
系において生じたノイズも減少し、かつポップノイズの
発生が防止されるという効果が得られる。
さらにローパスフィルタの出力を実質的に遮断する遮断
手段を設けたときは、電源不安定期間中ロジックバッフ
ァによってＤ／Ａ変換器の出力は遮断されると共に、遮
断手段に遮断信号が送出されて、ロジックバッファ以降
のアナログラインも電源供給開始時、遮断時等の電源不
安定のときに遮断されることになって、アナログライン
系において生じたノイズも減少し、かつポップノイズの
発生が防止されるという効果が得られる。
【図１】本発明にかかるＤ／Ａ変換装置の一実施例の構
成を示すブロック図である。
成を示すブロック図である。
【図２】従来のＤ／Ａ変換装置の構成を示すブロック図
である。
である。
１ Ｄ／Ａ変換器 ２ 水晶発振器 ３および５ 増幅器 ４および６ ローパスフィルタ ７および８ チップイネブル端子付きロジックバッファ ９ 制御回路 １２ ミュート回路
Claims (2)
- 【請求項１】Ｄ／Ａ変換器と、Ｄ／Ａ変換器の出力を増
幅する増幅器と、増幅出力から高域ノイズを除去するロ
ーパスフィルタとからなるＤ／Ａ変換装置において、前
記Ｄ／Ａ変換器の出力を入力とし出力を前記増幅器へ送
出するチップイネーブル端子付きのロジックバッファ
と、電源不安定期間中ディスイネーブル信号を前記チッ
プイネーブル端子に送出し、かつ電源が安定した状態で
イネーブル信号を前記チップイネーブル端子に送出する
制御回路とを備えたことを特徴とするＤ／Ａ変換装置。 - 【請求項２】Ｄ／Ａ変換器と、Ｄ／Ａ変換器の出力を増
幅する増幅器と、増幅出力から高域ノイズを除去するロ
ーパスフィルタとからなるＤ／Ａ変換装置において、前
記Ｄ／Ａ変換器の出力を入力とし出力を前記増幅器へ送
出するチップイネーブル端子付きのロジックバッファ
と、前記ローパスフィルタの出力を実質的に遮断する遮
断手段と、電源不安定期間中ディスイネーブル信号を前
記チップイネーブル端子に送出すると共に前記遮断手段
に遮断信号を送出し、かつ電源が安定した状態でイネー
ブル信号を前記チップイネーブル端子に送出すると共に
前記遮断手段による遮断解除信号を送出する制御回路と
を備えたことを特徴とするＤ／Ａ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7025394A JPH07264066A (ja) | 1994-03-16 | 1994-03-16 | Ｄ／ａ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7025394A JPH07264066A (ja) | 1994-03-16 | 1994-03-16 | Ｄ／ａ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07264066A true JPH07264066A (ja) | 1995-10-13 |
Family
ID=13426219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7025394A Pending JPH07264066A (ja) | 1994-03-16 | 1994-03-16 | Ｄ／ａ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07264066A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8150064B2 (en) | 2007-10-04 | 2012-04-03 | Oki Semiconductor Co., Ltd. | Audio output device and method |
| US8872495B2 (en) | 2011-05-11 | 2014-10-28 | Funai Electric Co., Ltd. | DC-DC converter circuit |
-
1994
- 1994-03-16 JP JP7025394A patent/JPH07264066A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8150064B2 (en) | 2007-10-04 | 2012-04-03 | Oki Semiconductor Co., Ltd. | Audio output device and method |
| US8872495B2 (en) | 2011-05-11 | 2014-10-28 | Funai Electric Co., Ltd. | DC-DC converter circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6281821B1 (en) | Digital-to-analog converter with power up/down transient suppression and automatic rate switching | |
| US20040222845A1 (en) | Class-D power amplifier capable of eliminating excessive response phenomenon when returning to a steady state from an abnormal state and an amplification method thereof | |
| JPH07264066A (ja) | Ｄ／ａ変換装置 | |
| JP2006340152A (ja) | デジタルアンプ方法及びデジタルアンプ回路 | |
| JP3112522B2 (ja) | オーディオ信号増幅回路 | |
| JP2868980B2 (ja) | Ｃｄロムシステムのディジタルノイズ除去回路 | |
| JPS6211086Y2 (ja) | ||
| JPH1127058A (ja) | パルス幅変調オーディオアンプ | |
| JPH10190371A (ja) | 電力増幅装置及び電力増幅方法 | |
| JP2002208824A (ja) | スイッチング増幅器およびその駆動方法 | |
| JPH0543529Y2 (ja) | ||
| JP2923830B2 (ja) | 録音再生装置 | |
| JP2005318120A (ja) | オーディオ機器 | |
| JPS6144319Y2 (ja) | ||
| JPH0244880A (ja) | ホールド回路 | |
| KR0134298B1 (ko) | 브이씨알(vcr)의 휘도 및 색신호 분리회로 | |
| JPS6246467A (ja) | Ｌｄｄ対応ｃｄプレ−ヤのｒｆアンプ装置 | |
| KR100243202B1 (ko) | 배속 변화에 상응한 직류 변동 신호 차단회로 | |
| JPH0645856A (ja) | パワーアンプ電源供給装置 | |
| KR930004802Y1 (ko) | 리플 감소 전원 공급 회로 | |
| JPS60241302A (ja) | 電力増幅器 | |
| KR19990047527A (ko) | 브이시알 시스템의 팝노이즈 저감회로 | |
| JP2000175286A (ja) | オーディオ装置 | |
| JPH06338727A (ja) | 増幅回路 | |
| KR19980073336A (ko) | 디스크 입력 신호간의 간섭 제거 장치 |