KR20070006846A

KR20070006846A - 신호 출력 회로, 그것을 이용한 오디오 신호 출력 장치,전자 기기

Info

Publication number: KR20070006846A
Application number: KR1020067021455A
Authority: KR
Inventors: 다께시 오노데라; 히데끼 무네나가; 사또시 사까이다니
Original assignee: 로무 가부시키가이샤
Priority date: 2004-04-21
Filing date: 2005-04-20
Publication date: 2007-01-11
Also published as: CN100514842C; WO2005104349A1; JP4787742B2; CN1934783A; US20070279101A1; TW200605493A; JPWO2005104349A1

Abstract

신호 출력 회로에서, 전원 투입, 정지 시에 발생하는 노이즈를 방지한다, 선택 회로(30)는, 전원 천이 기간인지 통상 기간인지에 따라서 그 출력을 비유의 PWM 신호 NS_PWM 또는 유의 PWM 신호 S_PWM으로 절환한다. 비유의 신호 생성 회로(20)는, 완만하게 상승하는 신호를 생성하며, 이 신호가, 제2 드라이버 회로(32)에 의해 증폭되고, DC 블록 컨덴서 C2가 완만하게 충방전되어, 돌입 전류에 의한 노이즈의 발생을 억제할 수 있다.

음성 신호원, 고차 ΔΣ 변조기, 1차 로우 패스 필터, 스텝 펄스 생성 회로, 비유의 신호 NS, 직렬 인덕터, 드라이버 회로, DC 블록 콘덴서

Description

신호 출력 회로, 그것을 이용한 오디오 신호 출력 장치, 전자 기기{SIGNAL OUTPUT CIRCUIT, AUDIO SIGNAL OUTPUT APPARATUS USING THE SAME, AND ELECTRONIC DEVICE}

본 발명은, 신호 출력 회로에 관한 것으로, 특히 전원 투입시 또는 정지시의 급격한 전압 파형 변화에 수반하는 노이즈 발생을 방지하는 기능을 구비한 신호 출력 회로에 관한 것이다．

최근의 LSI 기술의 발전에 수반하여, CD 플레이어나 MD 플레이어 등으로 대표되는 디지털 오디오에서는, 디지털 신호 처리 및 그 증폭에 1비트 DAC(Digital Analog Converter)가 이용되고 있다. 이 1비트 DAC에서는, 음성 신호는, ΔΣ 변조기를 이용해서 노이즈 셰이핑되어, 펄스 폭 변조 PWM(Pulse Width Modulation)된 1비트 신호로서 출력된다.

이 1비트 PWM 신호는, 부하인 스피커를 구동하기 위해서 소정의 레벨까지 증폭되지만, 이것에는, 고효율이 얻어지는 D급 앰프가 이용되고 있다. 증폭된 1비트 PWM 신호는, 후치 로우 패스 필터를 통하여 아날로그 재생 신호로 되어, 스피커로부터 음성으로서 재생된다.

여기에서, 일반적으로 음질을 중시해서 설계하는 경우에는, 1비트 PWM 신호 의 생성에는, 고차의 ΔΣ 변조기가 사용되고 있다. 이 고차의 ΔΣ 변조기는, 양자화 잡음을 인간의 가청 대역 밖으로 밀어내는 노이즈 셰이핑 특성이 우수하지만, 그 한편으로 동작 개시 시에 있어서 출력을 완만하게 상승시킬 수 없다고 하는 특성을 갖고 있다. 이 고차의 ΔΣ 변조기의 급격한 파형의 상승은, D급 앰프에 의해 증폭되어, 부하 회로에 사용되는 DC 컷트용의 컨덴서에 유입되는 돌입 전류를 발생시킨다. 이 돌입 전류는, 스피커 혹은 헤드폰으로부터 불쾌한 노이즈로서 청각을 자극한다. 동작 정지 시에 있어서도 마찬가지의 현상에 의해 잡음이 발생한다.

그래서 종래에서는, 특허 문헌 1에서의 종래 기술로서 거론되어 있는 바와 같이, 이 노이즈를 방지하기 위해서, 부하 회로에 설치된 DC 컷트용의 컨덴서와 스피커 사이에 뮤트 회로를 추가한다. 이 뮤트 회로를 노이즈가 발생하는 타이밍에서 온하여, 출력을 접지 전위로 단락함으로써 노이즈의 발생을 억제하고 있다．

또한, 동일 문헌에는, 병렬로 배치된 복수의 인버터로 이루어지는 D급 앰프에서, 상승, 하강 시에 복수의 인버터를 점차 온, 또는 오프해 감으로써 이 노이즈의 발생을 억제하는 방법이 개시되어 있다.

특허 문헌 1: 일본 특개 2001-223537호 공보

<발명의 개시>

<발명이 해결하려고 하는 과제>

그러나, 뮤트 회로에 의한 노이즈의 억제는, 뮤트 회로가 필요하게 되어, 부품 점수가 많고, 게다가 뮤트 제어 단자 및 그 주회가 필요하기 때문에 세트의 소 형화의 요청에는 적합하지 않다고 하는 문제가 있었다．

본 발명은 이러한 과제를 감안하여 이루어진 것으로, 그 목적은, 돌입 전류에 기인하는 노이즈의 억제 및 실장 면적을 저감한 신호 출력 회로의 제공에 있다.

본 발명의 어떤 양태는, 신호 출력 회로에 관한 것이다． 이 신호 출력 회로는, 통상 기간인지 전원 천이 기간인지에 따라서, 원래 출력할 유의의 신호와, 전원 천이 기간에 출력할 비유의의 신호 중 한쪽을 선택하는 선택 회로와, 선택 회로의 출력을 병렬로 받는 통상 기간을 위한 제1 드라이버 회로와, 전원 천이 기간을 위한 제2 드라이버 회로와, 비유의의 신호를 전원의 천이에 대응하는 디지털 신호로서 생성하는 신호 생성 회로를 구비하며, 제1 드라이버 회로와 제2 드라이버 회로의 출력을 결합해서 출력한다.

이 양태에 따르면, 노이즈가 발생하는 전원 투입시 및 정지시에 있어서는, 소프트 스타트용의 비유의 신호를 제2 드라이버 회로에 의해 증폭함으로써, 돌입 전류를 억제하여 노이즈를 저감할 수 있다．

본 발명의 다른 양태에 있어서, 신호 생성 회로는, 전원의 천이를 지시하는 디지털 신호의 변화를 부드럽게 하는 필터 회로와, 필터 회로의 출력을 디지털 신호로 변환하는 변환 회로를 구비하고 있어도 된다. 변환 회로는, 1차의 ΔΣ 변조기이어도 된다.

이 필터 회로에 의해, 비유의 신호의 상승, 하강을 부드럽게 하여, 비유의 신호가 스피커로부터 재생될 때에, 청각상 노이즈로서 인식되기 어렵게 할 수 있다．

제2 드라이버 회로의 구동 능력은, 제1 드라이버 회로의 구동 능력보다 낮게 설계해도 된다.

또한, 제2 드라이버 회로는, 그 출력에 직렬로 설치된 저항 소자를 포함하며, 신호 출력 회로는, 저항 소자의 출력을, 제1 드라이버 회로의 출력과 결합해서 출력해도 된다．

제2 드라이버 회로의 출력에 직렬로 설치된 저항 소자, 혹은 트랜지스터 사이즈 등의 조절에 의해, 제2 드라이버 회로의 부하 구동 능력을, 제1 드라이버 회로의 그것보다 낮게 함으로써, 노이즈 레벨을 효과적으로 억제할 수 있고, 또한 제1 드라이버 회로에 의해 유의의 신호를 재생할 때에는, 제2 드라이버 회로의 영향을 작게 할 수 있다．

또한 본 발명의 다른 양태에서, 신호 출력 회로는, 적어도 선택 회로에서의 선택 동작 및 제1 드라이버 회로의 온 오프를 제어하는 제어 회로를 더 구비해도 된다. 이 제어 회로는, 전원 온 시에는, 최초로 선택 회로에 상기 비유의의 신호를 선택시키고, 또한 제1 드라이버 회로를 오프 상태로 두고, 다음에 비유의의 신호가 소정의 상태까지 변화된 후, 제1 드라이버 회로를 온함과 함께, 선택 회로에 유의의 신호를 선택시켜도 된다.

이 양태에 따르면, 제어 회로에 의해 전원 투입 시에, 선택 회로에 의한 신호의 선택 및 제1 드라이버의 온 오프 절환의 타이밍을 임의로 조정할 수 있어, 효과적인 노이즈의 억제를 도모할 수 있다.

이 제어 회로는, 전원 오프 시에는, 우선 선택 회로에서 유의의 신호가 선택되어 있는 상태에서 상기 제1 드라이버 회로를 오프하고, 그 후, 선택 회로에 비유의의 신호를 선택시켜도 된다.

이 양태에 따르면, 제어 회로에 의해 전원 정지 시에, 선택 회로에 의한 신호의 선택 및 제1 드라이버의 온 오프 절환의 타이밍을 임의로 조정할 수 있다．

신호 출력 회로는, 1개의 반도체 기판에 일체 집적화되어도 된다.

본 발명의 또 다른 양태는, 오디오 신호 출력 장치에 관한 것이다． 이 오디오 신호 출력 장치는, 상술한 신호 출력 회로와, 신호 출력 회로의 출력 신호의 고주파 성분을 제거하는 필터와, 필터의 출력 신호에 의해 구동되는 스피커를 구비한다.

이 양태에 따르면, 전원 투입 시나 전원 오프 시에 스피커로부터 노이즈가 발생하는 것을 억제할 수 있다．

또한, 이상의 구성 요소의 임의의 조합, 본 발명의 표현을 방법, 장치, 시스템 등의 사이에서 변환한 것도 또한, 본 발명의 양태로서 유효하다．

<발명의 효과>

본 발명에 따른 신호 출력 회로에 의해, 전원 투입 혹은 정지 시의 스피커로부터 재생되는 노이즈를 저감할 수 있다．

도 1은 본 발명의 실시 형태에 따른 신호 출력 회로를 사용한 디지털 오디오 출력 회로를 도시하는 도면．

도 2는 도 1의 신호 출력 회로의 각 부의 동작 파형 및 타이밍 차트를 도시하는 도면．

<도면의 주요 부분에 대한 부호의 설명>

10 : 음성 신호원

12 : 고차 ΔΣ 변조기

14 : 유의 신호 생성 회로

16 : 제1 드라이버 회로

18 : 후치 로우 패스 필터

20 : 비유의 신호 생성 회로

22 : 스텝 펄스 생성 회로

24 : 1차 로우 패스 필터

26 : 1차 ΔΣ 변조기

28 : 제어 회로

30 : 선택 회로

32 : 제2 드라이버 회로

34 : 스피커

100 : 신호 출력 회로

200 : 오디오 신호 출력 장치

S : 유의 신호

NS : 비유의 신호

S_PWM : 유의 PWM신호

NS_PWM : 비유의 PWM 신호

SEL : 선택 신호

C2 : DC 즐록 콘덴서

R : 저항

<발명을 실시하기 위한 최량의 형태>

본 발명의 실시 형태를, 도 1을 이용하여 설명한다. 도 1은, 본 발명의 실시 형태에 따른 신호 출력 회로(100)를 사용한 오디오 신호 출력 장치(200)의 구성을 도시하는 회로도이다.

오디오 신호 출력 장치(200)는, CD 플레이어나, MD 플레이어 등 음성 출력 수단을 구비하는 전자 기기에 탑재되며, 신호 출력 회로(100), 후치 로우 패스 필터(18), 스피커(34)를 포함한다. 신호 출력 회로(100)는, 소위 디지털 앰프로서, 펄스 폭 변조된 디지털 신호를 출력한다. 스피커(34)는, 이어폰이나 헤드폰 등이어도 된다．

후치 로우 패스 필터(18)는, 직렬 인덕터 L1, 병렬 컨덴서 C1, DC 블록 컨덴서 C2를 포함한다. 후치 로우 패스 필터(18)는, 신호 출력 회로(100)로부터 출력되는 디지털 신호의 고주파 성분 및 직류 성분을 제거한다. 이 후치 로우 패스 필터(18)에 의해, 신호 출력 회로(100)로부터 출력되는 디지털 신호는, 아날로그 신 호로 변환된다. 후치 로우 패스 필터(18)로부터 출력되는 아날로그 재생 신호는, 스피커(34)에 입력되고, 스피커(34)는 음성 신호를 출력한다.

본 실시 형태에 따른 신호 출력 회로(100)는, 유의의 신호 S 혹은 비유의의 신호 NS를 각각 생성하는 2개의 신호 생성 회로, 즉 유의 신호 생성 회로(14) 및 비유의 신호 생성 회로(20)와, 선택 회로(30), 제1 드라이버 회로(16), 제2 드라이버 회로(32) 및 제어 회로(28)를 포함한다.

여기에서, 유의의 신호 S란, 음성 등의 정보를 갖는 신호를 의미하며, 비유의의 신호 NS란, 음성 신호와는 관계없이, 전원 투입 시 또는 정지 시에 노이즈를 저감시키기 위해서 사용되는 소프트 스타트용의 신호를 말한다.

본 발명의 동작 상태로서는, 통상의 음성이 재생되는 기간(이하, 통상 기간이라고 함)과, 전원 투입 시 혹은 정지 시의 과도 상태에 있는 기간(이하, 전원 천이 기간이라고 함)이 존재하며, 2개의 상태에 따라서 회로의 동작 상태를 제어함으로써 노이즈의 저감을 행하고 있다.

처음에, 본 실시 형태에 따른 신호 출력 회로(100)의 원리에 대해서 개설한다. 일반적으로 고차 ΔΣ 변조기(12)는, 제로 전위로부터 서서히 전압을 상승시킬 수 없어, 전원 투입 시의 상승 파형이 급준하게 된다. 즉, 그 출력에서는, PWM 신호로서, 듀티비가 0%로부터 서서히 커져 가는 신호를 생성하는 것이 곤란하다. 따라서, 이 고차 ΔΣ 변조기(12)의 출력 신호를 그대로 제1 드라이버 회로(16)에서 증폭하면, 부하 회로에 사용되는 DC 블록 컨덴서 C2에 돌입 전류가 유입되어, 노이즈가 발생한다.

그래서, 이 고차 ΔΣ 변조기(12)와는 달리, 완만하게 파형을 상승시킬 수 있는 1차 ΔΣ 변조기(26)를 설치하고, 이에 의해 비유의 PWM 신호 NS_PWM을 생성하고, 이 비유의 PWM 신호 NS_PWM에 의해 소정의 출력 전압까지 상승시킨 후에, 고차 ΔΣ 변조기(12)로 절환함으로써 노이즈를 억제한다. 이 1차 ΔΣ 변조기(26)는 반드시 1차일 필요는 없으며, 예를 들면, 2차의 ΔΣ 변조기이어도 되고, 듀티비가 노이즈가 발생하지 않을 정도로 충분히 천천히 커지는 PWM 신호를 생성할 수 있으면 된다. 단, 본 실시 형태와 같이, ΔΣ 변조기의 차수를 1차로 한 경우에는, 회로 면적을 작게 할 수 있다고 하는 이점이 있다.

또한, 드라이버 회로에 대해서도, 통상 기간에 사용하는 스피커 구동용의 제1 드라이버 회로(16)에 부가해서, 구동 능력을 떨어뜨린 제2 드라이버 회로(32)를 설치하고, 전원 천이 기간과 통상 기간에서 절환해서 사용함으로써 노이즈를 억제하고 있다． 이 제2 드라이버 회로(32)는, 부하인 스피커(34)를 구동하는 것이 주된 목적이 아니라, DC 블록 컨덴서 C2를 완만하게 충방전하기 위해 설치되어 있다.

이하, 신호의 흐름 및 각 블록의 구성에 대해서, 순서대로 설명해 간다. 유의의 신호를 생성하는 신호 생성 회로(14)(이하, 유의 신호 생성 회로라고 함)는, 음성 신호원(10) 및 고차 ΔΣ 변조기(12)를 구비한다. 음성 신호원(10)으로부터 출력되는 유의 신호 S는, 고차 ΔΣ 변조기(12)에 의해, 유의 PWM 신호 S로 변환된다. 고차란 예를 들면 5차, 혹은 보다 저차 혹은, 고차이어도 된다. 고차 ΔΣ 변조기(12)의 차수의 설계는, 요구되는 음질이나 회로 규모에 따라서 설정하면 된 다．

한편, 비유의의 신호를 생성하는 비유의 신호 생성 회로(20)는, 스텝 펄스 생성 회로(22), 1차 로우 패스 필터(24) 및 1차 ΔΣ 변조기(26)를 구비한다. 스텝 펄스 생성 회로(22)에 의해 생성되는 스텝 형상의 펄스 SP는, 1차 로우 패스 필터(24)를 통과하여, 완만하게 상승하거나, 혹은 하강하는 비유의 신호 NS로 된다. 1차 ΔΣ 변조기(26)는, 비유의 신호 NS를 ΔΣ 변조하여, 펄스 폭 변조된 비유의 PWM 신호 NS_PWM으로서 출력한다. 즉, 1차 ΔΣ 변조기(26)는, 1차 로우 패스 필터(24)의 출력인 비유의 신호 NS를, 펄스 폭 변조된 디지털 신호로 변환하는 변환 회로로서 기능한다. 비유의 PWM 신호 NS_PWM의 듀티비는, 0%로부터 서서히 확대되면서 변화해 간다.

이들 유의, 비유의 2계통의 1비트 PWM 신호 NS_PWM 및 S_PWM은, 선택 회로(30)에 입력된다. 이 선택 회로(30)는, 입력 단자 A, B 및 제어 단자 S를 갖고 있고, A 단자에 유의 PWM 신호 S_PWM이, B단자에 비유의 PWM 신호 NS_PWM이 입력되어 있다. 제어 단자 S에는, 제어 회로(28)로부터의 제어 신호 SEL이 입력되고, 그 전압이 하이 레벨일 때, A단자의 입력이 출력되며, 로우 레벨일 때 B단자의 입력이 출력되는 것으로 한다.

전원 천이 기간에서, 제어 회로(28)는, 제어 신호 SEL로서 로우 레벨을 출력한다. 이 때, 선택 회로(30)는 입력 단자 B에 입력되는 비유의 신호 생성 회 로(20)로부터의 비유의 PWM 신호 NS_PWM을 선택해서 출력한다. 또한, 음성을 재생하는 통상 기간에는, 제어 회로(28)는, 제어 신호 SEL로서 하이 레벨을 출력한다. 이 때, 선택 회로(30)는, A단자에 입력되는 유의 신호 생성 회로(14)로부터의 유의 PWM 신호 S_PWM을 선택하도록 제어된다.

여기에서, 선택 회로(30)에 의해, 그 출력 신호가 유의 PWM 신호 S_PWM으로부터 비유의 PWM 신호 NS_PWM에, 혹은 반대로 비유의 PWM 신호 NS_PWM으로부터 유의 PWM 신호 S_PWM으로 절환되는 순간의 양 PWM 신호의 듀티비가 중요하게 된다. 왜냐하면, 절환의 순간에서의 양 PWM 신호의 듀티비가 크게 다르면, 비유의 신호 NS_PWM에 의해 서서히 상승시킨 출력 전압이, 절환의 순간에 불연속으로 되고, 그래서 돌입 전류에 의한 노이즈가 발생하기 때문이다.

따라서, 본 실시 형태에서는, 절환 시에 유의 PWM 신호 S_PWM 및 비유의 PWM 신호 NS_PWM의 2개의 PWM 신호를 심리스하게 연결하여, 후치 로우 패스 필터(18)의 DC 블록 컨덴서 C2에 돌입 전류가 유입되지 않도록, 나아가서는 불쾌한 노이즈가 발생하지 않도록, 그 절환의 순간에서, 비유의 신호 NS_PWM의 듀티비를, 유의 신호 S_PWM의 듀티비와 동일하거나, 또는 노이즈로서 지각되지 않을 정도로 가깝게 되도록 설계해 둔다.

예를 들면, 고차 ΔΣ 변조기(12)의 상승 완료 시에 있어서의 유의 PWM 신호 S_PWM의 듀티비가 50%인 경우, 선택 회로(30)에 의한 절환 동작 시에 절환 노이즈가 발생하지 않도록, 비유의 PWM 신호 NS_PWM의 상승 완료 시의 듀티비는 50% 정도로 되도록 설계하는 것이 바람직하다.

선택 회로(30)로부터 선택해서 출력되는 1비트 PWM 신호 Vpwm은, 병렬로 접속된 제1 드라이버 회로(16) 및 제2 드라이버 회로(32)에 입력되어 있다. 이 PWM 신호 Vpwm은, 병렬로 접속된 2개의 드라이버 회로에 의해 증폭되며, 2개의 드라이버 회로(16, 32)의 출력은 재차 결합되어, 후치 로우 패스 필터(18)에 출력된다.

여기에서, 제1 드라이버 회로(16)는, 주로 통상 기간에 유의 PWM 신호 S_PWM을 증폭하기 위한 것으로, 인에이블 단자를 구비하며, 전원 천이 기간에서는 오프되도록 제어 회로(28)에 의해 제어되어 있다.

제2 드라이버 회로(32)는, 주로 전원 천이 기간에, 비유의 PWM 신호 NS_PWM을 증폭하기 위해 이용되는 것이다. 따라서, 그 부하 구동 능력은, 후치 로우 패스 필터(18)의 DC 블록 컨덴서 C2의 충방전을 행할 수 있으면 충분하며, 제1 드라이버 회로(16)의 구동 능력에 대하여 낮게 설계되어 있다. 본 실시 형태에서, 제2 드라이버 회로(32)는, 그 출력에 저항 R을 구비하며, 부하 구동 능력이 낮게 설정되어 있다.

이와 같이 제2 드라이버 회로(32)의 부하 구동 능력을 떨어뜨림으로써, 비유의 신호로부터 유의 신호로의 절환 노이즈가 억제된다. 또한, 제2 드라이버 회로(32)가 스피커(34)를 구동하는 능력은, 제1 드라이버 회로(16)가 스피커(34)를 구동하는 능력에 비하여 무시할 수 있을 정도로 작기 때문에, 유의 신호가 출력되는 통상 기간에서는, 반드시 제2 드라이버 회로(32)를 오프할 필요가 없어져, 설계의 자유도가 높아진다.

드라이버 회로(16, 32)에 의해 증폭되어, 합성된 1비트 PWM 신호는, 후치 로우 패스 필터(18)에 의해 대역 제한된다. 이 결과, 아날로그 재생 신호로서 부하인 스피커(34)에 입력되며, 유저는 스피커(34)로부터의 출력을 음성으로서 지각한다.

이상이, 본 발명의 실시 형태에 따른 회로의 구성이다. 다음으로, 이상의 구성에 의한 신호 출력 회로(100)의 동작에 대해서, 각 소자의 동작 상태, 출력 파형, 절환 타이밍을 도시하는 도 2에 기초하여, 시계열적으로 설명한다.

도 2에서, 시각 T0은 전원이 투입된 시각을 나타낸다. 여기에서 말하는 전원의 투입이란, 유저에 의해 전원 스위치가 온되는 것을 말하며, 도 1에는 도시되지 않는 전원 온 오프 지시 신호가 상승한다.

이 전원 온 오프 지시 신호의 상승을 받아, 시각 T1에, 제어 회로(28)는 제2 드라이버 회로(32)의 인에이블 신호 EN2(이하 제2 인에이블 신호라고 함)를 하이 레벨로 하여, 제2 드라이버 회로(32)를 온으로 한다. 이 때, 제1 드라이버 회로(16)의 인에이블 신호 EN1(이하 제1 인에이블 신호라고 함)은 로우 레벨이며, 오프되어 있다．

그 후, 시각 T2에 스텝 파형 SP가 상승하고, 1차 로우 패스 필터(24)를 통과한 비유의 신호 NS가 완만하게 상승한다. 이 비유의 신호 NS는, 1차 ΔΣ 변조 기(26)에 의해 1비트의 PWM 신호로 변조되어, 듀티비 0%로부터 서서히 펄스 폭이 확대되어 가는 비유의 PWM 신호 NS_PWM으로서 출력된다. 이 때 선택 신호 SEL은 로우 레벨로 설정되어 있고, 선택 회로(30)는, 비유의 PWM 신호 NS_PWM을 출력하도록 제어되어 있다. 그 동안에, 유의 신호 생성 회로(14)의 고차 ΔΣ 변조기(12)도 상승되어 있지만, 선택 회로(30)에 의해 선택되어 있지 않기 때문에, 출력되지 않는다.

비유의 PWM 신호 NS의 듀티비가 소정의 값까지 커져, 고차 ΔΣ 변조기(12)의 출력이 안정되는 것을 대기하여, 시각 T3에, 제어 회로(28)는, 선택 신호 SEL을 하이 레벨로 절환한다. 이에 의해, 선택 회로(30)의 출력은, 유의 PWM 신호 S_PWM으로 절환된다. 이 시각 T3에서의 비유의 PWM 신호 NS_PWM과 유의 PWM 신호 S_PWM의 듀티비가 근접되면, 노이즈의 발생을 억제할 수 있다.

또한, 이 때, 제1 드라이버 회로(16)는 오프되어 있고, 제2 드라이버 회로(32)만이 온하고 있기 때문에, 만일 듀티비에 불일치가 있었다고 해도, 제2 드라이버 회로(32)의 출력에 설치된 저항 R에 의해 DC 블록 컨덴서 C2의 충방전 능력은 제한되어 있기 때문에, 절환 시의 노이즈음은 스피커(34)로부터 들리기 어렵게 되어 있다.

그 후, 시각 T4에, 제어 회로(28)는, 제1 인에이블 신호 EN1을 하이 레벨로 하여, 제1 드라이버 회로(16)를 온함으로써, 전원 천이 기간이 종료한다. 도 2 중, Ta로 나타내어지는 시각 T0으로부터 시각 T4까지의 기간이 전원 천이 기간에 상당하며, 그 후, 통상 기간 Tb로 이행하여, 음성 신호원(10)으로부터 출력되는 유의 신호 S가, 고차 ΔΣ 변조기(12)에 의해 유의 PWM 신호 S_PWM으로 변조되어, 제1 드라이버 회로(16)에 의해 증폭되고, 후치 로우 패스 필터(18)를 통과하여, 재생 아날로그 신호로서 스피커(34)에 공급되어, 음성으로서 재생된다.

전원 정지 시에 있어서의 전원 천이 기간 Tc에서는, 상술한 전원 투입 시의 프로세스가 반대로 진행되어 간다. 즉, 시각 T5에서 유저가 전원 정지를 행함과 동시에, 전원 온 오프 지시 신호가 로우 레벨로 떨어진다. 이것을 받아, 시각 T6에 제어 회로(28)는, 제1 인에이블 신호 EN1을 로우 레벨로 하고, 제1 드라이버 회로(16)를 오프한다. 그 후, 시각 T7에, 제어 회로(28)는, 선택 신호 SEL을 로우 레벨로 하고, 선택 회로(30)는, 유의 PWM 신호 S_PWM으로부터 비유의 PWM 신호 NS_PWM에 그 출력을 절환한다.

시각 T7에 스텝 펄스 신호 SP가 로우 레벨로 되면, 1차 로우 패스 필터(24)로부터 출력되는 비유의 신호 NS는 시상수에 따라서 저하되어 간다. 그 결과, 1차 ΔΣ 변조기(26)로부터 출력되는 비유의 PWM 신호 NS_PWM의 듀티비는, 50% 정도로부터 서서히 작아져 가는 파형으로 된다. 그 동안은 제2 드라이버 회로(32)만이 온되어 있어, 노이즈가 들리는 일없이 출력 파형은 작아져 간다. 그 후, 시각 T8에서 1차 ΔΣ 변조기(26) 및 고차 ΔΣ 변조기가 하강되고, 시각 T9에는 제2 드라이버 회로(32)가 오프되어, 전원 정지의 프로세스가 종료하게 된다.

이상, 본 발명을 실시 형태에 기초하여 설명하였다. 본 실시 형태에 따르 면, 전원 투입 혹은 정지 시의 스피커로부터 재생되는 노이즈를 저감할 수 있다． 또한, 스위치용의 트랜지스터 등의 외장 부품이 불필요하게 되어, 신호 출력 회로(100)는, 모두 LSI 내부의 소자로 구성할 수 있기 때문에, 칩 면적 및 기판 면적을 삭감할 수 있어, 세트의 소형화를 실현할 수 있다．

이 실시 형태는 예시이며, 그들의 각 구성 요소나 각 처리 공정의 조합에 여러 가지의 변형예가 가능한 것, 또한 그러한 변형예도 본 발명의 범위에 있다는 것은 당업자라면 이해할 수 있을 것이다.

예를 들면, 본 실시예에서는, 제2 드라이버 회로(32)는 통상 기간 중 Tb에서 항상 온의 상태로 설명하였지만, 제2 인에이블 신호 EN2에 의해, 통상 기간 Tb와 전원 천이 기간 Ta, Tc인지에 따라서 적절히 온, 오프를 제어하는 것이 유효한 경우도 있다. 통상 기간 Tb에서 제2 드라이버 회로(32)가 오프되면, 소비 전력을 억제할 수 있다는 등의 이점이 있다.

또한, 도 1 중, 제2 드라이버 회로(32)의 구동 능력을 떨어뜨리기 위해서, 그 출력에 저항 R을 설치한 예를 나타내고 있지만, 이것은 드라이버에 사용하는 D급 앰프의 트랜지스터 사이즈 등을 조절하는 것에 의해서도 마찬가지의 효과를 얻을 수 있다.

실시 형태에 따른 오디오 신호 출력 장치(200)가 탑재되는 전자 기기로서는, 실시 형태에서 설명한 CD 플레이어나 MD 플레이어 외에, 휴대 전화 단말기, PDA(Personal Digital Assistance), 디지털 스틸 카메라, 디지털 비디오　카메라 등, 오디오 신호의 출력 수단을 구비하는 장치에 널리 이용할 수 있다.

본 발명은, 디지털 오디오 기기 등의 분야에서 이용할 수 있다.

Claims

통상 기간인지 전원 천이 기간인지에 따라서, 본래 출력할 유의(有意)의 신호와, 전원 천이 기간에 출력할 비유의(非有意)의 신호 중의 한쪽을 선택하는 선택 회로와,

선택 회로의 출력을 병렬로 받는 통상 기간을 위한 제1 드라이버 회로 및 전원 천이 기간을 위한 제2 드라이버 회로와,

상기 비유의의 신호를 전원의 천이에 대응하는 디지털 신호로서 생성하는 신호 생성 회로

를 포함하며,

상기 제1 드라이버 회로와 상기 제2 드라이버 회로의 출력을 결합해서 출력하는 것을 특징으로 하는 신호 출력 회로.
제1항에 있어서,

상기 신호 생성 회로는,

전원의 천이를 지시하는 디지털 신호의 변화를 부드럽게 하는 필터 회로와,

상기 필터 회로의 출력을 디지털 신호로 변환하는 변환 회로를 포함하는 것을 특징으로 하는 신호 출력 회로.
제2항에 있어서,

상기 변환 회로는, 1차의 ΔΣ 변조기인 것을 특징으로 하는 신호 출력 회로.
제1항에 있어서,

상기 제2 드라이버 회로의 구동 능력을, 상기 제1 드라이버 회로의 구동 능력보다 낮게 설계한 것을 특징으로 하는 신호 출력 회로.
제4항에 있어서,

상기 제2 드라이버 회로는, 출력에 직렬로 설치된 저항 소자를 포함하며, 상기 저항 소자의 출력을, 상기 제1 드라이버 회로의 출력과 결합해서 출력하는 것을 특징으로 하는 신호 출력 회로.
제1항 내지 제5항 중 어느 한 항에 있어서,

적어도 상기 선택 회로에서의 선택 동작 및 상기 제1 드라이버 회로의 온 오프를 제어하는 제어 회로를 더 포함하며,

상기 제어 회로는, 전원 온 시에는, 최초로 상기 선택 회로에 상기 비유의의 신호를 선택시키며, 또한 상기 제1 드라이버 회로를 오프 상태로 두고, 다음으로 상기 비유의의 신호가 소정의 상태까지 변화된 후, 상기 제1 드라이버 회로를 온함과 함께 상기 선택 회로에 상기 유의의 신호를 선택시키는 것을 특징으로 하는 신호 출력 회로.
제1항 내지 제5항 중 어느 한 항에 있어서,

적어도 상기 선택 회로에서의 선택 동작 및 상기 제1 드라이버 회로의 온 오프를 제어하는 제어 회로를 더 포함하며,

상기 제어 회로는, 전원 오프 시에는, 우선 상기 선택 회로에서 상기 유의의 신호가 선택되어 있는 상태에서 상기 제1 드라이버 회로를 오프하고, 그 후, 상기 선택 회로에 상기 비유의의 신호를 선택시키는 것을 특징으로 하는 신호 출력 회로.
제1항 내지 제5항 중 어느 한 항에 있어서,

1개의 반도체 기판에 일체 집적화된 것을 특징으로 하는 신호 출력 회로.
제1항 내지 제5항 중 어느 한 항의 신호 출력 회로와,

상기 신호 출력 회로의 출력 신호의 고주파 성분을 제거하는 필터와,

상기 필터의 출력 신호에 의해 구동되는 스피커

를 포함하는 것을 특징으로 하는 오디오 신호 출력 장치.
제9항의 오디오 신호 출력 장치를 포함하는 것을 특징으로 하는 전자 기기.